專利名稱：集成電路及集成電路制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有至少一個(gè)晶體管的集成電路(IC)，所述晶體管包括單位單元的柵 格，單位單元包括通過柵極區(qū)柵格分隔的源極和漏極區(qū)。本發(fā)明還涉及制造這種IC。
背景技術(shù)：
諸如CMOS IC之類的IC尺寸的持續(xù)縮小給IC設(shè)計(jì)者帶來(lái)了艱巨的設(shè)計(jì)挑戰(zhàn)，并 不是因?yàn)樘卣鞒叽绲臏p小常常伴隨著在IC中集成更多數(shù)目部件的需求。典型地，這使得越 來(lái)越難以保證IC的所有半導(dǎo)體部件能夠正確連接至IC的金屬層。另外，在實(shí)現(xiàn)IC的構(gòu)成 件如晶體管的特征尺寸的減小同時(shí)，必須保證晶體管的性能或者至少保證IC的整體性能 不會(huì)受到不利的影響。顯然，上述這些挑戰(zhàn)絕非是輕而易舉的。例如，難以實(shí)現(xiàn)緊湊的功率晶體管，因?yàn)檫@種晶體管典型地必須提供高功率輸出， 為此需要低阻溝道。這可以通過增加溝道尺度以及通過以叉指方式平行放置源極( 、漏極 (D)和溝道(C)區(qū)的條帶例如s⑶csrac···來(lái)實(shí)現(xiàn)。然而，這種布局并非十分面積高效，且需 要叉指金屬結(jié)構(gòu)來(lái)連接這些晶體管區(qū)域，叉指金屬結(jié)構(gòu)由于其復(fù)雜性而不能自動(dòng)選路，因 此增加了設(shè)計(jì)的復(fù)雜度和成本。在US 2006/0238241中公開了一種改進(jìn)布局。該專利申請(qǐng)公開了一種QVDMOS晶 體管，包括源極和漏極區(qū)的棋盤狀圖案，其中源極和漏極區(qū)通過柵極區(qū)柵格而彼此分隔。這 改進(jìn)了晶體管的有效溝道寬度，但是使得晶體管區(qū)域與IC的金屬層之間的互連復(fù)雜化，如 US2006/0238241中所述。此外，另一問題在于源極和漏極區(qū)的面積高效棋盤狀布局使得更 加難以提供與襯底的額外接觸部。這在CMOS技術(shù)中是特別重要的，在CMOS技術(shù)中需要與 襯底的接觸部來(lái)防止閉鎖(latch-up)?？梢栽诰w管外圍設(shè)置額外接觸部，但是這具有如 下缺點(diǎn)需要相對(duì)大數(shù)目的接觸部來(lái)提供令人滿意的針對(duì)閉鎖的保護(hù)，從而抵消了由棋盤 狀布局所帶來(lái)的面積增益。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種克服前述問題中至少一部分問題的IC。本發(fā)明還旨在提供一種制造這種IC的方法。根據(jù)本發(fā)明的一個(gè)方面，提供了一種IC，包括承載至少一個(gè)晶體管的襯底，所述晶 體管包括通過柵極區(qū)柵格分隔的源極區(qū)和漏極區(qū)的交替柵格，其中相應(yīng)源極區(qū)垂直連接至 第一金屬層，相應(yīng)漏極區(qū)垂直連接至第二金屬層，第一金屬層和第二金屬層中至少之一包 括多個(gè)部分地相互連接的金屬部分構(gòu)成的金屬柵格，其中所述多個(gè)金屬部分設(shè)置為使得所 述金屬柵格包括用于將相應(yīng)襯底部分連接至另一金屬層的多個(gè)間隙。這種IC具有如下優(yōu)點(diǎn)較高金屬層可以通過部分交迭的矩形金屬部分之間的周 期性間隙而連接至較低的金屬層或襯底中的結(jié)構(gòu)，這有助于交替的源極區(qū)和漏極區(qū)的互 連。在本發(fā)明的上下文中，術(shù)語(yǔ)襯底可以指公共芯片襯底、公共芯片襯底頂部上的外延層、或者η阱中嵌入的局部ρ阱例如三阱技術(shù)。在優(yōu)選實(shí)施例中，交替柵格包括多個(gè)單位單元，每一單位單元包括N個(gè)構(gòu)成件的 柵格，N是值至少為四的整數(shù)，所述N個(gè)構(gòu)成件包括單獨(dú)的襯底接觸部以及(N-I)個(gè)源極區(qū) 和漏極區(qū)，單位單元的源極區(qū)和漏極區(qū)通過柵極區(qū)柵格的至少一部分而分隔。在這種IC中，與襯底的連接包括在由單位單元的構(gòu)成件所定義的棋盤狀圖案中， 從而在晶體管布局的外圍無(wú)需額外的襯底接觸部。這具有如下的進(jìn)一步優(yōu)點(diǎn)需要較少的 接觸部，因?yàn)闁鸥裰幸r底接觸部的規(guī)則性提供了一種連接襯底的更為有效的方式。因此， 在CMOS IC的情況下，可以通過單位單元中的襯底接觸部提供非常高效的閉鎖保護(hù)。為此， 可以根據(jù)為提供有效的閉鎖保護(hù)所需要的襯底接觸部的數(shù)目，來(lái)選擇單位單元的尺寸，即N 的值。襯底接觸部的數(shù)目可以使用適當(dāng)?shù)姆抡婺Ｐ秃?或?qū)嶒?yàn)數(shù)據(jù)來(lái)確定。這樣，襯底接 觸部的數(shù)據(jù)可以保持為所需的接觸部最小數(shù)目，因此減小了 IC的面積開銷和成本。然而，應(yīng)當(dāng)認(rèn)識(shí)到，本發(fā)明不限于CMOS IC，并且襯底接觸部可以用于閉鎖保護(hù)之 外的其他目的，例如用于向襯底的特定部分提供反向偏置。在一個(gè)實(shí)施例中，每個(gè)單位單元中源極區(qū)總數(shù)與漏極區(qū)總數(shù)之間存在1的差別。 例如，每一單位單元可以包括(N/幻個(gè)源極區(qū)和(N/2-1)個(gè)漏極區(qū)。這為晶體管在性能和 有效柵極寬度方面提供了最為面積高效的布局。在CMOS IC的情況下，襯底接觸部可以為nMOS晶體管提供與ρ型襯底的直接接觸。 備選地，襯底可以包括多個(gè)η阱，其中每一單位單元的襯底接觸部連接至所述η阱之一。這 會(huì)為PMOS晶體管提供閉鎖保護(hù)設(shè)置。優(yōu)選地，第一金屬層和第二金屬層中至少之一包括多個(gè)部分交迭的矩形金屬部 分，這些矩形金屬部分設(shè)置為使得所述金屬層包括用于將襯底接觸部連接至另一金屬層的 多個(gè)間隙。在金屬柵格中提供周期性間隙或開口有助于將襯底接觸部直接連接至較高的金 屬層，因此減小了制造IC的成本。在一個(gè)實(shí)施例中，每一矩形金屬部分均有與相應(yīng)的源極區(qū)或漏極區(qū)基本上類似的 面積和形狀。這意味著第一金屬柵格和第二金屬柵格能夠彼此疊置，其中這兩個(gè)金屬柵格 中上金屬柵格的矩形部分通過下金屬柵格中的間隙連接至襯底中的相應(yīng)區(qū)域。應(yīng)當(dāng)指出， 在本發(fā)明的上下文中，詞語(yǔ)“矩形”包括方形。使用本發(fā)明的金屬柵格進(jìn)一步有助于將這些柵格連接至IC的最高金屬層，這些 最高金屬層典型地是低歐姆的例如用以提供良好導(dǎo)電的外部連接。具體地，IC可以包括通 過至少一個(gè)疊置過孔導(dǎo)電耦合至第一金屬柵格的第一低歐姆金屬層，和/或通過至少一個(gè) 疊置過孔導(dǎo)電耦合至第二金屬柵格的第二低歐姆金屬層。這是重要的優(yōu)點(diǎn)，因?yàn)榕c使用基 于條的互連的現(xiàn)有技術(shù)IC (不能使用疊置過孔來(lái)連接，因?yàn)檫^孔尺寸太大而不能允許連接 至小尺寸的金屬條)相反，矩形部分提供足夠大的面積以容納這種疊置過孔。當(dāng)至少一個(gè)晶體管是功率晶體管時(shí)本發(fā)明特別有利，這是因?yàn)楣β示w管的尺度 典型地由晶體管的功率需求支配(這對(duì)于例如數(shù)字邏輯電路中的晶體管來(lái)說較小)。因此， 通過本發(fā)明的晶體管布局，可以大大減小功率晶體管的尺寸。本發(fā)明的IC可以集成在電子設(shè)備中，這些電子設(shè)備例如線性(AB類)音頻功率放 大器、開關(guān)(D類)音頻功率放大器、線性穩(wěn)壓器、開關(guān)電壓(功率)轉(zhuǎn)換器、HF和RF放大 器以及用于總線和電纜的線性驅(qū)動(dòng)器。如果電子設(shè)備自身較小(例如，手持設(shè)備如移動(dòng)通信設(shè)備)，則特別有利，因?yàn)楸景l(fā)明的IC中實(shí)現(xiàn)的尺寸縮減釋放了電子設(shè)備中有價(jià)值的額 外面積以用于其他功能。更重要的是，尺寸縮減有助于制造成本降低的IC，因?yàn)镮C的成本 隨其面積而縮減，因此降低了包括該IC的電子設(shè)備的成本。這是重要的優(yōu)點(diǎn)，因?yàn)橄M(fèi)電 子市場(chǎng)上的競(jìng)爭(zhēng)激烈，從而制造成本降低在提升市場(chǎng)地位方面扮演著重要角色。根據(jù)本發(fā)明的另一方面，提供了一種制造集成電路的方法，所述集成電路包括在 襯底上形成的至少一個(gè)晶體管，所述方法包括提供承載至少一個(gè)晶體管的襯底，所述晶體 管包括通過柵極區(qū)柵格分隔的源極區(qū)和漏極區(qū)的交替柵格；提供第一金屬層，使得相應(yīng)源 極區(qū)垂直連接至第一金屬層；以及提供第二金屬層，使得相應(yīng)漏極區(qū)垂直連接至第二金屬 層，其中，第一金屬層和第二金屬層中至少之一包括多個(gè)相互連接的金屬部分構(gòu)成的金屬 柵格，其中所述多個(gè)金屬部分設(shè)置為使得所述金屬柵格包括用于將相應(yīng)襯底部分連接至另 一金屬層的多個(gè)間隙。提供由這種多個(gè)部分交迭的矩形金屬部分構(gòu)成的至少一個(gè)金屬柵格有助于形成 金屬到金屬或者金屬到襯底的互連，如前所述。在優(yōu)選實(shí)施例中，提供襯底的步驟包括在所述襯底上提供單位單元的柵格，每一 單位單元包括N個(gè)構(gòu)成件的柵格，N是值至少為四的整數(shù)，所述N個(gè)構(gòu)成件包括單獨(dú)的襯底 接觸部以及(N-I)個(gè)源極區(qū)和漏極區(qū)，單位單元的源極區(qū)和漏極區(qū)通過柵極區(qū)柵格的至少 一部分而分隔。這提供了占用面積減小的IC，如前所述。


參考附圖，通過非限制性示例更加詳細(xì)地描述本發(fā)明的實(shí)施例，附圖中圖1示意性示出了本發(fā)明IC的晶體管布局的實(shí)施例；圖2示意性示出了圖1的晶體管布局中的電流；圖3示意性示出了圖1的晶體管布局中用于互連源極區(qū)的金屬柵格；圖4示意性示出了圖1的晶體管布局中用于互連漏極區(qū)的金屬柵格；圖5示出了使用基于條的功率CMOS晶體管的IC設(shè)計(jì)的布局；以及圖6示出了使用具有圖1的晶體管布局的CMOS功率晶體管的IC設(shè)計(jì)的布局。
具體實(shí)施例方式應(yīng)當(dāng)理解，附圖僅僅是示意性的，且沒有按比例繪制。還應(yīng)理解，貫穿附圖使用相 同附圖標(biāo)記來(lái)表示相同或相似部分。圖1示出了根據(jù)本發(fā)明實(shí)施例的晶體管如功率MOS晶體管的布局。在該布局 中，標(biāo)記為S的源極區(qū)和標(biāo)記為D的漏極區(qū)按照柵格(grid) 1來(lái)布局，柵格1例如棋盤狀 (checkerboard)圖案，其中源極區(qū)S和漏極區(qū)D通過柵極區(qū)的柵格14而分隔。源極、漏極 和柵極區(qū)可以任何合適的方式形成。例如，柵極區(qū)可以是多晶硅柵極區(qū)，并且可以通過絕緣 材料與之下的溝道區(qū)絕緣，絕緣材料例如S^2或高k電介質(zhì)材料，高k電介質(zhì)材料是介電 常數(shù)高于SiO2的材料。柵格1被分為多個(gè)單位單元10，每個(gè)單位單元包括N個(gè)構(gòu)成件，其中N是值至少為 四的正整數(shù)。N個(gè)構(gòu)成件包括N-I個(gè)源極和漏極區(qū)以及襯底接觸部12，從而每一單位單元 有助于連接結(jié)合了柵格1的IC的金屬層。這種襯底接觸部12意在用于向晶體管提供閉鎖保護(hù)，但是也可以用于其他目的，如用來(lái)向襯底提供(反向)偏置。在CMOS晶體管的情況 下，襯底接觸部12將位于nMOS(功率)晶體管的襯底中，以及位于pMOS(功率)晶體管的 η阱中，以有助于必要的閉鎖保護(hù)。單位單元的尺寸典型地基于要實(shí)現(xiàn)通過這些襯底接觸部提供的所需功能而需要 的襯底接觸部12的數(shù)目。例如，在NXP的CM0S75技術(shù)(0. 35微米雙阱3. 3V CMOS技術(shù)) 中針對(duì)功率晶體管的閉鎖保護(hù)情況下，N已被計(jì)算為十六。然而，對(duì)于不同技術(shù)，例如對(duì)于 不同CMOS技術(shù)，N的值可以不同。這還可能取決于要通過襯底接觸部12提供的功能。在圖1中，單位單元10和柵格1被示出為具有方形布局。這僅僅作為非限制性示 例。單位單元10 —般地具有H*V = N的尺度，其中H是水平方向上構(gòu)成件的數(shù)目，V是豎 直方向上構(gòu)成件的數(shù)目。H和V可以具有相同的值，得到方形構(gòu)成件10;或者可以具有不同 的值，得到矩形構(gòu)成件10。類似地，柵格1也可以采取不同形狀，例如矩形形狀或者甚至非 矩形形狀如L形或U形。因此，本發(fā)明的晶體管布局使得可以更有效地使用可用硅面積，特 別是在可用面積具有不便的形狀即非矩形形狀時(shí)。應(yīng)當(dāng)認(rèn)識(shí)到，因?yàn)榭梢允褂么怪苯佑|部來(lái)接觸襯底，可以減少為襯底提供有效閉 鎖保護(hù)所需要的接觸部數(shù)目，從而減少晶體管(包括其互連結(jié)構(gòu))的占用面積。這對(duì)于必 須處理大電流如1安培或更大電流的晶體管(即，功率晶體管)特別有利，因?yàn)檫@種晶體管 需要非常大的柵極有效寬度，例如超過IO4微米，并因此具有比數(shù)字邏輯晶體管大若干數(shù)量 級(jí)的覆蓋面積，從而如果能夠減小這種功率晶體管的覆蓋面積則可以實(shí)現(xiàn)IC總體面積上 的大增益。這種功率晶體管例如可以用于音頻功率放大器、穩(wěn)壓器、電壓轉(zhuǎn)換器、RF放大器、 總線驅(qū)動(dòng)器等中。在圖1中，每一單位單元10具有其自身的柵極區(qū)柵格14，各柵格經(jīng)由橋接?xùn)沤Y(jié)構(gòu) 16而相互連接。換言之，在襯底接觸部12周圍省略了柵極區(qū)。然而，該柵極柵格設(shè)置僅僅 作為非限制性示例示出。還可以設(shè)想其他設(shè)置，例如針對(duì)棋盤狀柵格1的單一柵極柵格14， 其中襯底接觸部12也被柵結(jié)構(gòu)所圍繞?，F(xiàn)有技術(shù)中已知，基于源極和漏極區(qū)交替柵格的晶體管布局提供了一種面接高效 的方式來(lái)向晶體管提供大的有效溝道寬度。這是因?yàn)檫@種交替柵格包括許多并行溝道。這 在圖2中演示，其中更詳細(xì)地示出了柵格1的單位單元10。柵極結(jié)構(gòu)柵格14定義了何處電 流能夠在漏極區(qū)D和源極區(qū)S之間流動(dòng)，如圖2中的箭頭所示。實(shí)線箭頭標(biāo)識(shí)了單位單元10內(nèi)部的電流(或溝道)，而虛線箭頭標(biāo)識(shí)了兩個(gè)相鄰 單位單元10之間共享的電流(或溝道)。圖2中的單位單元10具有觀個(gè)單位的有效溝 道寬度，與此相比，基于平行叉指漏極和源極條的現(xiàn)有技術(shù)一維晶體管具有16個(gè)單位的有 效溝道寬度。通過將實(shí)線箭頭計(jì)為單個(gè)溝道寬度單位且將虛線箭頭計(jì)為半個(gè)溝道寬度單位 (因?yàn)榕c另一單位單元共享該溝道)，可以獲得有效溝道寬度。這清楚地表明了圖2的棋盤 狀布局每單位面積的溝道寬度改進(jìn)。圖2中的單位單元10在四邊上被其他單位單元10包 圍。顯然，對(duì)于位于柵格1邊沿上的單位單元10，有效溝道寬度將略低，因?yàn)椴⒎窃搯挝粏?元10的所有四條邊都具有延伸至另一單位單元的溝道。本發(fā)明一個(gè)特別有利的方面在圖3中示出，其中示出了互連金屬層。該金屬層是 針對(duì)圖1的晶體管布局中源極區(qū)S(如圖3中金屬部分32之下的虛線區(qū)S所示)的互連 層。虛線區(qū)S與金屬部分32之間的實(shí)際互連可以任何合適的方式來(lái)完成，例如使用穿過金屬層與襯底之間的一個(gè)或多個(gè)絕緣層(未示出)的過孔(via，導(dǎo)電通道)。由于這種互連 的設(shè)計(jì)和形成對(duì)于本領(lǐng)域技術(shù)人員而言是常規(guī)實(shí)踐，因此僅僅為了簡(jiǎn)潔起見不再進(jìn)一步解 釋。部分32可以具有與之下的源極區(qū)相同的形狀，但是可以在面積上大于源極區(qū)。面積的 增大可以有助于各金屬部分32之間的較大交迭，從而減小金屬柵格30的電阻。金屬層的關(guān)鍵特征在于，其由相互連接的金屬部分形成，從而形成金屬柵格30，由 于金屬部分32僅僅部分地相互連接的事實(shí)，金屬柵格30在金屬部分32之間提供了間隙 34，間隙34有助于通過金屬柵格30連接之下的襯底結(jié)構(gòu)。優(yōu)選地，通過設(shè)計(jì)金屬柵格30使 得各個(gè)金屬部分32的形狀部分交迭，來(lái)實(shí)現(xiàn)部分相互連接。應(yīng)當(dāng)認(rèn)識(shí)到，這不是物理意義 上的交迭，而是幾何意義上的交迭，其中多個(gè)形狀通過這種部分交迭合并為單一形狀(金 屬柵格30)。例如，可以在間隙32中在漏極區(qū)D上方設(shè)置過孔36，以將漏極區(qū)連接至較高的金 屬層，且可以設(shè)置過孔38以將襯底接觸部12連接至較高的金屬層。由于金屬部分32之間 的交迭，金屬柵格30仍然用作金屬層。金屬部分32之間的交迭量可以基于金屬柵格30的 歐姆需求而改變。本發(fā)明的柵格30可以任何合適的導(dǎo)電材料來(lái)實(shí)現(xiàn)，這種導(dǎo)電材料例如Al、Cu、硅 化多晶硅(salicided polysilicon)或本領(lǐng)域中可獲得的任何其他金屬或金屬合金。在本 發(fā)明的上下文中，詞語(yǔ)“金屬”包括金屬合金以及表現(xiàn)出類似導(dǎo)電特性的其他導(dǎo)電材料如硅
化多晶硅。與現(xiàn)有技術(shù)叉指功率晶體管中使用的金屬條相比，金屬部分32的另一優(yōu)點(diǎn)在于， 金屬部分32的占用面積大到足以支持在上面形成過孔例如去往較高金屬層的疊置過孔。 這克服了現(xiàn)有技術(shù)一維叉指晶體管中的互連問題，在現(xiàn)有技術(shù)一維叉指晶體管中，叉指源 極和漏極區(qū)之上的金屬條太小而不能使用相對(duì)龐大的疊置過孔使這些條與較高的金屬層 互連。通過使用如圖4所述的用于互連漏極區(qū)D的第二金屬柵格40，可以有助于這種疊 置過孔的形成。部分交迭的金屬部分42位于漏極區(qū)D之上，從而它們可以通過第一金屬柵 格30中的間隙34連接至漏極區(qū)。第二金屬柵格40中金屬部分42之間的間隙44位于第 一金屬柵格30的金屬部分32之上，并且可以用來(lái)例如使用疊置過孔46將這些金屬部分32 互連至較高的金屬層。在第二金屬柵格40中，省略了位于襯底接觸部12之上的金屬部分 42，從而襯底接觸部12可以經(jīng)由第一金屬柵格30中的間隙34以及第二金屬柵格40中通 過省略金屬部分42而得到的間隙來(lái)連接至較高金屬層。金屬柵格30和40可以被視為提供與之下的源極和漏極區(qū)的功率互連面(plane)。 這些面的特征在于比現(xiàn)有技術(shù)叉指功率晶體管中的金屬條設(shè)置低得多的互連電阻，因此與 這些現(xiàn)有技術(shù)器件相比提供了功耗方面的重大改進(jìn)。在圖3和4中，金屬柵格30和40分別包括部分交迭的方形金屬部分32和42。但 是，需要強(qiáng)調(diào)的是，金屬部分32和42僅僅作為非限制性示例而被示出為方形金屬部分。也 可以設(shè)想其他形狀例如矩形形狀或者甚至非矩形形狀來(lái)形成金屬柵格30和40，只要使用 金屬部分32和42的這些備選形狀能夠提供間隙34和44。應(yīng)當(dāng)認(rèn)識(shí)到，在本發(fā)明的IC中金屬柵格30和40的疊置順序可以顛倒，而不會(huì)偏 離本發(fā)明的教導(dǎo)；代替用于互連源極區(qū)S的第一金屬柵格30位于IC襯底與用于互連漏極區(qū)D的第二金屬柵格40之間，第二金屬柵格40可以位于第一金屬柵格30與IC襯底之間。 此外，應(yīng)當(dāng)認(rèn)識(shí)到，如果在所討論的示例中，這兩個(gè)金屬層中下面的金屬柵格如金屬柵格30 不需要通過過孔如疊置過孔互連至較高金屬層，那么這兩個(gè)金屬層中上面的金屬層可以是 常規(guī)金屬層。為清楚起見，需要指出，在本發(fā)明的上下文中，在考慮形成IC的層堆疊時(shí)“較低/ 下面”是指更接近襯底即IC底部的層或柵格，在考慮形成IC的層堆疊時(shí)“較高/上面”是 指更接近IC頂部的層或柵格。還要強(qiáng)調(diào)的是，金屬柵格30和/或40還可以與僅源極和漏極區(qū)的交替柵格(其 中省略襯底接觸部1 組合使用。在這種情況下，第二金屬柵格40還將在圖4中位于襯底 接觸部12之上的金屬柵格40的面積中包括交迭金屬部分42。盡管在這種源極和漏極區(qū) 的棋盤型設(shè)置中犧牲了為提供有效閉鎖保護(hù)而需要的襯底接觸部數(shù)目減少的優(yōu)點(diǎn)，但是這 種IC仍將受益于如下事實(shí)這種交替柵格中源極和漏極區(qū)的互連能夠更容易地實(shí)現(xiàn)，如前 所述。應(yīng)當(dāng)認(rèn)識(shí)到，如果源極或漏極互連金屬層之一是本發(fā)明IC的金屬層堆疊中的頂 部金屬層，那么該金屬層無(wú)需成形為金屬柵格30或40的形式，因?yàn)檫@種金屬層不必幫助將 下面的結(jié)構(gòu)連接至較高的金屬層。在這種情況下，相關(guān)金屬層可以是連續(xù)金屬層或者本領(lǐng) 域已知的另一合適金屬層。還需指出，本發(fā)明IC的頂部金屬層的具體實(shí)施例對(duì)于本發(fā)明而言并非是必要的。 可以選擇頂部金屬層的任意合適實(shí)施方式。例如，頂部金屬層可以承載用于將頂部金屬層 連接至例如另一芯片、封裝或部件板的凸點(diǎn)(bump)互連層。備選地，這種凸點(diǎn)互連層也可 以與頂部金屬層平行設(shè)置，以減小功率面(power plane)的電阻。本領(lǐng)域技術(shù)人員知道許 多其他合適的實(shí)施例。圖5示出了 D類立體聲音頻放大器的IC布局，該放大器包括數(shù)字信號(hào)處理部分 52、模擬電路M以及叉指條布局的現(xiàn)有技術(shù)功率MOS晶體管50。圖6示出了同樣的D類立 體聲音頻放大器的IC布局，其中叉指功率MOS晶體管50已經(jīng)被替換為根據(jù)本發(fā)明實(shí)施例 的功率MOS晶體管60。這清楚的示出了 根據(jù)本發(fā)明實(shí)施例的功率MOS晶體管60與叉指 條布局的現(xiàn)有技術(shù)功率MOS晶體管50相比，提供了幾乎50%的占用面積縮減。應(yīng)當(dāng)注意，上述實(shí)施例說明而非限制了本發(fā)明，并且本領(lǐng)域技術(shù)人員在不脫離所 附權(quán)利要求的范圍的情況下能夠設(shè)計(jì)許多備選實(shí)施例。在權(quán)利要求中，置于括號(hào)中的任何 附圖標(biāo)記不應(yīng)解釋為限制權(quán)利要求。詞語(yǔ)“包括”不排除存在權(quán)利要求中所列元件或步驟 之外的其他元件或步驟。元件之前的詞語(yǔ)“一”或“一個(gè)”不排除存在多個(gè)這樣的元件。本 發(fā)明可以通過包括若干不同元件的硬件來(lái)實(shí)施。在列舉若干裝置的設(shè)備權(quán)利要求中，這些 裝置中的一些可以通過同一硬件來(lái)實(shí)施。在不同從屬權(quán)利要求中列舉特定措施的事實(shí)并不 意味著不能有利地使用這些措施的組合。
權(quán)利要求
1.一種集成電路，包括承載至少一個(gè)晶體管的襯底，所述晶體管包括通過柵極區(qū)柵格 (14)分隔的源極區(qū)和漏極區(qū)(D，S)的交替柵格(1)，其中相應(yīng)源極區(qū)( 垂直連接至第 一金屬層，相應(yīng)漏極區(qū)(D)垂直連接至第二金屬層，第一金屬層和第二金屬層中至少之一 包括多個(gè)相互連接的金屬部分(32,4 構(gòu)成的金屬柵格(30，40)，其中所述多個(gè)相互連接 的金屬部分設(shè)置為使得所述柵格包括用于將相應(yīng)襯底部分連接至另一金屬層的多個(gè)間隙 (34，44)。
2.根據(jù)權(quán)利要求1所述的集成電路，其中，柵格(1)包括多個(gè)單位單元(10)，每一單位 單元包括N個(gè)構(gòu)成件的柵格，N是值至少為四的整數(shù)，所述N個(gè)構(gòu)成件包括單獨(dú)的襯底接觸 部(12)以及(N-I)個(gè)源極區(qū)和漏極區(qū)(S，D)，單位單元(10)的源極區(qū)和漏極區(qū)通過柵極 區(qū)柵格(14)的至少一部分而分隔。
3.根據(jù)權(quán)利要求2所述的集成電路，其中，每一單位單元(10)包括(N/幻個(gè)源極區(qū)和 (N/2-1)個(gè)漏極區(qū)。
4.根據(jù)權(quán)利要求2或3所述的集成電路，其中，襯底包括多個(gè)η阱，以及每一單位單元 (10)的襯底接觸部(1 連接至所述η阱之一。
5.根據(jù)權(quán)利要求2-4中任一項(xiàng)所述的集成電路，其中，每一單位單元(10)包括柵極區(qū) 柵格(14)，單位單元(10)各自的柵極區(qū)柵格(14)相互連接。
6.根據(jù)權(quán)利要求1所述的集成電路，其中，第一金屬層包括多個(gè)相互連接的金屬部分 (32)，以及漏極區(qū)通過第一金屬層中的間隙(34)連接至第二金屬層。
7.根據(jù)權(quán)利要求1-6中任一項(xiàng)所述的集成電路，其中，每一金屬部分(32,4 具有與相 應(yīng)的源極區(qū)或漏極區(qū)基本上類似的形狀，且面積大于相應(yīng)源極區(qū)或漏極區(qū)的面積。
8.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的集成電路，還包括通過至少一個(gè)疊置過孔導(dǎo)電耦 合至第一金屬層的第一低歐姆金屬層。
9.根據(jù)權(quán)利要求1-8中任一項(xiàng)所述的集成電路，還包括通過至少一個(gè)疊置過孔導(dǎo)電耦 合至第二金屬層的第二低歐姆金屬層。
10.根據(jù)權(quán)利要求1-9中任一項(xiàng)所述的集成電路，其中，至少一個(gè)晶體管是CMOS晶體管。
11.根據(jù)權(quán)利要求1-10中任一項(xiàng)所述的集成電路，其中，至少一個(gè)晶體管是功率晶體管。
12.一種電子設(shè)備，包括根據(jù)權(quán)利要求1-11中任一項(xiàng)所述的集成電路。
13.—種制造集成電路的方法，所述集成電路包括在襯底上形成的至少一個(gè)晶體管，所 述方法包括-提供承載至少一個(gè)晶體管的襯底，所述晶體管包括通過柵極區(qū)柵格(14)分隔的源極 區(qū)和漏極區(qū)(S，D)的柵格(1)；-提供第一金屬層，使得相應(yīng)源極區(qū)( 垂直連接至第一金屬層；以及 -提供第二金屬層，使得相應(yīng)漏極區(qū)(D)垂直連接至第二金屬層， 其中，第一金屬層和第二金屬層中至少之一包括多個(gè)相互連接的金屬部分(32，42)構(gòu) 成的金屬柵格(30，40)，其中所述多個(gè)相互連接的金屬部分設(shè)置為使得所述金屬柵格(30， 40)包括用于將相應(yīng)襯底部分連接至另一金屬層的多個(gè)間隙(34，44)。
14.根據(jù)權(quán)利要求13所述的方法，其中提供襯底的步驟包括提供多個(gè)單位單元(10)，每一單位單元包括N個(gè)構(gòu)成件的柵格，N是值至少為四的整數(shù)，所述N個(gè)構(gòu)成件包括單獨(dú)的 襯底接觸部(12)以及(N-I)個(gè)源極區(qū)和漏極區(qū)(S，D)，單位單元的源極區(qū)和漏極區(qū)通過柵 極區(qū)柵格(14)的至少一部分而分隔。
15.根據(jù)權(quán)利要求13或14所述的方法，其中，第一金屬層包括多個(gè)部分交迭的金屬部 分(32)，以及第一金屬層位于襯底和第二金屬層之間，該方法還包括通過第一金屬層中的間隙(34)將漏極區(qū)(D)連接至第二金屬層的步驟。
全文摘要
集成電路包括承載至少一個(gè)晶體管的襯底，所述晶體管包括通過柵極區(qū)柵格(14)分隔的源極區(qū)和漏極區(qū)(D，S)的交替柵格(1)，例如源極區(qū)和漏極區(qū)的棋盤狀圖案。源極區(qū)(S)垂直連接至第一金屬層，漏極區(qū)(D)垂直連接至第二金屬層。第一金屬層和第二金屬層中至少之一包括多個(gè)相互連接的金屬部分(32，42)構(gòu)成的金屬柵格(30，40)，其中所述多個(gè)金屬部分設(shè)置為使得所述柵格包括用于將相應(yīng)襯底部分連接至另一金屬層的多個(gè)間隙(34，44)。還公開了制造這種集成電路的方法。
文檔編號(hào)H01L29/417GK102105986SQ200980129371
公開日2011年6月22日 申請(qǐng)日期2009年7月28日 優(yōu)先權(quán)日2008年7月28日
發(fā)明者耶羅恩·范登博門 申請(qǐng)人:Nxp股份有限公司