專利名稱：Mos器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，特別涉及MOS器件及其形成方法。
背景技術(shù)：
MOS (金屬-氧化物-半導體)器件，是現(xiàn)代集成電路中最重要的元件，它是在P型 或N型襯底上建立兩個非常接近的，與襯底極性相反的區(qū)域，構(gòu)成源極和漏極。然后在兩者 之間的區(qū)域生成一層極薄的二氧化硅(SiO2)絕緣層，然后覆蓋上電極，構(gòu)成柵極。工作時 電流從源極流入，如果柵極上有一定的電壓，就會在柵極下形成溝道連接源極和漏極，電流 就能通過，而在漏極形成輸出。隨著半導體器件向高密度和小尺寸發(fā)展，MOS器件是主要的驅(qū)動力，傳統(tǒng)設(shè)計通過 控制柵氧化層、溝道區(qū)域、阱區(qū)域、源/漏延伸區(qū)的摻雜形狀、袋形注入(pocket implant) 區(qū)以及源/漏極注入形狀和熱預算等等來獲得預料的性能。注入的摻雜離子通常為具有三 個或者五個價電子的元素。在專利號為6410430的美國專利中還可以發(fā)現(xiàn)更多與金屬-氧 化物-半導體方案相關(guān)的信息。但是隨著半導體器件向高密度和小尺寸發(fā)展，所述MOS器件的源極區(qū)和漏極區(qū)通 常會有出現(xiàn)溝道穿通效應(yīng)，具體為源極區(qū)與漏極區(qū)的耗盡區(qū)相連通的一種現(xiàn)象，所述溝道 穿通效應(yīng)會導致源極區(qū)與漏極區(qū)的勢壘顯著降低，則從源往溝道即注入大量載流子，并漂 移通過源極區(qū)與漏極區(qū)的空間電荷區(qū)、形成一股很大的電流，因此溝道穿通將使得通過器 件的總電流大大增加；并且在溝道穿通情況下，即使柵電壓低于閾值電壓，源極區(qū)與漏極區(qū) 間也會有電流通過，使得MOS器件增益(gain)降低，從而使得MOS器件失效。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是避免MOS器件的穿通效應(yīng)，提高MOS器件的增益。為解決上述問題，本發(fā)明提供一種MOS器件形成方法，包括提供表面形成有柵極 區(qū)的半導體襯底，所述柵極區(qū)包括柵介質(zhì)層和形成在柵介質(zhì)層表面的柵電極層；在所述半 導體襯底內(nèi)形成位于所述柵極區(qū)的兩側(cè)的LDD區(qū)；在所述LDD區(qū)位于接近所述柵極區(qū)的側(cè) 面形成與LDD相鄰的第一 口袋區(qū)；在所述第一 口袋區(qū)內(nèi)與第一口袋區(qū)下方形成第二口袋 區(qū)；在所述柵極區(qū)側(cè)壁形成側(cè)墻；在所述半導體襯底內(nèi)形成位于形成有側(cè)墻的柵極區(qū)兩側(cè) 的源極區(qū)和漏極區(qū)，所述源極區(qū)/漏極區(qū)與溝道區(qū)之間被所述第一口袋區(qū)和第二口袋區(qū)隔離?？蛇x的，所述第一口袋區(qū)為第一導電類型?？蛇x的，所述第一口袋區(qū)的形成工藝為第一離子注入，具體工藝參數(shù)為注入角度 為0度至30度，注入的離子為重離子?？蛇x的，當?shù)谝?口袋區(qū)的導電類型為ρ型時，注入重離子為h離子；當?shù)谝?口袋區(qū) 的導電類型為η型時，注入重離子為As離子或者Sb離子?？蛇x的，所述第二口袋區(qū)為第一導電類型。
可選的，所述第二口袋區(qū)的形成工藝為第二離子注入，具體工藝參數(shù)為注入角度 為0度至45度，注入的離子為輕離子?？蛇x的，當 第二口袋區(qū)150的導電類型為ρ型時，注入輕離子為B離子；當?shù)诙?袋區(qū)150的導電類型為η型時，注入輕離子為P離子?？蛇x的，所述LDD區(qū)為第二導電類型?？蛇x的，所述半導體襯底具有第一導電類型。本發(fā)明還提供一種MOS器件，包括半導體襯底；形成在半導體襯底表面的柵極 區(qū)，所述柵極區(qū)包括柵介質(zhì)層和形成在柵介質(zhì)層表面的柵電極層；形成在半導體襯底表面 并位于柵極區(qū)側(cè)壁的側(cè)墻；位于半導體襯底內(nèi)的并位于柵極區(qū)兩側(cè)的LDD區(qū)；位于半導體 襯底內(nèi)的并形成有側(cè)墻的柵極區(qū)兩側(cè)的源極區(qū)/漏極區(qū)；位于半導體襯底內(nèi)且位于LDD區(qū)、 源極區(qū)、漏極區(qū)和溝道區(qū)之間的第一口袋區(qū)；位于半導體襯底內(nèi)且位于LDD區(qū)、源極區(qū)、漏 極區(qū)和溝道區(qū)之間并部分位于位于第一口袋區(qū)部分位于第一口袋區(qū)下方的第二口袋區(qū)?？蛇x的，所述第一口袋區(qū)具有第一導電類型?？蛇x的，所述第一口袋區(qū)具有重離子形成的第一導電類型?？蛇x的，所述第二口袋區(qū)具有第一導電類型?？蛇x的，所述第二口袋區(qū)具有輕離子形成的第一導電類型?？蛇x的，所述半導體襯底具有第一導電類型?？蛇x的，所述LDD區(qū)具有第二導電類型。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明通過在源極區(qū)/漏極區(qū)以及LDD區(qū) 與溝道區(qū)之間形成第一口袋區(qū)和第二口袋區(qū)，所述第一口袋區(qū)和第二口袋區(qū)的離子類型與 LDD區(qū)相反且圍繞LDD區(qū)、源極區(qū)和漏極區(qū)，本發(fā)明形成的MOS器件能夠有效的控制MOS器 件增益的降低和避免出現(xiàn)溝道穿通效應(yīng)。


圖1是本發(fā)明MOS器件的形成方法的一實施例的流程示意圖；圖2至圖7為本發(fā)明MOS器件的形成方法的一實施例的過程示意圖。
具體實施例方式由背景技術(shù)可知，隨著半導體器件向高密度和小尺寸發(fā)展，所述MOS器件的源極 區(qū)和漏極區(qū)通常會有出現(xiàn)溝道穿通效應(yīng)，從而降低MOS器件增益。具體為源極區(qū)與漏極區(qū) 的耗盡區(qū)相連通的一種現(xiàn)象，所述溝道穿通效應(yīng)會導致源極區(qū)與漏極區(qū)的勢壘顯著降低， 則從源往溝道即注入大量載流子，并漂移通過源極區(qū)與漏極區(qū)的空間電荷區(qū)、形成一股很 大的電流，因此溝道穿通將使得通過器件的總電流大大增加；并且在溝道穿通情況下，即使 柵電壓低于閾值電壓，源極區(qū)與漏極區(qū)間也會有電流通過，降低了 MOS器件的增益，從而使 得MOS器件失效。為此，本發(fā)明的發(fā)明人提供了一種優(yōu)化的MOS器件形成方法，包括提供表面形成 有柵極區(qū)的半導體襯底，所述柵極區(qū)包括柵介質(zhì)層和形成在柵介質(zhì)層表面的柵電極層；在 所述半導體襯底內(nèi)形成位于所述柵極區(qū)的兩側(cè)的LDD區(qū)；在所述LDD區(qū)位于接近所述柵極 區(qū)的側(cè)面形成與LDD相鄰的第一口袋區(qū)；在所述第一口袋區(qū)內(nèi)與第一口袋區(qū)下方形成第二口袋區(qū)；在所述柵極區(qū)側(cè)壁形成側(cè)墻；在所述半導體襯底內(nèi)形成位于形成有側(cè)墻的柵極區(qū) 兩側(cè)的源極區(qū)和漏極區(qū)，所述源極區(qū)/漏極區(qū)與溝道區(qū)之間被所述第一口袋區(qū)和第二口袋 區(qū)隔離?？蛇x的，所述第 一口袋區(qū)為第一導電類型?？蛇x的，所述第一口袋區(qū)的形成工藝為第一離子注入，具體工藝參數(shù)為注入角度 為0度至30度，注入的離子為重離子。可選的，當?shù)谝?口袋區(qū)的導電類型為ρ型時，注入重離子為In離子；當?shù)谝?口袋區(qū) 的導電類型為η型時，注入重離子為As離子或者Sb離子。可選的，所述第二口袋區(qū)為第一導電類型?？蛇x的，所述第二口袋區(qū)的形成工藝為第二離子注入，具體工藝參數(shù)為注入角度 為0度至45度，注入的離子為輕離子?？蛇x的，當?shù)诙诖鼌^(qū)150的導電類型為ρ型時，注入輕離子為B離子；當?shù)诙?袋區(qū)150的導電類型為η型時，注入輕離子為P離子?？蛇x的，所述LDD區(qū)為第二導電類型?？蛇x的，所述半導體襯底具有第一導電類型。本發(fā)明還提供一種MOS器件，包括半導體襯底；形成在半導體襯底表面的柵極 區(qū)，所述柵極區(qū)包括柵介質(zhì)層和形成在柵介質(zhì)層表面的柵電極層；形成在半導體襯底表面 并位于柵極區(qū)側(cè)壁的側(cè)墻；位于半導體襯底內(nèi)的并位于柵極區(qū)兩側(cè)的LDD區(qū)；位于半導體 襯底內(nèi)的并形成有側(cè)墻的柵極區(qū)兩側(cè)的源極區(qū)/漏極區(qū)；位于半導體襯底內(nèi)且位于LDD區(qū)、 源極區(qū)、漏極區(qū)和溝道區(qū)之間的第一口袋區(qū)；位于半導體襯底內(nèi)且位于LDD區(qū)、源極區(qū)、漏 極區(qū)和溝道區(qū)之間并部分位于位于第一口袋區(qū)部分位于第一口袋區(qū)下方的第二口袋區(qū)?？蛇x的，所述第一口袋區(qū)具有第一導電類型。可選的，所述第一口袋區(qū)具有重離子形成的第一導電類型。可選的，所述第二口袋區(qū)具有第一導電類型。可選的，所述第二口袋區(qū)具有輕離子形成的第一導電類型。可選的，所述半導體襯底具有第一導電類型?？蛇x的，所述LDD區(qū)具有第二導電類型。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明通過在源極區(qū)/漏極區(qū)以及LDD區(qū) 與溝道區(qū)之間形成第一口袋區(qū)和第二口袋區(qū)，所述第一口袋區(qū)和第二口袋區(qū)的離子類型與 LDD區(qū)相反且圍繞LDD區(qū)、源極區(qū)和漏極區(qū)，本發(fā)明形成的MOS能夠避免出現(xiàn)溝道穿通效應(yīng)， 有效控制MOS器件的增益。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以 很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況 下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表 示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應(yīng) 限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。圖1是本發(fā)明MOS器件的形成方法的一實施例的流程示意圖，圖2至圖7為本發(fā) 明MOS器件的形成方法的一實施例的過程示意圖。下面結(jié)合圖1至圖7對本發(fā)明的MOS器件的形成方法進行說明。 本發(fā)明的MOS器件的形成方法包括步驟步驟S101，提供表面形成有柵極區(qū)的半導體襯底，所述柵極區(qū)包括柵介質(zhì)層和形 成在柵介質(zhì)層表面的柵電極層；所述半導體襯底具有第一導電類型。參考圖2，所述半導體襯底100可以是單晶硅、多晶硅或非晶硅；所述襯底100也 可以是硅、鍺、砷化鎵或硅鍺化合物；該半導體襯底100還可以具有外延層或絕緣層上硅結(jié) 構(gòu)；所述的半導體襯底100還可以是其它半導體材料，這里不再一一列舉。半導體襯底100具有第一導電類型，例如半導體襯底100可以是η型或者是ρ型， 所述具有第一導電類型的半導體襯底100可以直接向半導體襯底供應(yīng)商購買得到也可以 通過向半導體襯底100內(nèi)注入具有η型或者P型的離子得到。所述半導體襯底100表面形成有柵極區(qū)110，所述柵極區(qū)110包括柵介質(zhì)層111和 形成在柵介質(zhì)層111表面的柵電極層112。所述形成柵極區(qū)110的步驟包括在所述半導體襯底100表面形成柵介質(zhì)薄膜； 在所述柵介質(zhì)薄膜表面形成柵電極薄膜；在所述柵電極薄膜表面形成與所述柵極區(qū)110對 應(yīng)的光刻膠圖形；以所述與所述柵極區(qū)110對應(yīng)的光刻膠圖形為掩膜，依次刻蝕所述柵電 極薄膜和柵介質(zhì)薄膜，形成柵極區(qū)110。所述形成柵極區(qū)110還可以參考現(xiàn)有的形成柵極區(qū)工藝，上述形成柵極區(qū)110的 步驟中可以選用氧化工藝，光刻工藝和等離子體刻蝕等工藝，在這里就不一一贅述。所述柵介質(zhì)層111材料可以為氧化硅或者氮化硅；所述柵電極層112可以為多晶
硅或者金屬。步驟S102，在所述半導體襯底內(nèi)形成位于所述柵極區(qū)的兩側(cè)的LDD區(qū)(淺摻雜漏 極區(qū))。參考圖3，所述LDD區(qū)120用于減小MOS器件的熱載流子效應(yīng)，所述LDD區(qū)120可 以通過在半導體襯底100表面形成光刻膠圖形，以所述光刻膠圖形和柵極為掩膜，向半導 體襯底100進行離子注入形成，需要特別指出的是，所述離子注入的離子類型為具有第二 導電類型，與半導體襯底100的導電類型相反。在一實施例中，所述半導體襯底100的導電類型為η型，那么LDD區(qū)的導電類型為 P型。在另一實施例中，所述半導體襯底100的導電類型為ρ型，那么LDD區(qū)的導電類型 為η型。所述離子注入工藝可以選用現(xiàn)有的離子注入工藝，在這里不再贅述?，F(xiàn)有的MOS會在形成LDD區(qū)后，然后在柵極區(qū)側(cè)壁形成側(cè)墻，再在半導體襯底內(nèi)形 成源極區(qū)和漏極區(qū)，由背景技術(shù)可知，隨著MOS器件向小尺寸發(fā)展，現(xiàn)有的MOS容易出現(xiàn)溝 道穿通及MOS期間增益降低的現(xiàn)象，為了避免形成的MOS器件因溝道穿通和增益下降現(xiàn)象 而失效，現(xiàn)有的改進技術(shù)會在LDD區(qū)與溝道區(qū)交界處形成一個口袋區(qū)，以避免MOS出現(xiàn)溝道 穿通現(xiàn)象和控制器件的增益。但本發(fā)明的發(fā)明人經(jīng)過大量的實驗研究發(fā)現(xiàn)，現(xiàn)有避免MOS器件出現(xiàn)溝道穿通現(xiàn) 象有很大的缺陷，現(xiàn)有的改進技術(shù)形成的MOS器件的源極區(qū)和漏極區(qū)在半導體襯底內(nèi)的深 度深于LDD區(qū)，隨著MOS器件的進一步等比例縮小，所述源極區(qū)和漏極區(qū)未被口袋區(qū)隔離的部分依然會出現(xiàn)部分溝道穿通現(xiàn)象。為 此，本發(fā)明的發(fā)明人經(jīng)過進一步的實驗，提出一種優(yōu)化的MOS器件形成方法，參 考圖4，如步驟S103所述，在所述LDD區(qū)120位于接近所述柵極區(qū)110的側(cè)面形成與LDD相 鄰的第一 口袋區(qū)140。需要特別指出的是，所述第一口袋區(qū)140的導電類型為第一導電類型，與LDD區(qū) 120的導電類型相反。在一實施例中，所述LDD區(qū)120導電類型為η型，那么第一 口袋區(qū)140的導電類型 為P型。在另一實施例中，所述LDD區(qū)120導電類型為ρ型，那么第一 口袋區(qū)140的導電類 型為η型。所述第一口袋區(qū)140的形成工藝為第一離子注入，所述第一離子注入的具體參數(shù) 為注入角度為0度至30度，注入的離子為重離子，注入能量和注入劑量可以根據(jù)制造MOS 的參數(shù)而設(shè)定，本發(fā)明的發(fā)明人經(jīng)過大量實驗，發(fā)現(xiàn)通過注入角度為0度至30度，注入的離 子為重離子所形成的第一 口袋區(qū)140，能夠在所述LDD區(qū)120與溝道區(qū)130界面形成較佳的 隔離效果。需要特別指出的是，當?shù)谝?口袋區(qū)140的導電類型為ρ型時，注入重離子為In離子。當?shù)谝豢诖鼌^(qū)140的導電類型為η型時，注入重離子為As離子或者Sb離子。本發(fā)明的發(fā)明人經(jīng)過大量的工作研究，發(fā)現(xiàn)形成第一口袋區(qū)140為注入重離子 時，因為注入的離子質(zhì)量和體積較大，在注入半導體襯底100后，定位準確，不容易擴散。步驟S104，在所述第一口袋區(qū)140內(nèi)與第一口袋區(qū)140下方形成第二口袋區(qū)。參考圖5，所述第二 口袋區(qū)150和第一 口袋區(qū)140將后續(xù)形成的源極區(qū)/漏極區(qū)與 溝道區(qū)130隔離，避免了本發(fā)明形成的MOS出現(xiàn)溝道穿通效應(yīng)。所述第二口袋區(qū)150為第一導電類型，與LDD區(qū)120的導電類型相反。在一實施例中，所述LDD區(qū)120導電類型為η型，那么第二 口袋區(qū)150的導電類型 為P型。在另一實施例中，所述LDD區(qū)120導電類型為ρ型，那么第二 口袋區(qū)150的導電類 型為η型。所述第二口袋區(qū)150的形成工藝為第二離子注入，所述第二離子注入的具體參數(shù) 為注入角度為0度至45度，注入的離子為輕離子，注入能量和注入劑量可以根據(jù)制造MOS 器件的參數(shù)而設(shè)定，本發(fā)明的發(fā)明人經(jīng)過大量的實驗，發(fā)現(xiàn)通過注入角度為0度至45度，注 入的離子為輕離子所形成的第二 口袋區(qū)150能夠?qū)罄m(xù)的源極區(qū)/漏極區(qū)與溝道區(qū)130之 間形成較好的隔離效果。需要特別指出的是，當?shù)诙?口袋區(qū)150的導電類型為ρ型時，注入輕離子為B離子。當?shù)诙诖鼌^(qū)150的導電類型為η型時，注入輕離子為P離子。需要特別指出的是，所述第二離子注入的離子類型為輕離子，因為注入的離子質(zhì) 量和體積較小，注入之后離子會較容易擴散，形成比較大的口袋區(qū)，避免了由于口袋區(qū)的范 圍不夠而導致出現(xiàn)的部分溝道穿通效應(yīng)和MOS器件增益下降。
步驟S105，在所述柵極區(qū)110側(cè)壁形成側(cè)墻。參考圖6，所述側(cè)墻160材料選自二氧化硅或者氮化硅。所述側(cè)墻160的形成步驟包括在半導體襯底100表面形成覆蓋所述柵極區(qū)110的側(cè)墻薄膜；對所述薄膜采用回刻蝕工藝，形成所述側(cè)墻160。所述側(cè)墻薄膜的形成工藝可以為現(xiàn)有的CVD工藝，所述回刻蝕工藝也為本領(lǐng)域技 術(shù)人員公知的技術(shù)，在這里不再贅述。步驟S106，在所述半導體襯底內(nèi)形成源極區(qū)和漏極區(qū)，所述源極區(qū)/漏極區(qū)與溝 道區(qū)130之間被所述第一口袋區(qū)和第二口袋區(qū)隔離。參考圖7，所述形成源極區(qū)170和漏極區(qū)180的工藝可以為離子注入工藝，具體包 括在襯底表面形成與源極區(qū)170和漏極區(qū)180對應(yīng)的光刻膠圖形；以所述光刻膠圖形和 形成有側(cè)墻160的柵極110為掩膜，對半導體襯底100進行離子注入，形成源極區(qū)170和漏 極區(qū)180，其中源極區(qū)170位于形成有側(cè)墻160的柵極區(qū)110的一側(cè)，漏極區(qū)180位于形成 有側(cè)墻160的柵極區(qū)110的另一側(cè)。需要特別指出的是，所述源極區(qū)170/漏極區(qū)180與溝道區(qū)130之間被所述第一口 袋區(qū)140和第二口袋區(qū)150隔離。參考圖7，采用上述工藝形成的MOS器件，包括半導體襯底100，所述半導體襯底 100具有第一導電類型；形成在半導體襯底100表面的柵極區(qū)110，所述柵極區(qū)110包括柵 介質(zhì)層111和形成在柵介質(zhì)層111表面的柵電極層112 ；形成在半導體襯底100表面并位 于柵極區(qū)側(cè)壁的側(cè)墻160 ；位于半導體襯底內(nèi)的并位于柵極區(qū)110兩側(cè)的LDD區(qū)120，所述 LDD區(qū)120具有第二導電類型；位于半導體襯底內(nèi)的并位于形成有側(cè)墻160的柵極區(qū)110 一 側(cè)的源極區(qū)170 ；位于半導體襯底內(nèi)的并位于形成有側(cè)墻160的柵極區(qū)110另一側(cè)的漏極 區(qū)180 ；位于半導體襯底100內(nèi)且位于LDD區(qū)120、源極區(qū)170、漏極區(qū)180和溝道區(qū)130之 間的第一 口袋區(qū)140 ；位于半導體襯底100內(nèi)且位于LDD區(qū)120、源極區(qū)170、漏極區(qū)180和 溝道區(qū)130之間并部分位于第一 口袋區(qū)140內(nèi)部分位于第一 口袋區(qū)140下方的第二 口袋區(qū) 150，所述第一口袋區(qū)140和第二口袋區(qū)150具有第一導電類型，且所述第一口袋區(qū)140具 有重離子形成的第一導電類型，且所述第二口袋區(qū)150具有輕離子形成的第一導電類型。本發(fā)明通過在源極區(qū)170/漏極區(qū)180以及LDD區(qū)120與溝道區(qū)130之間形成第 一 口袋區(qū)140和第二 口袋區(qū)150，所述第一 口袋區(qū)140和第二 口袋區(qū)150的離子類型與LDD 區(qū)120相反且圍繞LDD區(qū)120、源極區(qū)170和漏極區(qū)180，本發(fā)明形成的MOS器件能夠有效 避免出現(xiàn)溝道穿通效應(yīng)和控制MOS器件增益降低。
權(quán)利要求
1.一種MOS器件形成方法，其特征在于，包括提供表面形成有柵極區(qū)的半導體襯底，所述柵極區(qū)包括柵介質(zhì)層和形成在柵介質(zhì)層表 面的柵電極層；在所述半導體襯底內(nèi)形成位于所述柵極區(qū)的兩側(cè)的LDD區(qū)；在所述LDD區(qū)位于接近所述柵極區(qū)的側(cè)面形成與LDD相鄰的第一 口袋區(qū)；在所述第一口袋區(qū)內(nèi)與第一口袋區(qū)下方形成第二口袋區(qū)；在所述柵極區(qū)側(cè)壁形成側(cè)墻；在所述半導體襯底內(nèi)形成位于形成有側(cè)墻的柵極區(qū)兩側(cè)的源極區(qū)和漏極區(qū)，所述源極 區(qū)/漏極區(qū)與溝道區(qū)之間被所述第一口袋區(qū)和第二口袋區(qū)隔離。
2.如權(quán)利要求1所述的MOS器件形成方法，其特征在于，所述第一口袋區(qū)為第一導電類型。
3.如權(quán)利要求2所述的MOS器件形成方法，其特征在于，所述第一口袋區(qū)的形成工藝為 第一離子注入，具體工藝參數(shù)為注入角度為0度至30度，注入的離子為重離子。
4.如權(quán)利要求3所述的MOS器件形成方法，其特征在于，當?shù)谝豢诖鼌^(qū)的導電類型為ρ 型時，注入重離子為h離子；當?shù)谝豢诖鼌^(qū)的導電類型為η型時，注入重離子為As離子或 者Sb離子。
5.如權(quán)利要求2所述的MOS器件形成方法，其特征在于，所述第二口袋區(qū)為第一導電類型。
6.如權(quán)利要求5所述的MOS器件形成方法，其特征在于，所述第二口袋區(qū)的形成工藝為 第二離子注入，具體工藝參數(shù)為注入角度為0度至45度，注入的離子為輕離子。
7.如權(quán)利要求6所述的MOS器件形成方法，其特征在于，當?shù)诙诖鼌^(qū)150的導電類 型為P型時，注入輕離子為B離子；當?shù)诙诖鼌^(qū)150的導電類型為η型時，注入輕離子為 P離子。
8.如權(quán)利要求2所述的MOS器件形成方法，其特征在于，所述LDD區(qū)為第二導電類型。
9.如權(quán)利要求2所述的MOS器件形成方法，其特征在于，所述半導體襯底具有第一導電類型。
10.一種MOS器件，其特征在于，包括 半導體襯底；形成在半導體襯底表面的柵極區(qū)，所述柵極區(qū)包括柵介質(zhì)層和形成在柵介質(zhì)層表面的 柵電極層；形成在半導體襯底表面并位于柵極區(qū)側(cè)壁的側(cè)墻； 位于半導體襯底內(nèi)的并位于柵極區(qū)兩側(cè)的LDD區(qū)； 位于半導體襯底內(nèi)的并形成有側(cè)墻的柵極區(qū)兩側(cè)的源極區(qū)/漏極區(qū)； 位于半導體襯底內(nèi)且位于LDD區(qū)、源極區(qū)、漏極區(qū)和溝道區(qū)之間的第一口袋區(qū)； 位于半導體襯底內(nèi)且位于LDD區(qū)、源極區(qū)、漏極區(qū)和溝道區(qū)之間并部分位于位于第一 口袋區(qū)部分位于第一口袋區(qū)下方的第二口袋區(qū)。
11.如權(quán)利要求10所述的MOS器件，其特征在于，所述第一口袋區(qū)具有第一導電類型。
12.如權(quán)利要求11所述的MOS器件，其特征在于，所述第一口袋區(qū)具有重離子形成的第 一導電類型。
13.如權(quán)利要求11所述的MOS器件，其特征在于，所述第二口袋區(qū)具有第一導電類型。
14.如權(quán)利要求13所述的MOS器件，其特征在于，所述第二口袋區(qū)具有輕離子形成的第一導電類型。
15.如權(quán)利要求11所述的MOS器件，其特征在于，所述半導體襯底具有第一導電類型。
16.如權(quán)利要求11所述的MOS器件，其特征在于，所述LDD區(qū)具有第二導電類型。
全文摘要
一種MOS器件及其形成方法，其中MOS器件的形成方法包括提供表面形成有柵極區(qū)的半導體襯底，所述柵極區(qū)包括柵介質(zhì)層和形成在柵介質(zhì)層表面的柵電極層；在所述半導體襯底內(nèi)形成位于所述柵極區(qū)的兩側(cè)的LDD區(qū)；在所述LDD區(qū)位于接近所述柵極區(qū)的側(cè)面形成與LDD相鄰的第一口袋區(qū)；在所述第一口袋區(qū)內(nèi)與第一口袋區(qū)下方形成第二口袋區(qū)；在所述柵極區(qū)側(cè)壁形成側(cè)墻；在所述半導體襯底內(nèi)形成位于形成有側(cè)墻的柵極區(qū)兩側(cè)的源極區(qū)和漏極區(qū)，所述源極區(qū)/漏極區(qū)與溝道區(qū)之間被所述第一口袋區(qū)和第二口袋區(qū)隔離。本發(fā)明形成的MOS器件能夠避免出現(xiàn)溝道穿通效應(yīng)，同時有效控制MOS器件的增益。
文檔編號H01L21/265GK102074475SQ20091019922
公開日2011年5月25日 申請日期2009年11月20日 優(yōu)先權(quán)日2009年11月20日
發(fā)明者居建華 申請人:中芯國際集成電路制造(上海)有限公司