專利名稱：封裝工藝及封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝工藝及封裝結(jié)構(gòu)，且特別是涉及一種將大芯片配置于小芯片 上的封裝工藝及封裝結(jié)構(gòu)。
背景技術(shù)：
在現(xiàn)今的資訊社會中，使用者均追求高速度、高品質(zhì)、多功能性的電子產(chǎn)品。就產(chǎn) 品外觀而言，電子產(chǎn)品的設(shè)計是朝向輕、薄、短、小的趨勢邁進(jìn)。因此，電子封裝技術(shù)發(fā)展出 諸如堆疊式芯片封裝等多芯片封裝技術(shù)。堆疊式芯片封裝利用垂直堆疊的方式將多個芯片封裝于同一封裝結(jié)構(gòu)中，如此可 提升封裝密度以使封裝體小型化，且可利用立體堆疊的方式縮短芯片之間的信號傳輸?shù)穆?徑長度，以提升芯片之間信號傳輸?shù)乃俣?，并可將不同功能的芯片組合于同一封裝體中。已知的堆疊式芯片封裝的制作方法是先將多個倒裝芯片接合至晶片上，然后沿這 些芯片之間的間隙切割晶片，以形成多個芯片堆疊結(jié)構(gòu)，之后再將芯片堆疊結(jié)構(gòu)配置于線 路板上并在線路板上形成封裝膠體，以保護(hù)芯片堆疊結(jié)構(gòu)。由于已知的堆疊式芯片封裝的制作方法是通過切割晶片的方式來形成多個芯片 堆疊結(jié)構(gòu)，因此，在芯片堆疊結(jié)構(gòu)中，由切割晶片所形成的芯片的尺寸勢必大于接合至晶片 上的倒裝芯片的尺寸。因此，已知的堆疊式芯片封裝的制作方法只能形成將小尺寸芯片配 置于大尺寸芯片上的封裝結(jié)構(gòu)。此外，已知技術(shù)為減少堆疊式芯片封裝的整體厚度，會在將倒裝芯片接合至晶片 上之前，先研磨晶片，以減少晶片的厚度。然而，目前倒裝接合技術(shù)仍有工藝能力上的極限 值，因此，當(dāng)所使用的晶片厚度小于其工藝能力的極限值時，在進(jìn)行倒裝接合的過程中，容 易發(fā)生破片的情形，以致于工藝良率降低。此外，厚度小的晶片在切割工藝中容易破裂，以 致于工藝良率降低。

發(fā)明內(nèi)容
本發(fā)明提供一種封裝工藝，可制作由各種尺寸的芯片相互堆疊而成的封裝結(jié)構(gòu)， 且工藝良率高。本發(fā)明提供一種封裝結(jié)構(gòu)，其將大尺寸芯片配置于小尺寸芯片上。為具體描述本發(fā)明的內(nèi)容，在此提出一種封裝工藝如下所述。首先，提供承載板， 承載板上配置有粘著層。接著，將多個第一半導(dǎo)體元件配置于粘著層上，且第一半導(dǎo)體元件 彼此分離并分別透過粘著層固定于承載板上。然后，在承載板上形成第一封裝膠體，第一封 裝膠體覆蓋第一半導(dǎo)體元件的側(cè)壁并填滿第一半導(dǎo)體元件之間的間隙，以使第一半導(dǎo)體元 件與第一封裝膠體形成芯片陣列板。之后，將多個第二半導(dǎo)體元件分別倒裝接合至第一半 導(dǎo)體元件上。接著，在芯片陣列板上形成第二封裝膠體，第二封裝膠體至少覆蓋第二半導(dǎo)體 元件的側(cè)壁并填滿第二半導(dǎo)體元件之間的間隙。然后，分離芯片陣列板與粘著層。之后，沿 著第二半導(dǎo)體元件之間的間隙切割第二封裝膠體與第一封裝膠體，以形成多個芯片封裝單元。在本發(fā)明的實施例中，上述的第一半導(dǎo)體元件具有多個直通硅晶穿孔結(jié)構(gòu)，且封 裝工藝還包括在形成芯片陣列板之后，研磨芯片陣列板，以薄化芯片陣列板并露出第一半 導(dǎo)體元件的直通硅晶穿孔結(jié)構(gòu)的端面。在本發(fā)明的實施例中，上述的研磨芯片陣列板的方法包括研磨芯片陣列板直到芯 片陣列板的厚度實質(zhì)上小于或等于4密爾。在本發(fā)明的實施例中，上述的封裝工藝還包括在形成芯片陣列板之后，在第一半 導(dǎo)體元件上分別形成多個彼此分離的第一底膠，其中各第一底膠覆蓋對應(yīng)的第一半導(dǎo)體元 件以及第一封裝膠體的圍繞對應(yīng)的第一半導(dǎo)體元件的部分，且在將第二半導(dǎo)體元件分別倒 裝接合至第一半導(dǎo)體元件上時，各第二半導(dǎo)體元件的多個導(dǎo)電凸塊通過對應(yīng)的第一底膠而 與對應(yīng)的第一半導(dǎo)體元件接合。在本發(fā)明的實施例中，上述的封裝工藝還包括將芯片封裝單元配置于線路基板 上，以使第一半導(dǎo)體元件電性與結(jié)構(gòu)性連接線路基板。在本發(fā)明的實施例中，上述的封裝工藝還包括在線路基板上形成第二底膠，以使 第二底膠位于芯片封裝單元的第一半導(dǎo)體元件與線路基板之間并包覆第一半導(dǎo)體元件的 多個導(dǎo)電凸塊。在本發(fā)明的實施例中，上述的封裝工藝還包括在線路基板上形成第三封裝膠體， 第三封裝膠體至少覆蓋芯片封裝單元的側(cè)壁。為具體描述本發(fā)明的內(nèi)容，在此提出一種封裝結(jié)構(gòu)包括第一半導(dǎo)體元件、第一封 裝膠體、第二半導(dǎo)體元件以及第二封裝膠體。第一封裝膠體包覆第一半導(dǎo)體元件的側(cè)壁。第 二半導(dǎo)體元件配置于第一半導(dǎo)體元件與部分第一封裝膠體上，且第二半導(dǎo)體元件的尺寸大 于第一半導(dǎo)體元件的尺寸。第二封裝膠體至少覆蓋第二半導(dǎo)體元件的側(cè)壁以及第一封裝膠 體，其中第一封裝膠體與第二封裝膠體為各自成型。在本發(fā)明的實施例中，上述的第一封裝膠體的側(cè)壁切齊于第二封裝膠體的側(cè)壁。在本發(fā)明的實施例中，上述的第一封裝膠體的朝向第二半導(dǎo)體元件的第一頂面切 齊于第一半導(dǎo)體元件的朝向第二半導(dǎo)體元件的第二頂面。在本發(fā)明的實施例中，上述的第一封裝膠體的厚度實質(zhì)上等于第一半導(dǎo)體元件的厚度。在本發(fā)明的實施例中，上述的第二半導(dǎo)體元件具有位于第二半導(dǎo)體元件與第一半 導(dǎo)體元件之間的多個導(dǎo)電凸塊，且封裝結(jié)構(gòu)還包括底膠，其配置于第二半導(dǎo)體元件與第一 半導(dǎo)體元件之間以及第二半導(dǎo)體元件與第一封裝膠體之間，以包覆第二半導(dǎo)體元件的導(dǎo)電 凸塊。在本發(fā)明的實施例中，上述的第一半導(dǎo)體元件的厚度實質(zhì)上小于或等于4密爾。在本發(fā)明的實施例中，上述的第二封裝膠體還覆蓋第二半導(dǎo)體元件的遠(yuǎn)離第一半 導(dǎo)體元件的頂面。在本發(fā)明的實施例中，上述的第二封裝膠體暴露出第二半導(dǎo)體元件的遠(yuǎn)離第一半 導(dǎo)體元件的頂面。在本發(fā)明的實施例中，上述的第一半導(dǎo)體元件的遠(yuǎn)離第二半導(dǎo)體元件的底面上配 置有多個導(dǎo)電凸塊。
在本發(fā)明的實施例中，上述的封裝結(jié)構(gòu)還包括線路基板，第一半導(dǎo)體元件配置于 線路基板上，且導(dǎo)電凸塊位于第一半導(dǎo)體元件與線路基板之間。在本發(fā)明的實施例中，上述的封裝結(jié)構(gòu)還包括底膠，其配置于第一半導(dǎo)體元件與 線路基板之間，以包覆導(dǎo)電凸塊。在本發(fā)明的實施例中，上述的封裝結(jié)構(gòu)還包括第三封裝膠體，其配置于線路基板 上，并至少覆蓋第一封裝膠體的側(cè)壁與第二封裝膠體的側(cè)壁?；谏鲜觯景l(fā)明可制得由各種尺寸的芯片相互堆疊而成的封裝結(jié)構(gòu)。此外，由于 第二封裝膠體可強(qiáng)化厚度相當(dāng)小的芯片陣列板，故可穩(wěn)固地連結(jié)全部的第二半導(dǎo)體元件以 及全部的第一半導(dǎo)體元件，并可在以切割的方式形成芯片封裝單元的過程中，避免芯片陣 列板碎裂，從而提升工藝良率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實施例，并配合附圖作詳 細(xì)說明如下。


圖IA 圖II繪示本發(fā)明實施例的封裝工藝的剖面圖。圖2A 圖2D繪示本發(fā)明另一實施例的封裝工藝的剖面圖。附圖標(biāo)記說明100,200 封裝結(jié)構(gòu)110:承載板120 粘著層130 第一半導(dǎo)體元件132:導(dǎo)電凸塊134、142、164、172、W、Wl 側(cè)壁136、144、166 頂面138 開孔140:第一封裝膠體150、190:底膠160 第二半導(dǎo)體元件162:導(dǎo)電凸塊168、182:底面170,210 第二封裝膠體180 線路基板220、M 第三封裝膠體A 芯片陣列板C1、C2:芯片封裝單元D 導(dǎo)電材料G1、G2:間隙I 絕緣層S 焊球
T、T1、T2:厚度V:直通硅晶穿孔結(jié)構(gòu)
具體實施例方式圖IA 圖II繪示本發(fā)明實施例的封裝工藝的剖面圖。首先，請參照圖1Α，提供承載板110，承載板110的形狀與大小可相似于晶片。承 載板Iio上配置有粘著層120。接著，將多個第一半導(dǎo)體元件130配置于粘著層120上，且 這些第一半導(dǎo)體元件130彼此分離并分別透過粘著層120固定于承載板110上。在本實施 例中，第一芯片130的多個導(dǎo)電凸塊132可埋于粘著層120中。詳細(xì)而言，在本實施例中，在將第一半導(dǎo)體元件130配置于粘著層120上之前，可 先在第一半導(dǎo)體元件130中形成多個高深寬比的開孔138，并在開孔138的內(nèi)壁上形成絕緣 層I，然后，在各開孔138中填入導(dǎo)電材料D，且絕緣層I分隔于導(dǎo)電材料D與開孔138的內(nèi) 壁之間，之后，才在各導(dǎo)電材料D上形成導(dǎo)電凸塊132。然后，請參照圖1Β，例如以印刷(printing)或是壓模(molding)的方式在承載板 110上形成第一封裝膠體140，其中第一封裝膠體140覆蓋第一半導(dǎo)體元件130的側(cè)壁134 并填滿第一半導(dǎo)體元件130之間的間隙G1，以使第一半導(dǎo)體元件130與第一封裝膠體140 形成芯片陣列板A。具體而言，在本實施例中，芯片陣列板A是指由第一封裝膠體140以及 全部的第一半導(dǎo)體元件130所構(gòu)成的板狀結(jié)構(gòu)。之后，請參照圖1C，在本實施例中，可研磨芯片陣列板A，以薄化芯片陣列板A并暴 露出導(dǎo)電材料D。在本實施例中，可研磨芯片陣列板A直到芯片陣列板A的厚度T實質(zhì)上 小于或等于4密爾。在本實施例中，導(dǎo)電材料D、絕緣層I與開孔138可構(gòu)成直通硅晶穿孔 (Through-Silicon Via，TSV)結(jié)構(gòu) V。由前述可知，第一半導(dǎo)體元件130是采用直通硅晶穿孔(Through-Silicon Via, TSV)技術(shù)來與導(dǎo)電凸塊132以及之后將堆疊于第一半導(dǎo)體元件130上的其他芯片(未繪 示)電性連接。直通硅晶穿孔技術(shù)例如是在芯片或晶片內(nèi)部制作導(dǎo)電通道，以形成垂直的 直通硅晶穿孔結(jié)構(gòu)V，其可使第一半導(dǎo)體元件130在三維方向的堆疊密度最大化且外形尺 寸最小化。因此，第一半導(dǎo)體元件130與之后將堆疊于第一半導(dǎo)體元件130上的其他芯片 之間的信號可透過直通硅晶穿孔結(jié)構(gòu)V來上下傳遞，以減少芯片之間的信號傳輸路徑長度 并減少信號延遲及功率消耗。接著，請參照圖1D，在本實施例中，可在芯片陣列板A上以例如點(diǎn)膠或網(wǎng)板印刷的 方式形成多個彼此分離的底膠150，其中各底膠150覆蓋對應(yīng)的第一半導(dǎo)體元件130以及第 一封裝膠體140的圍繞對應(yīng)的第一半導(dǎo)體元件130的部分。詳細(xì)而言，每一個底膠150不 但完全覆蓋對應(yīng)的第一半導(dǎo)體元件130，還覆蓋第一封裝膠體140的圍繞對應(yīng)的第一半導(dǎo) 體元件130的部分。換言之，底膠150在承載板110上的投影面積大于第一半導(dǎo)體元件130 在承載板110上的投影面積。底膠150的材料包括非導(dǎo)電性接合膠(non-contact paste, NCP1)或非導(dǎo)電性接合膜(non-contact film，NCF1)。然后，請參照圖1E，將多個第二半導(dǎo)體元件160分別倒裝接合至第一半導(dǎo)體元件 130上，以使各第二半導(dǎo)體元件160的多個導(dǎo)電凸塊162通過對應(yīng)的底膠150而與對應(yīng)的第 一半導(dǎo)體元件130的直通硅晶穿孔結(jié)構(gòu)V接合。在本實施例中，第二半導(dǎo)體元件160在承載板Iio上的投影面積大于第一半導(dǎo)體元件130在承載板110上的投影面積。換言之，第 二半導(dǎo)體元件160的尺寸大于第一半導(dǎo)體元件130的尺寸。之后，請參照圖1F，例如以印刷或是壓模的方式在芯片陣列板A上形成第二封裝 膠體170，第二封裝膠體170可選擇性地覆蓋第二半導(dǎo)體元件160的側(cè)壁164以及第二半導(dǎo) 體元件160的遠(yuǎn)離對應(yīng)的第一半導(dǎo)體元件130的頂面166并填滿第二半導(dǎo)體元件160之間 的間隙G2，以保護(hù)第二半導(dǎo)體元件160。值得注意的是，由于第二封裝膠體170填滿第二半 導(dǎo)體元件160之間的間隙G2，因此，第二封裝膠體170可強(qiáng)化厚度相當(dāng)小的芯片陣列板A， 以穩(wěn)固地連結(jié)全部的第二半導(dǎo)體元件160以及全部的第一半導(dǎo)體元件130。此外，在其他實 施例中，可通過使部分的第二封裝膠體170填入第二半導(dǎo)體元件160與芯片陣列板A之間 的方式，來取代形成底膠150的步驟。然后，請參照圖1G，分離芯片陣列板A與粘著層120。之后，請同時參照圖IG與圖 1H，沿著第二半導(dǎo)體元件160之間的間隙G2切割第二封裝膠體170與第一封裝膠體140，以 形成多個芯片封裝單元Cl。由前述可知，本實施例先將多個第一半導(dǎo)體元件130用第一封裝膠體140連接而 成芯片陣列板A，之后再將多個第二半導(dǎo)體元件160分別配置于芯片陣列板A的第一半導(dǎo)體 元件130上并用第二封裝膠體170連接，然后切割第一封裝膠體140與第二封裝膠體170而 形成多個芯片封裝單元Cl。換言之，本實施例利用第一封裝膠體140與第二封裝膠體170 來固定并連接第一半導(dǎo)體元件130與第二半導(dǎo)體元件160，之后再通過切割第一封裝膠體 140與第二封裝膠體170來形成多個芯片封裝單元Cl。如此一來，本實施例不會受限于第一半導(dǎo)體元件130與第二半導(dǎo)體元件160的尺 寸關(guān)系，亦即本實施例可制作第一半導(dǎo)體元件130的尺寸大于或等于或小于第二半導(dǎo)體元 件160的尺寸的芯片封裝單元Cl。換言之，本實施例可制得由各種尺寸的芯片相互堆疊而 成的封裝結(jié)構(gòu)。此外，由于第二封裝膠體170可強(qiáng)化厚度相當(dāng)小的芯片陣列板A，故可在以 切割的方式形成芯片封裝單元Cl的過程中，避免芯片陣列板A碎裂，從而提升工藝良率。接著，請同時參照圖IH與圖II，在本實施例中，可在線路基板180(例如印刷電路 板)上形成底膠190，并可將芯片封裝單元Cl配置于線路基板180上，以使第一半導(dǎo)體元 件130可透過導(dǎo)電凸塊132電性與結(jié)構(gòu)性連接線路基板180，并使底膠190位于芯片封裝單 元Cl的第一半導(dǎo)體元件130與線路基板180之間以包覆第一半導(dǎo)體元件130的導(dǎo)電凸塊 132。請參照圖II，在本實施例中，例如以印刷或是壓模的方式在線路基板180上形成 第三封裝膠體M，第三封裝膠體M可覆蓋芯片封裝單元Cl的側(cè)壁W以及第二半導(dǎo)體元件160 的頂面166。詳細(xì)而言，部分的第三封裝膠體M位于第二封裝膠體170的覆蓋頂面166的部 分上，換言之，第三封裝膠體M間接覆蓋第二半導(dǎo)體元件160的頂面166。在其他未繪示的 實施例中，第三封裝膠體M可覆蓋芯片封裝單元Cl的側(cè)壁W并暴露出第二封裝膠體170的 覆蓋頂面166的部分。另外，在其他實施例中，可通過使部分的第三封裝膠體M填入第一半導(dǎo)體元件130 與線路基板180之間的方式，來取代形成底膠190的步驟。此外，為使芯片封裝單元Cl可 透過線路基板180電性連接至其他的電子元件，可在線路基板180的遠(yuǎn)離芯片封裝單元Cl 的底面182上形成多個焊球S，且焊球S與線路基板180電性連接。此時，已初步完成本實施例的封裝結(jié)構(gòu)100。以下將詳細(xì)介紹圖II的封裝結(jié)構(gòu)100。請參照圖II，本實施例的封裝結(jié)構(gòu)100包括第一半導(dǎo)體元件130、第一封裝膠體 140、第二半導(dǎo)體元件160以及第二封裝膠體170。在本實施例中，第一半導(dǎo)體元件130的 厚度T2實質(zhì)上小于或等于4密爾，舉例來說，第一半導(dǎo)體元件130的厚度T2實質(zhì)上為2密爾ο第一封裝膠體140包覆第一半導(dǎo)體元件130的側(cè)壁134。在本實施例中，第一封裝 膠體140的朝向第二半導(dǎo)體元件160的頂面144可切齊于第一半導(dǎo)體元件130的朝向第二 半導(dǎo)體元件160的頂面136，且第一封裝膠體140的厚度Tl實質(zhì)上可等于第一半導(dǎo)體元件 130的厚度T2。第二半導(dǎo)體元件160配置于第一半導(dǎo)體元件130與部分第一封裝膠體140上，且 第二半導(dǎo)體元件160的尺寸大于第一半導(dǎo)體元件130的尺寸。換言之，第二半導(dǎo)體元件160 的朝向第一半導(dǎo)體元件130的底面168的面積大于第一半導(dǎo)體元件130的頂面136的面積。值得注意的是，本實施例的封裝結(jié)構(gòu)100是將尺寸較大的芯片配置于尺寸較小的 芯片上，因此，封裝結(jié)構(gòu)100可適于用在將存儲器芯片等大尺寸芯片配置于運(yùn)算芯片等小 尺寸芯片上的封裝結(jié)構(gòu)中。此外，由于本實施例的第一半導(dǎo)體元件130的厚度T2較小(例 如小于或等于4密爾)，故可降低封裝結(jié)構(gòu)100的整體厚度。第二封裝膠體170覆蓋第二半導(dǎo)體元件160的側(cè)壁164、第二半導(dǎo)體元件160的遠(yuǎn) 離第一半導(dǎo)體元件130的頂面166以及第一封裝膠體140，其中第一封裝膠體140與第二封 裝膠體170可為各自成型，且第一封裝膠體140的側(cè)壁142可切齊于第二封裝膠體170的 側(cè)壁172。在本實施例中，第二半導(dǎo)體元件160的底面168上配置有多個導(dǎo)電凸塊162，以電 性連接至第一半導(dǎo)體元件130。為保護(hù)導(dǎo)電凸塊162，可在第二半導(dǎo)體元件160與第一半導(dǎo) 體元件130之間以及第二半導(dǎo)體元件160與第一封裝膠體140之間配置底膠150，以使底膠 150包覆導(dǎo)電凸塊162。此外，在其他實施例中，亦可無底膠150，亦即可使部分第二封裝膠 體170填充于第二半導(dǎo)體元件160與第一半導(dǎo)體元件130之間以及第二半導(dǎo)體元件160與 第一封裝膠體140之間而毋須配置底膠150。在本實施例中，第一半導(dǎo)體元件130可配置于線路基板180上，以使第一半導(dǎo)體元 件130的多個導(dǎo)電凸決132電性連接至線路基板180。為保護(hù)導(dǎo)電凸決132，可在第一半導(dǎo) 體元件130與線路基板180之間配置底膠190，以使底膠190包覆導(dǎo)電凸塊132。此外，在本實施例中，可在線路基板180上配置第三封裝膠體M，第三封裝膠體M覆 蓋第一封裝膠體140的側(cè)壁142、第二封裝膠體170的側(cè)壁172與第二半導(dǎo)體元件160的遠(yuǎn) 離第一半導(dǎo)體元件130的頂面166。詳細(xì)而言，部分的第三封裝膠體M位于第二封裝膠體 170的覆蓋第二半導(dǎo)體元件160的頂面166的部分上，換言之，第三封裝膠體M是間接覆蓋 頂面166。在其他實施例中，第三封裝膠體M可以覆蓋第一封裝膠體140的側(cè)壁142以及第 二封裝膠體170的側(cè)壁172，并暴露出第二封裝膠體170的覆蓋第二半導(dǎo)體元件160的頂面 166的部分。此外，在其他實施例中，亦可無底膠190，亦即可使部分第三封裝膠體M填充于 第一半導(dǎo)體元件130與線路基板180之間而毋須配置底膠190。另外，線路基板180的遠(yuǎn)離第一半導(dǎo)體元件130的底面182上可配置有多個焊球S，焊球S與線路基板180電性連接，且線路基板180可透過焊球S電性連接至其他的電子 元件(例如線路板)。圖2A 圖2D繪示本發(fā)明另一實施例的封裝工藝的剖面圖。在本實施例中，可先進(jìn)行圖IA 圖IE的工藝，之后，請參照圖2A，在芯片陣列板A 上形成第二封裝膠體210，第二封裝膠體210可選擇性地覆蓋第二半導(dǎo)體元件160的側(cè)壁 164并暴露出第二半導(dǎo)體元件160的遠(yuǎn)離對應(yīng)的第一半導(dǎo)體元件130的頂面166，且填滿第 二半導(dǎo)體元件160之間的間隙G2，以保護(hù)第二半導(dǎo)體元件160。然后，請參照圖2B，分離芯片陣列板A與粘著層120。之后，請同時參照圖2B與圖 2C，沿著第二半導(dǎo)體元件160之間的間隙G2切割第二封裝膠體170與第一封裝膠體140，以 形成多個芯片封裝單元C2。接著，在本實施例中，可在線路基板180上形成底膠190。接著，請同時參照圖2C與圖2D，在本實施例中，可將芯片封裝單元C2配置于線路 基板180上，以使第一半導(dǎo)體元件130透過導(dǎo)電凸塊132電性與結(jié)構(gòu)性連接線路基板180， 并使底膠190位于芯片封裝單元C2的第一半導(dǎo)體元件130與線路基板180之間以包覆第 一半導(dǎo)體元件130的導(dǎo)電凸塊132。請參照圖2D，在本實施例中，可在線路基板180上形成第三封裝膠體220，第三封 裝膠體220可覆蓋芯片封裝單元C2的側(cè)壁Wl并暴露出第二半導(dǎo)體元件160的頂面166。 此時，已初步完成本實施例的封裝結(jié)構(gòu)200。此外，在其他未繪示的實施例中，第三封裝膠體 220可覆蓋芯片封裝單元C2的側(cè)壁Wl以及第二半導(dǎo)體元件160的頂面166。以下將詳細(xì)介紹圖2D的封裝結(jié)構(gòu)200的結(jié)構(gòu)部分。請參照圖2D，本實施例的封裝結(jié)構(gòu)200與圖II的封裝結(jié)構(gòu)100相似，兩者的差異 之處在于封裝結(jié)構(gòu)200的第二封裝膠體210與第三封裝膠體220共同暴露出第二半導(dǎo)體元 件160的的頂面166。因此，封裝結(jié)構(gòu)200可透過第二半導(dǎo)體元件160的頂面166將第一半 導(dǎo)體元件130與第二半導(dǎo)體元件160在運(yùn)作時所產(chǎn)生的熱傳導(dǎo)至外界環(huán)境，進(jìn)而提升封裝 結(jié)構(gòu)200的散熱效率。綜上所述，本發(fā)明先利用第一封裝膠體與第二封裝膠體來固定并連接第一半導(dǎo)體 元件與第二半導(dǎo)體元件，之后再通過切割第一封裝膠體與第二封裝膠體來形成多個芯片封 裝單元。因此，本發(fā)明可制得由各種尺寸的芯片相互堆疊而成的封裝結(jié)構(gòu)。此外，由于第二 封裝膠體可強(qiáng)化厚度相當(dāng)小的芯片陣列板，故可穩(wěn)固地連結(jié)全部的第二半導(dǎo)體元件以及全 部的第一半導(dǎo)體元件，并可在以切割的方式形成芯片封裝單元的過程中，避免芯片陣列板 碎裂，從而提升工藝良率。雖然本發(fā)明已以實施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的 保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定為準(zhǔn)。
權(quán)利要求
1.一種封裝工藝，包括提供承載板，該承載板上配置有粘著層；將多個第一半導(dǎo)體元件配置于該粘著層上，且該多個第一半導(dǎo)體元件彼此分離并分別 透過該粘著層固定于該承載板上；在該承載板上形成第一封裝膠體，該第一封裝膠體覆蓋該多個第一半導(dǎo)體元件的側(cè)壁 并填滿該多個第一半導(dǎo)體元件之間的間隙，以使該多個第一半導(dǎo)體元件與該第一封裝膠體 形成芯片陣列板；將多個第二半導(dǎo)體元件分別倒裝接合至該多個第一半導(dǎo)體元件上；在該芯片陣列板上形成第二封裝膠體，該第二封裝膠體至少覆蓋該多個第二半導(dǎo)體元 件的側(cè)壁并填滿該多個第二半導(dǎo)體元件之間的間隙；分離該芯片陣列板與該粘著層；以及沿著該多個第二半導(dǎo)體元件之間的間隙切割該第二封裝膠體與該第一封裝膠體，以形 成多個芯片封裝單元。
2.如權(quán)利要求1所述的封裝工藝，其中各該第一半導(dǎo)體元件具有多個直通硅晶穿孔結(jié) 構(gòu)，且該封裝工藝還包括在形成該芯片陣列板之后，研磨該芯片陣列板，以薄化該芯片陣列板并露出各該第一 半導(dǎo)體元件的該多個直通硅晶穿孔結(jié)構(gòu)的端面。
3.如權(quán)利要求2所述的封裝工藝，其中研磨該芯片陣列板的方法包括研磨該芯片陣列板直到該芯片陣列板的厚度實質(zhì)上小于或等于4密爾。
4.如權(quán)利要求1所述的封裝工藝，還包括在形成該芯片陣列板之后，在該多個第一半導(dǎo)體元件上分別形成多個彼此分離的第一 底膠，其中各該第一底膠覆蓋對應(yīng)的該第一半導(dǎo)體元件以及該第一封裝膠體的圍繞對應(yīng)的 該第一半導(dǎo)體元件的部分，且在將該多個第二半導(dǎo)體元件分別倒裝接合至該多個第一半導(dǎo) 體元件上時，各該第二半導(dǎo)體元件的多個導(dǎo)電凸塊通過對應(yīng)的該第一底膠而與對應(yīng)的該第 一半導(dǎo)體元件接合。
5.如權(quán)利要求1所述的封裝工藝，還包括將該芯片封裝單元配置于線路基板上，以使該第一半導(dǎo)體元件電性與結(jié)構(gòu)性連接該線 路基板。
6.如權(quán)利要求5所述的封裝工藝，還包括在該線路基板上形成第二底膠，以使該第二底膠位于該芯片封裝單元的該第一半導(dǎo)體 元件與該線路基板之間并包覆該第一半導(dǎo)體元件的多個導(dǎo)電凸塊。
7.如權(quán)利要求5所述的封裝工藝，還包括在該線路基板上形成第三封裝膠體，該第三封裝膠體至少覆蓋該芯片封裝單元的側(cè)壁。
8.一種封裝結(jié)構(gòu)，包括第一半導(dǎo)體元件；第一封裝膠體，包覆該第一半導(dǎo)體元件的側(cè)壁；第二半導(dǎo)體元件，配置于該第一半導(dǎo)體元件與部分該第一封裝膠體上，且該第二半導(dǎo) 體元件的尺寸大于該第一半導(dǎo)體元件的尺寸；以及第二封裝膠體，至少覆蓋該第二半導(dǎo)體元件的側(cè)壁以及該第一封裝膠體，其中該第一 封裝膠體與該第二封裝膠體為各自成型。
9.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該第一封裝膠體的側(cè)壁切齊于該第二封裝膠體 的側(cè)壁。
10.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該第一封裝膠體的朝向該第二半導(dǎo)體元件的 第一頂面切齊于該第一半導(dǎo)體元件的朝向該第二半導(dǎo)體元件的第二頂面。
11.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其中該第一封裝膠體的厚度實質(zhì)上等于該第一半 導(dǎo)體元件的厚度。
12.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該第二半導(dǎo)體元件具有位于該第二半導(dǎo)體元 件與該第一半導(dǎo)體元件之間的多個導(dǎo)電凸塊，且該封裝結(jié)構(gòu)還包括底膠，配置于該第二半導(dǎo)體元件與該第一半導(dǎo)體元件之間以及該第二半導(dǎo)體元件與該 第一封裝膠體之間，以包覆該第二半導(dǎo)體元件的該多個導(dǎo)電凸塊。
13.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該第一半導(dǎo)體元件的厚度實質(zhì)上小于或等于4 密爾。
14.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該第二封裝膠體更覆蓋該第二半導(dǎo)體元件的 遠(yuǎn)離該第一半導(dǎo)體元件的頂面。
15.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該第二封裝膠體暴露出該第二半導(dǎo)體元件的 遠(yuǎn)離該第一半導(dǎo)體元件的頂面。
16.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該第一半導(dǎo)體元件的遠(yuǎn)離該第二半導(dǎo)體元件 的底面上配置有多個導(dǎo)電凸塊。
17.如權(quán)利要求16所述的封裝結(jié)構(gòu)，還包括線路基板，該第一半導(dǎo)體元件配置于該線路基板上，且該多個導(dǎo)電凸塊位于該第一半 導(dǎo)體元件與該線路基板之間。
18.如權(quán)利要求17所述的封裝結(jié)構(gòu)，還包括底膠，配置于該第一半導(dǎo)體元件與該線路基板之間，以包覆該多個導(dǎo)電凸塊。
19.如權(quán)利要求17所述的封裝結(jié)構(gòu)，還包括第三封裝膠體，配置于該線路基板上，并至少覆蓋該第一封裝膠體的側(cè)壁與該第二封 裝膠體的側(cè)壁。
全文摘要
本發(fā)明涉及一種封裝工藝及封裝結(jié)構(gòu)。該封裝工藝如下所述。首先，提供承載板，承載板上配置有粘著層。接著，將多個第一半導(dǎo)體元件配置于粘著層上。然后，在承載板上形成第一封裝膠體，第一封裝膠體覆蓋第一半導(dǎo)體元件的側(cè)壁并填滿第一半導(dǎo)體元件之間的間隙，以使第一半導(dǎo)體元件與第一封裝膠體形成芯片陣列板。之后，將多個第二半導(dǎo)體元件分別倒裝接合至第一半導(dǎo)體元件上。接著，在芯片陣列板上形成第二封裝膠體，第二封裝膠體至少覆蓋第二半導(dǎo)體元件的側(cè)壁并填滿第二半導(dǎo)體元件之間的間隙。然后，分離芯片陣列板與粘著層。之后，沿著第二半導(dǎo)體元件之間的間隙切割第二封裝膠體與第一封裝膠體。
文檔編號H01L23/31GK102044447SQ20091017405
公開日2011年5月4日 申請日期2009年10月20日 優(yōu)先權(quán)日2009年10月20日
發(fā)明者沈啟智, 潘彥良, 陳仁川 申請人:日月光半導(dǎo)體制造股份有限公司