專利名稱：一種cmos電路單粒子瞬態(tài)的建模方法
技術(shù)領(lǐng)域：
本發(fā)明涉及抗輻照加固微電子學(xué)和固體電子學(xué)中CMOS電路瞬態(tài)輻照技術(shù)領(lǐng)域， 尤其涉及一種CMOS電路單粒子瞬態(tài)的建模方法。
背景技術(shù)：
電離輻射在半導(dǎo)體器件中產(chǎn)生電荷有兩種方法一是采用直接電離輻照，入射粒 子直接電離產(chǎn)生電荷；二是采用間接電離輻照，入射粒子和器件發(fā)生核反應(yīng)產(chǎn)生二次粒子 電離產(chǎn)生電荷。這兩種機(jī)制都會(huì)導(dǎo)致集成電路失效。直接電離輻照當(dāng)高能帶電粒子穿過半導(dǎo)體材料時(shí)，損失能量，沿著入射路徑離化 產(chǎn)生電子空穴對。入射粒子損失所有的能量后，在半導(dǎo)體材料中經(jīng)過的路徑稱為射程。LET 表示粒子入射材料中單位路徑上損失的能量，單位是MeV/Cm7mg，為單位路徑上能量損失 (MeV/cm)與入射靶材料密度(mg/cm3)的比值，所以LET值與靶材料不相關(guān)。我們可以很容 易的將LET值和單位路徑上淀積的電荷聯(lián)系起來。在Si中，LET為97MeV/Cm7mg的粒子入 射淀積電荷為lpC/μπι。重離子導(dǎo)致直接電離輻照，產(chǎn)生電荷淀積導(dǎo)致翻轉(zhuǎn)。重離子是指原 子序數(shù)大于等于2的離子(質(zhì)子、電子、中子和介子除外)。輕粒子如質(zhì)子通過直接電離輻 照不能夠產(chǎn)生足夠?qū)е路D(zhuǎn)的電荷。然而近年來隨著器件尺寸的不斷縮小，質(zhì)子通過直接 電離輻照也有可能產(chǎn)生足夠的電荷致翻轉(zhuǎn)。間接電離輻照盡管輕粒子通過直接電離輻照不能夠產(chǎn)生足夠多的電荷導(dǎo)致翻 轉(zhuǎn)，這并不意味著輕粒子可以被忽略。通過間接電離輻照，質(zhì)子和中子可以產(chǎn)生明顯的翻 轉(zhuǎn)。當(dāng)高能質(zhì)子或中子進(jìn)入半導(dǎo)體晶格會(huì)和靶核發(fā)生非彈性碰撞?？赡軙?huì)產(chǎn)生下面所述的 核反應(yīng)1)彈性碰撞使Si反沖，2)發(fā)射alpha或者gamma粒子，產(chǎn)生Mg核反沖，3)裂變反 應(yīng)，靶核Si裂變成C和0粒子，每種粒子均反沖。上述任何反應(yīng)產(chǎn)物均沿它們的路徑通過 直接電離輻照淀積電荷。這些反應(yīng)產(chǎn)物粒子比初始的質(zhì)子和中子重得多，因此淀積更多的 電荷，有可能導(dǎo)致單粒子翻轉(zhuǎn)。非彈性碰撞反應(yīng)產(chǎn)物能量很低。電荷輸運(yùn)的基本物理當(dāng)粒子入射半導(dǎo)體器件，最敏感的區(qū)域通常是反向偏置的 pn結(jié)。反向偏置pn結(jié)耗盡區(qū)的高電場通過漂移機(jī)制有效地收集入射粒子產(chǎn)生電荷，產(chǎn)生瞬 態(tài)電流。如果粒子入射位置靠近耗盡區(qū)則會(huì)導(dǎo)致明顯的瞬態(tài)電流，因?yàn)楫a(chǎn)生電荷將會(huì)擴(kuò)散 到耗盡區(qū)，被有效地收集。由于入射粒子路徑高電導(dǎo)特性和耗盡區(qū)電場分離離化產(chǎn)生電荷， 粒子入射路徑產(chǎn)生電荷會(huì)導(dǎo)致結(jié)電場局部塌陷。漏斗(funnel)效應(yīng)拓展了結(jié)電場，使之更 深入襯底，即使距離結(jié)較遠(yuǎn)的電荷也可以通過漂移機(jī)制被有效收集，從而增加了入射節(jié)點(diǎn) 的電荷收集。對于靜態(tài)電路如SRAM，反向偏置的pn結(jié)連接到外部有源電路，漏斗效應(yīng)不是 主要因素。粒子入射pn結(jié)的電壓不是常數(shù)，入射pn結(jié)有可能從反向偏置變到零偏置，減弱 了漂移收集機(jī)制(漏斗效應(yīng))。因此，漏斗效應(yīng)在電路早期SEE響應(yīng)中起作用，初始化翻轉(zhuǎn) 節(jié)點(diǎn)電壓，擴(kuò)散效應(yīng)在電路晚期SEE響應(yīng)中起作用，翻轉(zhuǎn)節(jié)點(diǎn)電壓。瞬態(tài)錯(cuò)誤可以在電路不同的抽象級別注入，器件級仿真粒子入射產(chǎn)生瞬態(tài)電流， 電路級仿真采用SPICE，邏輯級、入射節(jié)點(diǎn)的瞬態(tài)錯(cuò)誤用邏輯狀態(tài)的瞬時(shí)翻轉(zhuǎn)建模，并仿真
3錯(cuò)誤傳遞。本發(fā)明采用簡單的解析模型，基于組合邏輯電路的瞬態(tài)脈沖產(chǎn)生機(jī)制并建模，考 慮從晶體管級效應(yīng)到邏輯級，不需要電路仿真，采用簡單的方法確定電路中最容易發(fā)生軟 錯(cuò)誤的邏輯電路節(jié)點(diǎn)，可以極其方便的評估復(fù)雜電路的單粒子瞬態(tài)敏感性。這個(gè)模型也可 以用來評估單粒子瞬態(tài)導(dǎo)致的失效率。失效率是統(tǒng)計(jì)結(jié)果，需要建模成百上千次的電荷收 集事件。傳統(tǒng)的電路模擬器，統(tǒng)計(jì)計(jì)算所有可能的粒子入射導(dǎo)致瞬態(tài)電流波形，這將是難以 實(shí)現(xiàn)的。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題針對上述現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的在于提供一種CMOS電路單粒子瞬 態(tài)的建模方法，以確定電路中最容易發(fā)生軟錯(cuò)誤的邏輯電路節(jié)點(diǎn)，進(jìn)而能夠極其方便的評 估復(fù)雜電路的單粒子瞬態(tài)敏感性。這個(gè)模型也可以用來評估單粒子瞬態(tài)導(dǎo)致的失效率。(二)技術(shù)方案為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種CMOS電路單粒子瞬態(tài)的建模方法，該方法包括A、將單粒子入射節(jié)點(diǎn)處的電荷收集機(jī)制采用瞬態(tài)電流源來表示；B、在瞬態(tài)失效分析時(shí)將CMOS電路分為不同的級段，每個(gè)級段均由NMOS模塊和 PMOS模塊構(gòu)成；C、將CMOS電路單粒子瞬態(tài)簡化為輸出節(jié)點(diǎn)集總有效負(fù)載電容C、有效電阻R和瞬 態(tài)電流源的并聯(lián)回路；D、推導(dǎo)出單粒子瞬態(tài)脈沖寬度表達(dá)式和瞬態(tài)脈沖峰值表達(dá)式；E、當(dāng)單粒子入射節(jié)點(diǎn)瞬態(tài)脈沖峰值超過VDD/2時(shí)，認(rèn)為發(fā)生單粒子翻轉(zhuǎn)錯(cuò)誤。上述方案中，步驟A中所述的瞬態(tài)電流源表達(dá)式為Ip(t) = Ιο(θ- /τα-θ- /τ0), I0 是最大電荷收集電流，τ α是結(jié)收集時(shí)間常數(shù)，τ 0是初始建立離子軌跡的時(shí)間常數(shù)。上述方案中，步驟B中所述的在瞬態(tài)失效分析時(shí)將CMOS電路分為不同的級段，這 種方法與邏輯電路級設(shè)計(jì)時(shí)序分析方法類似，每個(gè)級段均由NMOS模塊和PMOS模塊構(gòu)成。上述方案中，步驟C中所述的有效電阻R，在NMOS模塊開啟時(shí)為有效下拉電阻，在 PMOS模塊開啟時(shí)為有效上拉電阻。上述方案中，步驟D中所述的單粒子瞬態(tài)脈沖寬度表達(dá)式 為
權(quán)利要求
一種CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，該方法包括A、將單粒子入射節(jié)點(diǎn)處的電荷收集機(jī)制采用瞬態(tài)電流源來表示；B、在瞬態(tài)失效分析時(shí)將CMOS電路分為不同的級段，每個(gè)級段均由NMOS模塊和PMOS模塊構(gòu)成；C、將CMOS電路單粒子瞬態(tài)簡化為輸出節(jié)點(diǎn)集總有效負(fù)載電容C、有效電阻R和瞬態(tài)電流源的并聯(lián)回路；D、推導(dǎo)出單粒子瞬態(tài)脈沖寬度表達(dá)式和瞬態(tài)脈沖峰值表達(dá)式；E、當(dāng)單粒子入射節(jié)點(diǎn)瞬態(tài)脈沖峰值超過VDD/2時(shí)，認(rèn)為發(fā)生單粒子翻轉(zhuǎn)錯(cuò)誤。
2.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟A中所 述的瞬態(tài)電流源表達(dá)式為Ip (t) = 1(1&_^°1_^@)，1(1是最大電荷收集電流，τ α是結(jié)收 集時(shí)間常數(shù)，τ β是初始建立離子軌跡的時(shí)間常數(shù)。
3.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟B中所 述的在瞬態(tài)失效分析時(shí)將CMOS電路分為不同的級段，這種方法與邏輯電路級設(shè)計(jì)時(shí)序分 析方法類似，每個(gè)級段均由NMOS模塊和PMOS模塊構(gòu)成。
4.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟C中所 述的有效電阻R，在NMOS模塊開啟時(shí)為有效下拉電阻，在PMOS模塊開啟時(shí)為有效上拉電阻。
5.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟D中所
6.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟E中所 述的當(dāng)單粒子入射節(jié)點(diǎn)電壓改變超過VDD/2時(shí)，認(rèn)為發(fā)生單粒子翻轉(zhuǎn)錯(cuò)誤，對于邏輯閾值不 等于Vdd/2的情況，只需調(diào)整VPMk，并不影響模型等式的正確性。
全文摘要
本發(fā)明公開了一種CMOS電路單粒子瞬態(tài)的建模方法，該方法包括A、將單粒子入射節(jié)點(diǎn)處的電荷收集機(jī)制采用瞬態(tài)電流源來表示；B、在瞬態(tài)失效分析時(shí)將CMOS電路分為不同的級段，每個(gè)級段均由NMOS模塊和PMOS模塊構(gòu)成；C、將CMOS電路單粒子瞬態(tài)簡化為輸出節(jié)點(diǎn)集總有效負(fù)載電容C、有效電阻R和瞬態(tài)電流源的并聯(lián)回路；D、推導(dǎo)出單粒子瞬態(tài)脈沖寬度表達(dá)式和瞬態(tài)脈沖峰值表達(dá)式；E、當(dāng)單粒子入射節(jié)點(diǎn)瞬態(tài)脈沖峰值超過VDD/2時(shí)，認(rèn)為發(fā)生單粒子翻轉(zhuǎn)錯(cuò)誤。利用本發(fā)明，基于簡單的解析模型，可以評估復(fù)雜電路中每一門電路的單粒子瞬態(tài)敏感度。
文檔編號H01L27/092GK101964005SQ200910089598
公開日2011年2月2日 申請日期2009年7月22日 優(yōu)先權(quán)日2009年7月22日
發(fā)明者畢津順, 海潮和, 羅家俊, 韓鄭生 申請人:中國科學(xué)院微電子研究所