瞬態(tài)電壓抑制器的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明是有關(guān)于一種瞬態(tài)電壓抑制器。
【背景技術(shù)】
[0002]隨著目前科技的高速發(fā)展，集成電路廣泛用于電子裝置中。所屬領(lǐng)域的技術(shù)人員知曉靜電放電(Electrostatic discharge,簡稱ESD)是集成電路的主要問題之一。在ESD事件下，集成電路的電路可能被重置或甚至損壞。當(dāng)前，所有消費(fèi)性電子產(chǎn)品須通過對消費(fèi)性電子產(chǎn)品應(yīng)用適當(dāng)?shù)谋Ｗo(hù)方案來通過IEC61000-4-2標(biāo)準(zhǔn)的ESD測試要求。
[0003]參看圖1A和圖1B，其中圖1A和圖1B是在不同模式中工作的電子裝置的框圖。在圖1A中，瞬態(tài)電壓抑制器(TVS) 110并聯(lián)耦接到要保護(hù)的電路120。要保護(hù)的電路120在正常模式中工作，且操作電壓VPP和參考接地GND的電壓電平分別保持在正常范圍中。瞬態(tài)電壓抑制器(TVS) 110感測操作電壓VPP和參考接地GND的電壓電平，且在操作電壓VPP與參考接地GND之間提供高阻抗。因此，電流1P可被提供到要保護(hù)的電路120以進(jìn)行操作。
[0004]另一方面，當(dāng)發(fā)生ESD事件時(shí)，參看圖1B，瞬態(tài)電壓抑制器(TVS) 110感測操作電壓VPP和參考接地GND的電壓電平，且在操作電壓VPP與參考接地GND之間提供極低阻抗。因此，由ESD事件導(dǎo)致的電流IESD可放電到參考接地GND，且要保護(hù)的電路120受到保護(hù)以免被電流IESD損壞。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種瞬態(tài)電壓抑制器，用于保護(hù)被靜電放電(ESD)損壞的電路。
[0006]本發(fā)明所提供的瞬態(tài)電壓抑制器包含N個(gè)第一晶體管和N個(gè)半導(dǎo)體單元。所述N個(gè)第一晶體管分別耦接在參考接地與N個(gè)襯墊之間，且所述N個(gè)晶體管是由參考電源線上的電壓控制。所述N個(gè)半導(dǎo)體單元分別耦接在所述參考接地與所述N個(gè)襯墊之間，或分別耦接在所述參考電源線與所述N個(gè)襯墊之間。N為正整數(shù)。
[0007]在本發(fā)明的實(shí)施例中，所述半導(dǎo)體單元中的每一者為二極管，其中，所述二極管中的每一者的陰極耦接到所述對應(yīng)襯墊，且所述二極管中的所述每一者的陽極耦接到所述參考接地，N為正整數(shù)。
[0008]在本發(fā)明的實(shí)施例中，所述半導(dǎo)體單元分別為N個(gè)第二晶體管，且所述第二晶體管分別耦接在所述N個(gè)襯墊與所述參考電源線之間，所述第二晶體管是由所述參考接地控制。
[0009]在本發(fā)明的實(shí)施例中，所述瞬態(tài)電壓抑制器還包含箝位電路。所述箝位電路耦接在所述參考電源線與所述參考接地之間。當(dāng)所述瞬態(tài)電壓抑制器在靜電放電(ESD )保護(hù)模式中操作時(shí)，所述箝位電路將電流從所述參考電源線排出到所述參考接地。
[0010]在本發(fā)明的實(shí)施例中，其中所述箝位電路包含箝位晶體管。所述箝位晶體管具有第一端、第二端和控制端。所述箝位晶體管的所述第一端耦接到所述箝位晶體管的所述控制端和所述參考電源線，所述箝位晶體管的所述第二端耦接到所述參考接地。
[0011]在本發(fā)明的實(shí)施例中，其中所述箝位晶體管為NPN雙極晶體管，所述箝位晶體管的所述第一端為所述箝位晶體管的發(fā)射極，所述箝位晶體管的所述第二端為所述箝位晶體管的集電極，且所述箝位晶體管的所述控制端為所述箝位晶體管的基極。
[0012]在本發(fā)明的實(shí)施例中，其中所述箝位電路包含箝位晶體管。所述箝位晶體管具有第一端、第二端和控制端。所述箝位晶體管的所述第一端耦接到所述箝位晶體管的所述控制端和所述參考接地，所述箝位晶體管的所述第二端耦接到所述參考電源線。
[0013]在本發(fā)明的實(shí)施例中，其中所述箝位晶體管為PNP雙極晶體管，所述箝位晶體管的所述第一端為所述箝位晶體管的發(fā)射極，所述箝位晶體管的所述第二端為所述箝位晶體管的集電極，且所述箝位晶體管的所述控制端為所述箝位晶體管的基極。
[0014]在本發(fā)明的實(shí)施例中，其中所述箝位電路還包含額外箝位晶體管。所述額外箝位晶體管耦接在所述箝位晶體管的所述基極與所述集電極之間。所述額外箝位晶體管具有第一端、第二端和控制端，所述額外箝位晶體管的所述第一端耦接到所述箝位晶體管的所述控制端，所述額外箝位晶體管的所述控制端和所述第二端耦接到所述參考接地。
[0015]在本發(fā)明的實(shí)施例中，其中所述額外箝位晶體管為NPN雙極晶體管，所述箝位晶體管的所述第一端為所述額外箝位晶體管的集電極，所述箝位晶體管的所述第二端為所述額外箝位晶體管的發(fā)射極，且所述額外箝位晶體管的所述控制端為所述額外箝位晶體管的基極。
[0016]在本發(fā)明的實(shí)施例中，其中所述箝位電路還包含至少一個(gè)箝位二極管。所述箝位二極管的陽極耦接到所述箝位晶體管的所述控制端，且所述箝位二極管的陰極耦接到所述參考接地。
[0017]在本發(fā)明的實(shí)施例中，其中所述第一晶體管為PNP雙極晶體管，所述第一晶體管中的每一者具有發(fā)射極、集電極和基極，其中所述第一晶體管中的每一者的所述基極耦接到所述參考電源線，所述第一晶體管中的每一者的所述集電極耦接到所述參考接地，且所述第一晶體管中的每一者的所述發(fā)射極耦接到所述對應(yīng)襯墊。
[0018]在本發(fā)明的實(shí)施例中，其中所述襯墊包括至少一個(gè)輸入輸出襯墊和多個(gè)電源襯墊。
[0019]本發(fā)明將連接到襯墊的晶體管設(shè)置在所述瞬態(tài)電壓抑制器中。當(dāng)所述襯墊接收由靜電放電導(dǎo)致的峰值電壓時(shí)，所述晶體管可接通，且所述峰值電壓的峰值電流可迅速排出到參考接地。因此，通過使用根據(jù)本發(fā)明的瞬態(tài)電壓抑制器，核心電路可受到保護(hù)以免被ESD損壞。
[0020]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。
【附圖說明】
[0021]圖1A和圖1B是在不同模式中工作的電子裝置的框圖；
[0022]圖2到圖4為根據(jù)本發(fā)明的實(shí)施例的瞬態(tài)電壓抑制器210到瞬態(tài)電壓抑制器230的電路圖；
[0023]圖5為根據(jù)本發(fā)明的實(shí)施例的瞬態(tài)電壓抑制器的另一電路圖；
[0024]圖6A到圖6D為根據(jù)本發(fā)明的多個(gè)實(shí)施例的瞬態(tài)電壓抑制器的電路圖。
[0025]附圖標(biāo)記說明:
[0026]110:瞬態(tài)電壓抑制器(TVS);
[0027]120:要保護(hù)的電路；
[0028]210:瞬態(tài)電壓抑制器；
[0029]211?21N:半導(dǎo)體單元；
[0030]220:瞬態(tài)電壓抑制器；
[0031]221?22N:半導(dǎo)體單元；
[0032]230:瞬態(tài)電壓抑制器；
[0033]231?23N:半導(dǎo)體單元；
[0034]300:TVS ；
[0035]310:箝位電路；
[0036]410:箝位電路；
[0037]2201:箝位電路；
[0038]2301:箝位電路；
[0039]Dl ?DN:二極管；
[0040]DAl?DAM:箝位二極管；
[0041]GND:參考接地；
[0042]IESD:電流；
[0043]1P:電流；
[0044]PADl ?PADN:襯墊；
[0045]PL:參考電源線；
[0046]Tl?TN:晶體管；
[0047]Tll ?TIN:晶體管；
[0048]TA:箝位晶體管；
[0049]TAl:箝位晶體管；
[0050]TA2:額外箝位晶體管；
[0051]VPP:操作電壓。
【具體實(shí)施方式】
[0052]現(xiàn)將詳細(xì)參考本發(fā)明的優(yōu)選實(shí)施例，其實(shí)例在附圖中得以說明。只要可能，相同參考數(shù)字在圖式和描述中用以指相同或相似部分。
[0053]參看圖2，圖2是根據(jù)本發(fā)明的實(shí)施例的瞬態(tài)電壓抑制器210的電路圖。瞬態(tài)電壓抑制器210包含N個(gè)晶體管Tl到晶體管TN和N個(gè)半導(dǎo)體單元211到半導(dǎo)體單元21N。在圖2中，半導(dǎo)體單元211到半導(dǎo)體單元21N分別為二極管Dl到二極管DN。晶體管Tl到晶體管TN耦接到參考接地GND，且晶體管Tl到晶體管TN分別耦接到襯墊PADl到襯墊PADN。晶體管Tl到晶體管TN還耦接到用于接收操作電壓VPP的參考電源線PL。半導(dǎo)體單元211到半導(dǎo)體單元21N分別耦接到襯墊PADl到襯墊PADN，且半導(dǎo)體單元211到半導(dǎo)體單元21N耦接到參考接地GND。
[0054]在這個(gè)實(shí)施例中，二極管Dl到二極管DN分別耦接到晶體管Tl到晶體管TN。詳細(xì)地說，二極管Dl到二極管DN分別耦接到晶體管Tl到晶體管TN分別連接到襯墊PADl到襯墊PADN的連接端。
[0055]晶體管Tl到晶體管TN中的每一者具有第一端、第二端和控制端。晶體管Tl到晶體管TN的第一端耦接到參考接地GND，晶體管Tl到晶體管TN的第二端分別耦接到襯墊PADl到襯墊PADN，且晶體管Tl到晶體管TN的控制端耦接到參考電源線PL。在這個(gè)實(shí)施例中，晶體管Tl到晶體管TN的第一端為晶體管Tl到晶體管TN的發(fā)射極，晶體管Tl到晶體管TN的第二端為晶體管Tl到晶體管TN的集電極，且晶體管Tl到晶體管TN的控制端為晶體管Tl到晶體管TN的基極。晶體管Tl到晶體管TN為雙極晶體管，且在圖2中，晶體管Tl到晶體管TN為PNP雙極晶體管。二極管Dl到二極管DN的陰極分別耦接到襯墊PADl到襯墊PADN，且二極管Dl到二極管DN的陽極耦接到參考接地。
[0056]瞬態(tài)電壓抑制器210要保護(hù)的電路可耦接到瞬態(tài)電壓抑制器210。詳細(xì)地說，襯墊PADl到襯墊PADN中的每一者可耦接到要保護(hù)的電路的襯墊。要保護(hù)的電路的襯墊中的一者可耦接到瞬態(tài)電壓抑制器210的一個(gè)或一個(gè)以上襯墊PADl到襯墊PADN。
[0057]在操作中，當(dāng)未發(fā)生ESD事件時(shí)，操作電壓VPP和參考接地GND的電壓電平保持處于正常范圍內(nèi)，且晶體管Tl到晶體管TN和二極管Dl到二極管DN切斷。因此，瞬態(tài)電壓抑制器210在參考電源線PL與襯墊PADl到襯墊PADN之間且在襯墊PADl到襯墊PADN與參考接地GND之間提供高阻抗。傳送到襯墊PADl到襯墊PADN的信號可傳送到要保護(hù)的電路以進(jìn)行正常操作。
[0058]另一方面，當(dāng)發(fā)生ESD事件時(shí)，如果ESD電壓以正的高電壓峰值傳送到襯墊PADl時(shí)，那么參考電源線PL上的操作電壓VPP的電壓電平因?qū)⒄母唠妷悍逯雕罱釉谝r墊PADl上而升高。此時(shí)，晶體管Tl根據(jù)襯墊PADl上的高電壓峰值而接通，且晶體管Tl在襯墊PADl與參考接地GND之間提供極低阻抗。襯墊PADl上的電流可排出到參考接地GND，且要保護(hù)的電路受到保護(hù)以免被ESD事件損壞。
[0059]另一方面，半導(dǎo)體單元211到半導(dǎo)體單元21N可用于在發(fā)生ESD事件時(shí)，在襯墊PADl到襯墊PADN與參考電源線PL或參考接地GND之間形成路徑。也就是說，半導(dǎo)體單元211到半導(dǎo)體單元21N可將ESD電流從襯墊PADl到襯墊PADN引導(dǎo)到參考接地GND或參考電源線PL。
[0060]