專利名稱：采用選擇性制作的碳納米管可逆電阻切換元件的存儲單元及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲器，更具體地，涉及采用選擇性制作的碳納米管(CNT) 可逆電阻切換元件的存儲單元及其形成方法。
背景技術(shù)：
已知由可逆電阻切換元件形成的非易失性存儲器。例如，描述了可重寫的非易失 性存儲單元的 U. S. Patent Application Serial No. 11/125，939，提交于 2005 年 05 月 09 日，名為"REWRITEABLE MEMORY CELL C0MPRISINGA DIODE AND A RESISTANCE-SWITCHING MATERIAL”(下文稱作“，939申請”)，其全部內(nèi)容通過引用結(jié)合到本說明書中，該可重寫的 非易失性存儲單元包括與諸如金屬氧化物或金屬氮化物的可逆電阻率切換材料串聯(lián)耦接 的二極管。然而，從可重寫電阻率切換材料制作存儲裝置是技術(shù)性挑戰(zhàn)；采用電阻率切換材 料形成存儲裝置的改進方法是希望的。

發(fā)明內(nèi)容
在本發(fā)明的第一方面，提供了一種制作存儲單元的方法，其包括(1)在基底上制 作控制(steering)元件；(2)通過在基底上選擇性制作碳納米管(CNT)材料，來制作耦接 到控制元件的可逆電阻切換元件。在本發(fā)明的第二方面，提供了一種制作存儲單元的方法，其包括(1)在基底上制作第一導(dǎo)體；(2)通過在第一導(dǎo)體上選擇性制作碳納米管(CNT)材料，在第一導(dǎo)體上制作可 逆電阻切換元件；(3)在第一導(dǎo)體上制作二極管；和(4)在二極管和可逆電阻切換元件上制
作第二導(dǎo)體。在本發(fā)明的第三方面，提供了一種制作存儲單元的方法，其包括(1)在基底上制 作第一導(dǎo)體；(2)在第一導(dǎo)體上制作垂直多晶二極管；(3)通過在垂直多晶二極管上選擇性 制作碳納米管(CNT)材料，來在垂直多晶二極管上制作可逆電阻切換元件；和(4)在可逆電 阻切換元件上制作第二導(dǎo)體。在本發(fā)明的第四方面，提供了一種制作存儲單元的方法，其包括(1)制作具有源 極區(qū)和漏極區(qū)的薄膜晶體管；(2)制作耦接到晶體管的源極區(qū)或漏極區(qū)的第一導(dǎo)體；(3)通 過在第一導(dǎo)體上選擇性制作碳納米管(CNT)材料，來制作耦接到第一導(dǎo)體的可逆電阻切換 元件；和(4)在可逆電阻切換元件上制作第二導(dǎo)體。在本發(fā)明的第五方面，提供了一種存儲單元，其包括(1)控制元件；和(2)耦接到 控制元件且包括選擇性制作的碳納米管(CNT)材料的可逆電阻切換元件。在本發(fā)明的第六方面，提供了一種存儲單元，其包括(1)第一導(dǎo)體；(2)在第一導(dǎo) 體上形成的第二導(dǎo)體；(3)在第一和第二導(dǎo)體之間形成的二極管；和(4)包括在第一和第二 導(dǎo)體之間選擇性制作的碳納米管(CNT)材料的可逆電阻切換元件。在本發(fā)明的第七方面，提供了一種存儲單元，其包括(1)具有源極區(qū)和漏極區(qū)的 薄膜晶體管；(2)耦接到源極區(qū)或漏極區(qū)的第一導(dǎo)體；(3)包括在第一導(dǎo)體上選擇性制作的 碳納米管(CNT)材料的可逆電阻切換元件；和(4)在可逆電阻切換元件上形成的第二導(dǎo)體。在本發(fā)明的第八方面，提供了多個非易失性存儲單元，其包括(1)在第一方向延 伸的第一多個基本上平行且基本上共面的導(dǎo)體；(2)多個二極管；(3)多個可逆電阻切換 元件；和(4)在不同于第一方向的第二方向延伸的第二多個基本上平行且基本上共面的導(dǎo) 體。在每個存儲單元中，二極管之一和可逆電阻切換元件之一串行排列，布置在第一導(dǎo)體之 一和第二導(dǎo)體之一之間。每個可逆電阻切換元件包括選擇性制作的碳納米管(CNT)材料。在本發(fā)明的第九方面，提供了整體(monolithic)三維存儲陣列，其包括在基底上 形成的第一存儲級(level)。第一存儲級包括多個存儲單元，第一存儲級的每個存儲單元包 括(1)控制元件；和(2)耦接到控制元件且包括選擇性制作的碳納米管(CNT)材料的可逆 電阻切換元件。至少第二存儲級整體形成在第一存儲級上。根據(jù)本發(fā)明的這些和其它實施 例，提供了多種其它的方面。通過下述的詳細說明、所附權(quán)利要求和附圖，本發(fā)明的其它特征和方面將更加明
Mo


圖1為根據(jù)本發(fā)明而提供的示例性存儲單元的示意圖。圖2A為根據(jù)本發(fā)明而提供的存儲單元的第一實施例的簡化的立體圖。圖2B為由多個圖2A的存儲單元形成的第一存儲級的一部分的簡化立體圖。圖2C為根據(jù)本發(fā)明而提供的第一示例性三維存儲陣列的一部分的簡化立體圖。圖2D為根據(jù)本發(fā)明而提供的第二示例性三維存儲陣列的一部分的簡化立體圖。圖3A為圖2A的存儲單元的第一示例性實施例的剖面圖。
圖3B為圖2A的存儲單元的第二示例性實施例的剖面圖。圖3C為圖2A的存儲單元的第三示例性實施例的剖面圖。圖4A-D圖示了根據(jù)本發(fā)明的在單個存儲級制作期間的基底的一部分的剖面圖。圖5為根據(jù)本發(fā)明而提供的第一替代存儲單元的剖面圖。
具體實施例方式一些碳納米管(CNT)材料已經(jīng)證明示出可逆電阻率切換特性，該特性可以適合用 于非易失性存儲器。然而，沉積的或生長的CNT材料通常具有粗糙的表面拓撲，具有顯著的 厚度差異，諸如許多峰和谷。這些厚度差異使得CNT材料在無過度蝕刻下層基底的情況下 則難于蝕刻，由此提高了與其在集成電路中的使用有關(guān)的制作成本和復(fù)雜性。根據(jù)本發(fā)明，難于蝕刻的CNT可重寫電阻率切換材料可以使用在存儲單元中而不 需要蝕刻。例如，在至少一個實施例中，提供了存儲單元，其包括CNT可逆電阻率切換材料， 該CNT可逆電阻率切換材料通過下列步驟形成(1)沉積CNT引晶(seeding)層；(2)布圖 并蝕刻CNT引晶層；(3)選擇性地在布圖并蝕刻的CNT引晶層上制作CNT材料。CNT引晶層 可以是便于CNT形成的層，諸如表面粗糙化和/或?qū)щ姷膶?。CNT引晶層上的CNT材料的可 選擇性形成能夠減少或最小化蝕刻CNT材料的需求。示例性的CNT引晶層包括氮化鈦、氮化鉭、鎳、鈷、鐵等。在一些實施例中，氮化鈦 層或氮化鉭層可以表面粗糙化以用作CNT引晶層。這樣的表面粗糙化的氮化鈦或氮化鉭 自身可以用作CNT引晶層。在其它實施例中，表面粗糙化的氮化鈦或氮化鉭層可以涂覆附 加的導(dǎo)電層以便于CNT材料形成。這樣的導(dǎo)電層可以是用氮化鈦層或氮化鉭層布圖并蝕刻 的，或者在氮化鈦層或氮化鉭層布圖并蝕刻后選擇性沉積在氮化鈦層或氮化鉭層上。示例 性導(dǎo)電層包括鎳、鈷、鐵等。如在此所用，CNT材料指包括一個或多個單壁和/或多壁CNT的材料。在一些實 施例中，各個CNT材料管可以垂直對齊。垂直對齊的CNT允許幾乎沒有或沒有橫向傳導(dǎo)的 垂直電流流過。在一些實施例中，各個CNT材料管可以制作為基本上垂直對齊，以減少或避 免相鄰存儲單元之間的橫向或橋接傳導(dǎo)路徑的形成。該垂直對齊減少并/或避免存儲單元 的狀態(tài)被相鄰存儲單元的狀態(tài)和/或編程影響或“干擾”。需要注意的是，各個管的絕緣可 以或可以不遍及CNT材料的整個厚度。例如，在初始生長階段，各個管的一些或大部分可以 垂直對齊或分離。然而，隨著各個管在垂直長度上增大，部分管可能相互接觸，甚至變得纏 上或纏繞。用于形成CNT材料的示例性技術(shù)描述如下。示例性發(fā)明的存儲單元圖1為根據(jù)本發(fā)明而提供的示例性存儲單元100的示意圖。存儲單元100包括耦 接到控制元件104的可逆電阻切換元件102?？赡骐娮枨袚Q元件102包括可逆電阻率切換材料(未單獨示出)，該可逆電阻率切 換材料具有可以在兩個或多個狀態(tài)之間可逆切換的電阻率。例如，元件102的可逆電阻率 切換材料可以在制作時為初始的低阻態(tài)。當施加第一電壓和/或電流時，該材料可切換為 高阻態(tài)。第二電壓和/或電流的施加將可逆電阻率切換材料返回低阻態(tài)。或者，可逆電阻 切換元件102可以在制作時為初始的高阻態(tài)，當施加適當?shù)碾妷汉?或電流時，可逆地切換 為低阻態(tài)。當使用在存儲單元中時，一個阻態(tài)可以表示二進制“0”而另一個阻態(tài)可以表示二進制“ 1 ”，盡管多于兩個數(shù)據(jù)/阻態(tài)可以使用。描述許多可逆電阻率切換材料和采用可逆 電阻切換元件的存儲單元的操作，例如先前并入的’ 939申請。在本發(fā)明的至少一個實施例中，使用選擇性沉積或生長的CNT材料來形成可逆電 阻切換元件102。如下面進一步所述，選擇性形成的CNT材料的使用消除了蝕刻CNT材料的 需求。因此可逆電阻切換元件102的制作得以簡化?？刂圃?04可以包括薄膜晶體管、二極管、或通過選擇性地限制可逆電阻切換 元件102的電壓和/或流經(jīng)可逆電阻切換元件102的電流而展示出非歐姆傳導(dǎo)的其它合適 的控制元件。以此方式，存儲單元100可以用作二維或三維存儲陣列的一部分，數(shù)據(jù)可以寫 入存儲單元100或從存儲單元100讀出而不影響陣列中其它存儲單元的狀態(tài)。參考圖2A-圖5，存儲單元100、可逆電阻切換元件102和控制元件104的示例性 實施例描述如下。存儲單元的第一示例性實施例圖2A為根據(jù)本發(fā)明而提供的存儲單元200的第一實施例的簡化的立體圖。參考 圖2A，存儲單元200包括與在第一導(dǎo)體206和第二導(dǎo)體208之間的二極管204串聯(lián)耦接的 可逆電阻切換元件202。在一些實施例中，阻擋層210、導(dǎo)電層212和/或CNT引晶層可以 形成在可逆電阻切換元件202和二極管204之間。例如，阻擋層210可以包括氮化鈦、氮化 鉭、氮化鎢等，導(dǎo)電層212可以包括鎢或另一合適的金屬層。在一些實施例中，CNT引晶層214可以是促進CNT材料形成的導(dǎo)電層，諸如氮化 鈦、氮化鉭、鎳、鈷、鐵等。在一個具體的實施例中，CNT引晶層214可以是通過化學(xué)機械拋 光(CMP)或其它合適的工藝而表面粗糙化的氮化鈦或氮化鉭。在其它實施例中，表面粗糙 化或光滑的氮化鈦、氮化鉭或類似的層可以涂覆以促進CNT材料形成的鎳、鈷、鐵等的金屬 催化劑層。在其它實施例中，CNT引晶層214可以簡單地為促進CNT形成的諸如鎳、鈷、鐵 等的金屬催化劑層。如下面進一步所述，阻擋層210、導(dǎo)電層212和/或CNT引晶層214在二極管204 的形成期間可以用作硬掩膜。金屬硬掩膜的應(yīng)用描述于例如U. S. Patent Application Serial No. 11/444, 936,提交于 2006 年 5 月 13 日，名為 “CONDUCTIVE HARD MASK TO PROTECT PATTERNED FEATURESDURING TRENCH ETCH”(下文稱作“，936 申請”)，其全部內(nèi) 容通過引用結(jié)合到本文中。附加的阻擋層216，諸如氮化鈦、氮化鉭、氮化鎢等，也可以在二 極管204和第一導(dǎo)體206之間形成。布圖具有導(dǎo)電層212、阻擋層210、二極管204和/或阻擋層216的CNT引晶層簡 化了存儲單元200的制作，因為對于CNT引晶層214不要求附加的布圖和蝕刻步驟。此外， CNT材料將選擇性地(例如，僅僅)形成在布圖并蝕刻的CNT引晶層214上，使得CNT材料 的蝕刻不再需要。該選擇性形成的CNT材料用作可逆電阻切換元件202。在一些實施例中，形成可逆電阻切換元件202的CNT材料的僅僅一部分，諸如一個 或多個細絲，可以切換并且/或者是可切換的。二極管204可以包括任何合適的二極管，諸如垂直的多晶p-n或p-i-η型二極管， 不論向上指(upward pointing)的η區(qū)在ρ區(qū)上的二極管還是向下指(downward pointing) 的P區(qū)在η區(qū)上的二極管。二極管204的示例性實施例參考圖3A-C描述如下。第一和/或第二導(dǎo)體206、208可以包括任何適合的導(dǎo)電材料，例如鎢、任何合適的金屬、重摻雜的半導(dǎo)體材料、導(dǎo)電的硅化物、導(dǎo)電的鍺化硅、導(dǎo)電的鍺化物等。在圖2A的實 施例中，第一和第二導(dǎo)體206、208為軌道形狀，在不同的方向上延伸(例如基本上相互垂 直)。也可以采用其它導(dǎo)體形狀和/或結(jié)構(gòu)。在一些實施例中，阻擋層、粘附層、抗反射涂層 (antireflectioncoating)和/或等(未示出)可以用于第一和/或第二導(dǎo)體206以提高 裝置性能和/或幫助裝置制作。圖2B為由多個圖2A的存儲單元200形成的第一存儲級218的一部分的簡化的立 體圖。出于簡化，可逆電阻切換元件202、CNT引晶層214、二極管204、阻擋層210和216、和 導(dǎo)電層212未單獨示出。存儲陣列218為包括耦接多個存儲單元多個位線(第二導(dǎo)體208) 和字線(第一導(dǎo)體206)的“交叉點”陣列?？梢允褂闷渌拇鎯﹃嚵械呐渲?，如多級存儲 器可以。例如，圖2C為整體三維陣列220的一部分的簡化的立體圖，其包括位于第二存儲 級224下面的第一存儲級222。在圖2C的實施例中，每個存儲級222、224包括交叉點陣列 中的多個存儲單元200。應(yīng)該理解，附加的層(例如中間級電介質(zhì))可以存在于第一存儲級 和第二存儲級222、224之間，但是出于簡化未在圖2C中示出?？梢允褂闷渌鎯﹃嚵械呐?置，如存儲器的附加級可以。在圖2C的實施例中，所有的二極管可以“指向”相同的方向， 諸如取決于是否采用在二極管的底部或頂部具有P摻雜區(qū)的p-i-n 二極管的向上或向下， 簡化了二極管制作。在一些實施例中，存儲級可以如例如在下述文獻中所述那樣形成，U. S. Patent No. 6，952，030，“High-density three-dimensional memory cell”，出于全部目的，其全部 內(nèi)容通過引用在此并入。例如，第一存儲級的上面的導(dǎo)體可以用作如圖2D所示位于第一存 儲級上方的第二存儲級的下面的導(dǎo)體。在這樣的實施例中，相鄰存儲級上的二極管優(yōu)選指 向相反的方向，如在以下文獻中所述，U. S. Patent Application Serial No. 11/692，151， 提交于 2007 年 3 月 27 日，名為 “LARGE ARRAY OF UPWARD POINTING P-I-N DIODES HAVINGLARGE AND UNIFORM CURRENT”(下文稱作“，151申請”)，出于全部目的，其全部內(nèi) 容通過引用在此并入。例如，第一存儲級222的二極管可以是如箭頭A1所示的向上指的二 極管(例如，P區(qū)在二極管的底部)，而第二存儲級224的二極管可以是如箭頭A2所示的向 下指的二極管(例如η區(qū)在二極管的底部)，反之亦然。整體三維存儲陣列中多個存儲級形成在諸如晶片的單個基底上而沒有插入基底。 形成一個存儲級的層直接沉積或生長在已有的一個或多個層的層上。與之相比，堆疊的 存儲器已經(jīng)通過在單獨的基底上形成存儲級并在頂上相互粘附存儲級而構(gòu)成，如Leedy， U. S. Patent No. 5, 915, 167, "Threedimensional structure memory”。―帛胃以 (bonding)前稀化或從存儲級去除，但是隨著存儲級初始形成在單獨的基底上，這樣的存儲 器不是真正的整體三維存儲陣列。圖3A為圖2A的存儲單元200的第一示例性實施例的剖面圖。參考圖3A，存儲單 元200包括可逆電阻切換元件202、二極管204、和第一和第二導(dǎo)體206、208。如所述，二極管204可以是垂直p-n或p-i-η 二極管，其可以指向上或向下。在圖 2D的實施例中，相鄰存儲級共享導(dǎo)體，相鄰存儲級優(yōu)選地具有指向相反方向的二極管，諸如 對于第一存儲級的向下指的P-i-n型二極管和對于相鄰的第二存儲級的向上指的p-i-n型 二極管(反之亦然)。在一些實施例中，二極管204可以由諸如多晶硅、多晶硅鍺合金、多晶鍺(polygermanium)或其它適合的材料的多晶半導(dǎo)體材料形成。例如，二極管204可以包括 重摻雜η+的多晶硅區(qū)302、η+多晶硅區(qū)302之上的輕摻雜或本征(非意圖摻雜的)多晶 硅區(qū)304、和在本征(intrinsic)區(qū)304之上的重摻雜ρ+多晶硅區(qū)306。在一些實施例 中，薄的鍺和/或硅鍺合金層(未示出)可以形成在η+多晶硅區(qū)302上，以防止并/或減 少從η+多晶硅區(qū)302到本征區(qū)304中的摻雜物遷移。這樣的層的使用例如描述在以下 文獻中，U. S. Patent Application Serial No. 11/298，331，提交于 2005 年 12 月 9 日，名 為“DEPOSITED SEMICONDUCTOR STRUCTURE TO MINIMIZE N-TYPED0PANT DIFFUSION AND METHOD OF MAKING”(下文稱為“，331申請”)，出于全部目的，其全部內(nèi)容通過引用在此并 入。在一些實施例中，可以采用幾百埃(angstrom)或更少的具有大約10at% (原子百分 數(shù))或更多鍺的硅鍺合金。應(yīng)該理解，η+區(qū)和ρ+區(qū)的位置可以對調(diào)。例如氮化鈦、氮化鉭、氮化鎢等的阻擋 層308可以形成在第一導(dǎo)體206和η+區(qū)302之間(例如防止和/或減少金屬原子遷移到 多晶硅區(qū))。當二極管204由沉積的硅(例如無定形的或多晶硅)制作時，在制作時硅化物層 310可以形成在二極管204上以將沉積的硅置于低阻態(tài)。這樣的低阻態(tài)允許存儲單元200 更容易地編程，因為不需要高電壓來把沉積的硅切換到低阻態(tài)。例如，諸如鉭或鈷的硅化物 形成金屬層312可以沉積在ρ+多晶硅區(qū)306。在用來對形成二極管204的沉積的硅晶體化 的接下來的退火步驟(描述如下)期間，硅化物形成金屬層312和二極管204的沉積的硅 相互作用，以形成硅化物層310，消耗了硅化物形成金屬層312的全部或一部分。如 U. S. Patent No. 7, 176, 064, "Memory Cell Comprising a SemiconductorJunction Diode Crystallized Adjacent to a Silicide，，所述，其全部內(nèi) 容通過引用并入于此，諸如鈦和/或鈷的硅化物形成材料在退火期間與沉積的硅反應(yīng)，以 便形成硅化物層。鈦化硅和硅化鈷的晶格間距與硅的晶格間距接近，表現(xiàn)出當沉積的硅晶 體化時，這樣的硅化物層可以用作相鄰沉積的硅的“結(jié)晶化模板”或“籽晶”。(例如，硅化 物層310在退火期間加強了硅二極管204的晶態(tài)結(jié)構(gòu))。因此提供了低電阻率的硅。類似 的結(jié)果可以關(guān)于硅鍺合金和/或鍺二極管而實現(xiàn)。在圖3A的實施例中，可逆電阻切換元件202由選擇性的制作工藝形成，在該工藝 中，CNT材料形成在布圖并蝕刻的CNT引晶層314上。在一些實施例中，CNT引晶層314可 以是粗糙的金屬氮化物的單個層，諸如表面粗糙化的氮化鈦或氮化鉭，諸如鎳、鈷、鐵等的 金屬催化物的單個層，或由覆蓋有金屬催化物的光滑或表面粗糙化的金屬氮化物形成的多 層結(jié)構(gòu)。示例性CNT引晶層材料包括氮化鈦或氮化鉭和/或鎳、鈷、鐵或其它適合的金屬和 /或催化劑。在一些實施例中，CNT引晶層314和可逆電阻切換元件202可以形成在導(dǎo)電的硅 化物形成金屬層312上。在這樣的實施例中，CNT引晶層314和硅化物形成金屬層312可 以在二極管204的形成期間布圖并蝕刻，參考圖4A-4D描述如下。在其它實施例中，金屬硬 掩膜可以先于CNT引晶層314和電阻率切換元件202的形成，而形成在硅化物形成金屬層 312上。例如，阻擋層316和/或?qū)щ妼?18可以形成在硅化物形成金屬層312上。于是 CNT引晶層314可以形成在導(dǎo)電層318上。阻擋層316可以包括氮化鈦、氮化鉭、氮化鎢等， 導(dǎo)電層318可以包括鎢或另一合適的金屬層。
如下面進一步所述，阻擋層316和/或?qū)щ妼?18、以及CNT引晶層314，在二極管 204的形成期間可以用作硬掩膜，而且可以減輕可能發(fā)生在頂部導(dǎo)體208的形成期間的任 何過度蝕刻(如先前并入的’ 936申請所述)。例如，CNT引晶層314、阻擋層316和導(dǎo)電層 318可以布圖并蝕刻，然后在二極管204的蝕刻期間用作掩膜。CNT引晶層314、導(dǎo)電層318、 阻擋層316、硅化物形成金屬層312、二極管204 (ρ+多晶硅層306、本征層304、n+多晶硅層 302)和阻擋層308的蝕刻產(chǎn)生了柱狀結(jié)構(gòu)320。介電材料322沉積在柱狀結(jié)構(gòu)320的頂部 和周圍，從而將柱狀結(jié)構(gòu)320與制作在包括存儲單元200的存儲級上的其它存儲單元的其 它類似的柱狀結(jié)構(gòu)(未示出)隔離開。然后執(zhí)行CMP或電介質(zhì)的深蝕刻(etchback)步驟， 以平坦化介電材料322，而且從CNT引晶層314的頂部移除介電材料。這樣的CMP或電介質(zhì)深蝕刻步驟也可以使CNT引晶層314的表面粗糙化。例如， 在一些實施例中，CNT引晶層314可以包括氮化鈦，該氮化鈦通過剛剛描述的CMP或電介質(zhì) 深蝕刻步驟并且/或者通過額外的粗糙化步驟而被粗糙化。這樣的粗糙化的氮化鈦表面可 以應(yīng)用為CNT制作的引晶表面。例如，粗糙化的氮化鈦已經(jīng)表現(xiàn)出便于垂直對齊的CNT的 形成，如Smith等人所著“Polishing TiN for NAnotube Synthesis",Proceedings of the 16thAnnual Meeting of the American Society for Precision Engineering,Nov. 10—15, 2001。(也可參考 Rao 等人所著“In situ-grown carbon nanotube array withexcellent field emission characteristics", Appl. Phys. Lett. , Vol.76, No. 25,19June 200, pp.3813-3815.)。作為例子，CNT引晶層314可以是大約1000到大約5000埃的金屬氮化物，諸如氮 化鈦或氮化鉭，具有大約850到大約4000埃，更優(yōu)選為大約4000埃的算數(shù)平均表面粗糙度 Ra。在一些實施例中，大約1到大約200埃，更優(yōu)選為大約20?；蚋俚慕饘俅呋瘎樱?如鎳、鈷、鐵等可以先于CNT的形成而沉積到表面粗糙化的金屬氮化物層。在其它的實施例 中，CNT引晶層314可以包括大約20到大約500埃的非粗糙化的或光滑的鈦、鉭或類似的 金屬氮化物，其上涂覆有大約1到大約200埃，更優(yōu)選為大約20?；蚋俚慕饘俅呋瘎?， 諸如鎳、鈷、鐵等。在其它實施例中的鎳、鈷、鐵或其它金屬催化劑層可以是連續(xù)的或者非連 續(xù)的膜。其它的材料、厚度、表面粗糙度也可以使用。在平坦化介電材料322之后，執(zhí)行CNT制作過程以選擇性地在CNT引晶層314上 生長和/或沉積CNT材料324。該CNT材料324用作可逆電阻切換元件202。任何適合的 方法可以使用以在CNT引晶層314上形成CNT材料。例如，化學(xué)蒸鍍(CVD)、等離子加強型 CVD、激光汽化、電弧放電等可以采用。在一個示例性實施例中，CNT可以以大約675到700°C的溫度，在二甲苯、氬和氫和 /或二茂鐵中，以大約30分鐘lOOsccm的流速，通過化學(xué)蒸鍍(CVD)形成在TiN引晶層上。 其它的溫度、氣體、流速和/或生長時間也可以使用。在另一個示例性實施例中，CNT可以以大約650°C的溫度，在大約20% C2H4,80% 氬，在大約5. 5托(Torr)壓力下大約20分鐘，通過CVD形成在鎳催化劑層上。其它的溫度、 氣體、比率、壓力、和/或生長時間也可以使用。在另外一個實施例中，使用等離子加強型CVD，以大約600到900°C的溫度，在由大 約80%的氬、氫和/或氨稀釋的大約20%的甲烷、乙烯、乙炔、或其它碳氫化合物中使用大 約100-200瓦(Watt)的射頻功率大約8-30分鐘，CNT可以形成在諸如鎳、鈷、鐵等的金屬催化劑層上。其它的溫度、氣體、比率、功率和/或生長時間也可以使用。如所述，CNT材料324僅形成在柱狀結(jié)構(gòu)320 (和制作在包括存儲單元200的存儲 級上的其它存儲單元的其它類似的柱狀結(jié)構(gòu)(未示出))的CNT引晶層314上。在一些實 施例中，CNT材料324可以具有大約1納米到大約1微米的(甚至幾十微米)的厚度，厚度 更優(yōu)選地大約為10到大約20納米，盡管其它CNT材料的厚度可以使用。在CNT材料324 中的單獨的管的密度例如可以是大約6. 6 X IO3到大約1 X IO6CNT/平方微米，密度更優(yōu)選地 至少大約6. 6 X IO4CNT/平方微米，盡管其它的密度可以使用。例如，假定柱狀結(jié)構(gòu)320具有 大約45納米的寬度，在一些實施例中，在CNT材料324中，優(yōu)選地具有至少大約10個CNT， 更優(yōu)選地具有至少大約100個CNT (盡管更少的CNT，例如1、2、3、4、5等，或者更多的CNT， 諸如多于100個，也可以使用)。為了提高CNT材料324的可逆電阻率切換特性，在一些實施例中，優(yōu)選地，CNT材 料324的碳納米管的至少大約50%，更優(yōu)選為至少大約2/3為半導(dǎo)體。多壁CNT通常為金 屬，而單壁CNT為金屬或半導(dǎo)體，在一個或多個實施例中，對于CNT材料324，優(yōu)選主要地包 括半導(dǎo)體的單壁CNT。在其它實施例中，CNT材料324的CNT的少于50%可以是半導(dǎo)體的。垂直對齊的CNT允許幾乎沒有或沒有橫向傳導(dǎo)的垂直電流流過。為了避免相鄰柱 狀結(jié)構(gòu)320之間的橫向或橋接傳導(dǎo)路徑的形成，在一些實施例中，CNT材料324的單獨的管 可以制作為基本上垂直對齊(例如，因此減少和/或避免存儲單元的狀態(tài)被相鄰的存儲單 元的狀態(tài)和/或編程影響或“干擾”)。需要注意的是，該垂直對齊可以或可以不在CNT材 料324的整個厚度上延伸。例如，在初始生長階段期間，單獨的管中的一些或大部分可以垂 直對齊(例如，不接觸)。然而，隨著單獨的管在垂直長度上增大，部分管可能相互接觸，甚 至變得纏上和纏繞。在一些實施例中，缺陷可能有意在CNT材料324中產(chǎn)生以提高或調(diào)節(jié)CNT材料324 的可逆電阻率切換特性。例如，在CNT材料324已經(jīng)形成在CNT引晶層314上后，氬、O2或 其它種類可以注入到CNT材料324中以在CNT材料324中產(chǎn)生缺陷。在第二個例子中，CNT 材料324可以經(jīng)受或暴露于氬或O2等離子(偏壓的或者化學(xué)的)，以便有意在CNT材料324 中產(chǎn)生缺陷。在CNT材料324/可逆電阻切換元件202形成之后，介電材料326沉積在CNT材料 324的頂部和周圍，使得將CNT材料324與制作在包括存儲單元200的存儲級上的其它存儲 單元的其它類似CNT材料區(qū)(未示出)隔離開。然后執(zhí)行CMP或電介質(zhì)深蝕刻步驟以便平 坦化介電材料326，并從CNT材料324的頂部移除介電材料。在平坦化介電材料326之后，頂部導(dǎo)體208形成。在一些實施例中，一個或多個阻 擋層和/或粘附層328可以先于導(dǎo)電層330的沉積而形成在CNT材料324/可逆電阻切換 元件202上。導(dǎo)電層330和阻擋層328可以一起布圖并/或蝕刻，以形成頂部導(dǎo)體208。在 一些實施例中，頂部導(dǎo)體208可以使用鑲嵌工藝(damascene process)形成，參考圖4A_4D 描述如下。在形成頂部導(dǎo)體208之后，存儲單元200可以退火以晶體化二極管204的沉積的 半導(dǎo)體材料(和/或以形成硅化物層310)。在至少一個實施例中，退火可以在氮中進行大 約10秒到大約2分鐘，在大約600到800°C溫度，更優(yōu)選地大約在650到750°C之間。也可 以使用其它退火時間、溫度和/或環(huán)境。如所述，硅化物層310可以在退火期間用作“結(jié)晶
15化模板”或“籽晶”，成為形成二極管204的沉積的半導(dǎo)體材料的基礎(chǔ)。由此獲得了低電阻 率的二極管材料。在一些實施例中，CNT引晶層314可以包括一個或多個附加層。例如，圖3B為圖 2A的存儲單元200的第二示例性實施例的剖面圖，在圖2A中CNT引晶層314包括附加的金 屬催化劑層332。金屬催化劑層332可以選擇性地沉積在CMP或者深蝕刻暴露的CNT引晶 層314上。例如，在一些實施例中，鎳、鈷、鐵等，金屬催化劑層332可以通過無電鍍沉積、電 鍍等選擇性地形成在表面粗糙化的氮化鈦或氮化鉭CNT引晶層314上。于是CNT材料324 可以形成在金屬催化劑覆蓋的CNT引晶層314上。在一些實施例中，金屬催化劑層332的 應(yīng)用可以消除在CNT形成期間對催化劑前體(catalystprecursor)的需求。示例性金屬催 化劑層厚度范圍大約1到200埃，然而其它厚度也可以使用。這樣的實施例可以在有或沒 有金屬硬掩膜層316和318的情況下使用。鎳、鈷、鐵或類似的金屬催化劑層也可以通過無 電鍍沉積、電鍍等來形成在非表面粗糙化或光滑的氮化鈦、氮化鉭或類似層上。在另一個實施例中，僅金屬催化劑層332可以用于CNT引晶。例如，圖3C為圖2A 的存儲單元200的第三示例性實施例的剖面圖。圖3C的存儲單元200與圖3B的存儲單元 200相似，但不包括表面粗糙化的CNT弓丨晶層314。在所示實施例中，沒有CNT弓丨晶層314在 形成柱狀結(jié)構(gòu)320之前沉積在導(dǎo)電層318上。在形成柱狀結(jié)構(gòu)320之后，介電材料322沉 積在柱狀結(jié)構(gòu)320的頂部和周圍，平坦化以暴露導(dǎo)電層318的頂部。于是諸如鎳、鈷、鐵等 的金屬催化劑層332選擇性地沉積在暴露的導(dǎo)電層318上，CNT材料324可以形成在金屬 催化劑層332上。通常，這樣的實施例可以在有或沒有金屬硬掩膜層316和318的情況下 使用。存儲單元的示例性制作工藝圖4A-D圖示了根據(jù)本發(fā)明的在制作第一存儲級期間的基底400的一部分的剖面 圖。如下所述，第一存儲級包括多個存儲單元，每個存儲單元包括通過選擇性地在基底上制 作碳納米管(CNT)材料而形成的可逆電阻切換元件。另外的存儲級可以在第一存儲級上制 作(如先前參考圖2C-2D所述)。參考圖4A，基底400示出已經(jīng)經(jīng)過了幾個處理步驟?；?00可以是任何適合的 基底，諸如硅、鍺、硅鍺、不摻雜的、摻雜的、散裝的(bulk)、絕緣硅(SOI)或其它具有或不具 有額外電路的基底。例如，基底400可以包括一個或多個η阱或ρ阱區(qū)(未示出)。絕緣層402形成在基底400上。在一些實施例中，絕緣層402可以是二氧化硅、氮 化硅、氧氮化硅的層或其它任何合適的絕緣層。在形成絕緣層402之后，粘附層404形成在絕緣層402之上(例如，通過物理蒸鍍 或另外的方法)。例如，粘附層404可以是大約20-大約500埃，優(yōu)選地大約100埃的氮化 鈦或諸如氮化鉭、氮化鎢、一個或多個粘附層的組合等的其它適合的粘附層。也可以應(yīng)用其 它粘附層材料和/或厚度。在一些實施例中粘附層404是可選的。在形成粘附層404之后，導(dǎo)電層406沉積在粘附層404上。導(dǎo)電層406可以包括 通過任何適合的方法(例如化學(xué)蒸鍍(CVD)、物理蒸鍍(PVD)等)沉積的任何合適的導(dǎo)電材 料，諸如鎢或其它合適的金屬、重摻雜的半導(dǎo)體材料、導(dǎo)電的硅化物、導(dǎo)電的硅化物鍺化物、 導(dǎo)電的鍺化物等。在至少一個實施例中，導(dǎo)電層406可以包括大約200到大約2500埃的鎢。 也可以應(yīng)用其它的導(dǎo)電層材料和/或厚度。
在形成導(dǎo)電層406之后，粘附層404和導(dǎo)電層406布圖并蝕刻。例如粘附層404 和導(dǎo)電層406可以使用傳統(tǒng)的光刻技術(shù)，利用軟的或硬的掩膜，濕的或干的蝕刻處理而布 圖并蝕刻。在至少一個實施例中，粘附層404和導(dǎo)電層406布圖及蝕刻，從而形成基本上平 行、基本上共面(co-planar)的導(dǎo)體408 (如圖4A所示)。盡管可以使用其它導(dǎo)體寬度和/ 或間距，導(dǎo)體408的示例性寬度和/或?qū)w408之間的示例性間距范圍為大約200到大約 2500 埃。在導(dǎo)體408已經(jīng)形成之后，介電層410形成在基底400之上從而填充導(dǎo)體408之 間的空間。例如，大約3000-7000埃的二氧化硅可以通過使用化學(xué)機械拋光或深蝕刻工藝 而沉積在基底400上并平坦化，以形成平坦的表面412。平坦的表面412包括與介電材料 (未示出)隔離開的導(dǎo)體408的暴露的頂部表面。也可以使用諸如氮化硅、氧氮化硅、低K 電介質(zhì)等的其它介電材料和/或其它介電層厚度。示例性的低K電介質(zhì)包括摻雜碳的氧化 物、硅碳層等。在本發(fā)明的其它實施例中，導(dǎo)體408可以使用其中形成介電層410的鑲嵌工藝形 成，布圖并蝕刻從而產(chǎn)生用于導(dǎo)體408的空隙或空間。于是空隙或空間利用粘附層404和 導(dǎo)電層406(和/或按照需要的導(dǎo)電的籽晶、導(dǎo)電的填充物和/或阻擋層)填充。然后，粘 附層404和導(dǎo)電層406可以平坦化以形成平坦的表面412。在這樣的實施例中，粘附層404 將劃出每個空隙或空間的底線和邊界。平坦化之后，每個存儲單元的二極管結(jié)構(gòu)形成。參考圖4B，阻擋層414形成在基底 400的平坦化的頂部表面412上。阻擋層414可以是大約20到大約500埃，優(yōu)選大約100 埃的氮化鈦、或諸如氮化鉭、氮化鎢的其它合適的阻擋層、一個或多個阻擋層的組合、與諸 如氮化鈦/氮化鉭、鉭/氮化鉭、鎢/氮化鎢堆疊的其它層結(jié)合的阻擋層等等。也可以應(yīng)用 其它阻擋層材料和/或厚度。在阻擋層414沉積之后，用于形成每個存儲單元的二極管的半導(dǎo)體材料的沉積開 始(例如圖2A-圖3中的二極管204)。每個二極管可以是先前描述的垂直的p-n或p-i-n 二極管。在一些實施例中，每個二極管由多晶半導(dǎo)體材料形成，例如多晶硅、多晶硅鍺合金、 多晶鍺或任何其它合適的材料。出于方便，此處描述多晶硅、向下指的二極管的形成。應(yīng)該 理解，可以使用其它的材料和/或二極管結(jié)構(gòu)。參考圖4B，在形成阻擋層414之后，重摻雜η+硅層416沉積在阻擋層414上。在 一些實施例中，η+硅層416當沉積時為無定形狀態(tài)。在其它實施例中，η+硅層416當沉積 時為多晶狀態(tài)。CVD或其它合適的工藝可以應(yīng)用以便沉積η+硅層416。在至少一個實施例 中，η+硅層416可以由例如大約100到大約1000埃，優(yōu)選地大約100埃的具有大約IO21CnT3 的摻雜濃度的摻雜有磷或砷的硅形成。也可以應(yīng)用其它層厚度、摻雜類型和/或摻雜濃度。 η+硅層416可以例如在沉積期間通過使施主氣體流經(jīng)來在原處摻雜。也可以使用其它摻雜 方法(例如注入)。在η+硅層416沉積之后，輕摻雜、本征的和/或無意地摻雜的硅層418形成在η+ 硅層416上。在一些實施例中，在沉積時本征硅層418處于無定形狀態(tài)。在其它實施例中， 本征硅層418在沉積時為多晶狀態(tài)。CVD或其它合適的沉積方法可以采用以便沉積本征硅 層418。在至少一個實施例中，本征硅層418在厚度上可以為大約500到大約4800埃，優(yōu)選 地大約2500埃。也可以采用其它本征層厚度。
薄的(例如幾百?；蚋?的鍺和/或硅鍺合金層(未示出)可以在本征硅層 418沉積前形成在η+硅層416上以避免和/或減少從η+硅層416到本征硅層418中的摻 雜物遷移(如先前引用的’ 331申請中所述)。重摻雜、ρ型硅通過離子注入沉積并摻雜，或在沉積期間在原處摻雜，從而形成P+ 硅層420。例如，空白ρ+注入可以應(yīng)用以便在本征硅層418中注入硼到預(yù)定深度。示例性 可注入的分子離子包括BF2、BF3、B等。在一些實施例中，可以采用大約1-5X IO15離子/cm2 的注入劑量。也可以使用其它注入種類和/或劑量。此外，一些實施例中，也可以采用擴散 工藝。盡管也可以采用其它P+硅層尺寸，然而在至少一個實施例中，得到的P+硅層420具 有大約100-700埃的厚度。在形成ρ+硅層420之后，硅化物形成金屬層422沉積在ρ+硅層420上。示例性 硅化物形成金屬包括濺射或其它方式沉積的鈦或鈷。在一些實施例中，硅化物形成金屬層 422具有大約10到大約200埃的厚度，優(yōu)選地大約20到大約50埃，更優(yōu)選地大約20埃。 也可以使用其它硅化物形成金屬層材料和/或厚度。阻擋層424沉積在硅化物形成金屬層422上。阻擋層424可以是大約20-大約500 埃，優(yōu)選地大約100埃的氮化鈦或諸如氮化鉭、氮化鎢的其它適合的阻擋層、一個或多個阻 擋層的組合、與諸如鈦/氮化鈦、鉭/氮化鉭、或鎢/氮化鎢堆疊的其它層結(jié)合的阻擋層等。 也可以應(yīng)用其它阻擋層材料和/或厚度。在阻擋層424形成之后，導(dǎo)電層426形成在阻擋層424之上。導(dǎo)電層426可以為 大約50到大約1000埃，優(yōu)選地大約500埃的例如鎢或其它合適金屬的導(dǎo)電材料。在導(dǎo)電層426形成之后，CNT引晶層427形成在導(dǎo)電層426之上。在一些實施例 中，CNT引晶層427可以為大約1000到大約5000埃的氮化鈦或氮化鉭，盡管也可以使用其
它厚度。于是阻擋層414、硅區(qū)416、418和420、硅化物形成金屬層422、阻擋層424、導(dǎo)電層 426和CNT引晶層427布圖并蝕刻到柱狀物428。例如，最初，CNT引晶層427、導(dǎo)電層426 和阻擋層424被蝕刻。蝕刻繼續(xù)，蝕刻硅化物形成金屬層422、硅區(qū)420、418和416和阻擋 層414。CNT引晶層427、導(dǎo)電層426和阻擋層414用作硅蝕刻期間的硬掩膜。硬掩膜為蝕 刻的層，其用來為基礎(chǔ)層的蝕刻布圖；如果CNT引晶層427上存在的所有的光致抗蝕劑已經(jīng) 消耗，則硬掩膜能夠取代之來提供圖形。這樣，柱狀物428在單個光刻步驟中形成。可以采 用傳統(tǒng)的光刻技術(shù)和濕的或干的蝕刻處理以形成柱狀物428。每個柱狀物428包括p-i-n、 向下指的二極管430。向上指的p-i-n 二極管也可以類似形成。在柱狀物428已經(jīng)形成后，介電層432沉積在柱狀物428之上，以填充柱狀物之間 的空間。例如，大約200-7000埃的二氧化硅可以通過使用化學(xué)機械拋光或深蝕刻工藝來沉 積并平坦化，以便形成平坦的表面434。平坦的表面434包括與介電材料432 (未示出)隔 離開的柱狀物428的暴露的頂部表面。也可以使用諸如氮化硅、氧氮化硅、低K電介質(zhì)等的 其它介電材料和/或其它介電層厚度。示例性的低K電介質(zhì)包括摻雜碳的氧化物、硅碳層寸。在平坦表面434形成之后，CNT材料436 (圖4C)選擇性地形成在每個柱狀物 428的CNT引晶層427上。如果CNT引晶層427為氮化鈦、氮化鉭或類似材料，則CNT引 晶層427的表面可以粗糙化以允許CNT直接形成在CNT引晶層427上。(例如參考Smith
18等人的"Polishing TiN for NanotubeSynthesis", Proceedings ofthe 16th Annual Meeting of the American Society forPrecision Engineering, Nov. 10-15,2001 禾口 Rao 等人的“In situ-grown carbonnanotube array with excellent field emission characteristics", App 1. Phys. Lett.，Vol. 76，No. 25，19June 200，pp. 3813-3815)。在一 個或多個實施例中，CNT引晶層427可以粗糙化以具有至少大約850到4000埃，更優(yōu)選地 至少大約4000埃的算數(shù)平均表面粗糙度Ra。也可以使用其它表面粗糙度。在一些實施例中，例如鎳、鈷、鐵等的附加的金屬催化劑/引晶層(未示出)可以 在CNT材料436形成前選擇性地沉積在表面粗糙化的CNT引晶層427上，以在CNT形成期 間提供金屬催化劑的有益之處(參考圖3B如先前所述)。在其它實施例中，金屬催化劑層 可以在無基礎(chǔ)的、表面粗糙化的引晶層的情況下使用(如先前參考圖3C所述)。在另一情況下，執(zhí)行CNT制作過程以選擇性地在每個柱狀物428上生長和/或沉 積CNT材料436。該CNT材料436用作可逆電阻切換元件202。任何合適的方法可以用于 在每個柱狀物428上形成CNT材料436。例如，化學(xué)蒸鍍(CVD)、等離子加強型CVD、激光汽 化、電弧放電等可以采用。在一個示例性實施例中，CNT可以以大約675到700°C的溫度，在二甲苯、氬和氫和 /或二茂鐵中，以大約30分鐘大約lOOsccm的流速，通過化學(xué)蒸鍍(CVD)形成在TiN引晶層 上。其它的溫度、氣體、流速和/或生長時間也可以使用。在另一示例性實施例中，CNT可以以大約650°C的溫度，在大約20% C2H4、80%氬， 在大約5. 5托壓力下大約20分鐘，通過CVD形成在鎳催化劑層上。其它的溫度、氣體、比率、 壓力和/或生長時間也可以使用。在另外一個實施例中，以大約600到900°C的溫度，在由大約80%的氬、氫和/或 氨稀釋的大約20%的甲烷、乙烯、乙炔、或其它碳氫化合物中，使用大約100-200瓦的射頻 功率大約8-30分鐘，使用等離子加強型CVD，CNT可以形成在諸如鎳、鈷、鐵等的金屬催化劑 層上。其它的溫度、氣體、比率、功率和/或生長時間也可以使用。如所述，CNT材料436僅形成在每個柱狀物428的CNT引晶層427上。在一些實 施例中，CNT材料436可以具有大約1納米到大約1微米(甚至幾十微米)，更優(yōu)選為大 約10到大約20納米的厚度，盡管其它CNT材料的厚度可以使用。在CNT材料436中的單 獨的管的密度例如可以是大約6. 6 X IO3到大約1 X IO6CNT/平方微米，更優(yōu)選為至少大約 6. 6X IO4CNT/平方微米，盡管其它的密度可以使用。例如，假定柱狀物428具有大約45納 米的寬度，在一些實施例中，在形成在每個柱狀物428上的CNT材料436中，優(yōu)選地具有至 少大約10個CNT，更優(yōu)選地具有至少大約100個CNT (盡管也可以使用更少的CNT，諸如1、 2、3、4、5等，或者更多的CNT，諸如多于100個)。在CNT材料/可逆電阻切換元件436在每個柱狀物428上形成之后，介電材料437 沉積在CNT材料436區(qū)的頂部和周圍，從而將相鄰CNT材料區(qū)彼此隔離開。然后執(zhí)行CMP或 電介質(zhì)深蝕刻步驟以便平坦化介電材料427而且從CNT材料436區(qū)的頂部移除介電材料。 例如，大約200-7000埃，在一些實施例中，使用化學(xué)機械拋光或深蝕刻工藝，1微米或更多 的二氧化硅可以沉積并平坦化。也可以使用諸如氮化硅、氧氮化硅、低K電介質(zhì)等的其它介 電材料和/或其它介電層厚度。示例性的低K電介質(zhì)包括摻雜碳的氧化物、硅碳層等。參考圖4D，在平坦化介電材料437之后，可以以類似于形成底部組的導(dǎo)體408的方式，在柱狀物428上形成第二組導(dǎo)體438。例如，如圖4D所示，在一些實施例中，一個或多 個阻擋層和/或粘附層440可以在用于形成上面的第二組導(dǎo)體438的導(dǎo)電層442的沉積之 前，沉積在可逆電阻切換元件436上。導(dǎo)電層442可以由通過任何適合的方法(例如CVD、PVD等)沉積的任何合適的導(dǎo) 電材料形成，諸如鎢、其它合適的金屬、重摻雜的半導(dǎo)體材料、導(dǎo)電的硅化物、導(dǎo)電的硅化物 鍺化物、導(dǎo)電的鍺化物等。也可以應(yīng)用其它的導(dǎo)電層材料。阻擋層和/或粘附層440可以 包括氮化鈦或諸如氮化鉭、氮化鎢的其它適合的層、一個或多個層的組合、或者任何其它合 適的材料。沉積的導(dǎo)電層442和阻擋層和/或粘附層440可以布圖并蝕刻，以形成第二組 導(dǎo)體438。在至少一個實施例中，上面的導(dǎo)體438基本上是平行的、基本上是共面的，在不同 于下面的導(dǎo)體408的方向上延伸。在本發(fā)明的其它實施例中，上面的導(dǎo)體438可以使用形成介電層的鑲嵌工藝形 成，布圖并蝕刻從而產(chǎn)生用于導(dǎo)體438的空隙或空間。如’ 936申請中所述，在用于上面的 導(dǎo)體438的空隙或空間的形成期間，導(dǎo)電層426和阻擋層424可以減輕這樣的介電層的過 度蝕刻的影響，避免二極管430意外短路。空隙或空間可以利用粘附層440和導(dǎo)電層442 (按照需要和/或?qū)щ姷淖丫?、?dǎo)電 的填充物和/或阻擋層)填充。然后，粘附層440和導(dǎo)電層442可以平坦化以形成平坦的表面。在上面的導(dǎo)體438形成之后，得到的結(jié)構(gòu)可以退火以對二極管430的沉積的半導(dǎo) 體材料晶體化(及/或通過硅化物形成金屬層422和ρ+區(qū)420的反應(yīng)以形成硅化物區(qū))。 在至少一個實施例中，退火可以在氮中進行大約10秒到大約2分鐘，在大約600到800°C， 更優(yōu)選地在大約650到750°C之間。也可以使用其它退火時間、溫度和/或環(huán)境。作為由每 個硅化物形成金屬層422和ρ+區(qū)420的反應(yīng)而形成的硅化物區(qū)可以在退火期間用作“結(jié)晶 化模板”或“引晶”，以用于形成二極管430的沉積的半導(dǎo)體材料的基礎(chǔ)(例如將任何無定 形的半導(dǎo)體材料改變?yōu)槎嗑О雽?dǎo)體材料和/或提高二極管430的整體的晶態(tài)特性)。由此 獲得了低電阻率的二極管材料。替代的示例性存儲單元圖5為根據(jù)本發(fā)明而提供的示例性存儲單元500的剖面圖。存儲單元500包括薄 膜晶體管(TFT)，諸如與形成在基底505上的可逆電阻切換元件504相耦接的薄膜金屬氧 化物半導(dǎo)體場效應(yīng)晶體管(MOSFET) 502。例如，MOSFET 502可以是形成在任何合適的基底 上的η溝道或ρ溝道薄膜M0SFET。在所示實施例中，諸如二氧化硅、氮化硅、氧氮化物等的 絕緣區(qū)506形成在基底505上，諸如沉積的硅、鍺、硅鍺等的沉積的半導(dǎo)體區(qū)507形成在絕 緣區(qū)506上。薄膜MOSFET 502形成在沉積的半導(dǎo)體區(qū)507內(nèi)，由絕緣區(qū)506與基底505絕 緣。MOSFET 502包括源極/漏極區(qū)508、510和溝道區(qū)512、及柵極介電層514、柵電極 516、和間隔物(spacer) 518a-b。在至少一個實施例中，源極/漏極區(qū)508、510可以是摻雜 P型，溝道區(qū)512可以是摻雜η型，而在其它實施例中，源極/漏極區(qū)508、510可以是摻雜η 型，溝道區(qū)512可以是摻雜ρ型?？梢葬槍Ρ∧OSFET 502應(yīng)用任何其它MOSFET結(jié)構(gòu)或 任何合適的制作技術(shù)。在一些實施例中，MOSFET 502可以由使用STI、LOCOS(硅的局部氧 化)或其它類似的工藝而形成的絕緣區(qū)(未示出)電氣絕緣?；蛘?，MOSFET 502的柵極、源極、和/或漏極區(qū)可以與其它形成在基底505上的晶體管(未示出)共享?？赡骐娮枨袚Q元件504包括形成在導(dǎo)電插頭526上的可逆電阻率切換的CNT材料 522。在至少一個實施例中，參考圖1-圖4D的實施例，如前文所述，可逆電阻率切換的CNT 材料522利用選擇性形成工藝形成。例如，諸如氮化鈦或氮化鉭的CNT引晶層524和/或 諸如鎳、鈷、鐵等的金屬催化劑可以形成在導(dǎo)電插頭526上。于是，CNT材料522可以如前 所述選擇性地形成在CNT引晶層524上。如圖5所示，可逆電阻切換元件504通過第一導(dǎo)電插頭526與M0SFET502的源極 /漏極區(qū)510相耦接，通過第二導(dǎo)電插頭530(延伸穿過介電層532)與第一金屬級(Ml)線 528相耦接。類似地，第三導(dǎo)電插頭534耦接M0SFET502的源極/漏極區(qū)508到Ml線536。 導(dǎo)電插頭和/或線可以由任何合適的(具有或不具有阻擋層的)材料形成，諸如鎢、其它金 屬、重摻雜半導(dǎo)體材料、導(dǎo)電的硅化物、導(dǎo)電的硅化物鍺化物、導(dǎo)電的鍺化物等。需要注意的 是，當MOSFET 502為η溝道裝置，區(qū)508用作MOSFET 502的漏極，區(qū)510用作MOSFET 502 的源極；當MOSFET 502為ρ溝道裝置時，區(qū)508用作M0SFET502的源極，區(qū)510用作MOSFET 502的漏極。介電層532可以包括任何適合的電介質(zhì)，例如二氧化硅、氮化硅、氧氮化硅、低 K電介質(zhì)等。在存儲單元500中，薄膜MOSFET 502以類似于圖2A-4D的存儲單元中采用的二極 管的控制元件的方式來作為控制元件工作，選擇性地限制施加在可逆電阻切換元件504上 的電壓和/或流經(jīng)可逆電阻切換元件504的電流。前述說明僅公開了本發(fā)明的示例性實施例。落入本發(fā)明的范圍的上述公開的設(shè)備 和方法的修改對于本領(lǐng)域的普通技術(shù)人員是顯而易見的。因此，雖然本發(fā)明結(jié)合其示例性實施例已經(jīng)公開，但是應(yīng)該理解，如下述權(quán)利要求 所定義的，其它實施例可以落入本發(fā)明的精神和范圍。
權(quán)利要求
一種制作存儲單元的方法，包括在基底上制作控制元件；以及通過在所述基底上選擇性地制作碳納米管(CNT)材料，來制作耦接到所述控制元件的可逆電阻切換元件。
2.如權(quán)利要求1所述的方法，其中，制作所述可逆電阻切換元件包括 制作CNT引晶層；布圖并蝕刻所述CNT引晶層；以及 在所述CNT引晶層上選擇性地制作CNT材料。
3.如權(quán)利要求2所述的方法，其中，制作所述CNT引晶層包括 沉積氮化鈦；以及粗糙化所沉積的氮化鈦的表面。
4.如權(quán)利要求3所述的方法，還包括在所粗糙化的氮化鈦表面上選擇性得沉積金屬層。
5.如權(quán)利要求4所述的方法，其中，所述金屬層包括鎳、鈷或鐵。
6.如權(quán)利要求2所述的方法，其中，制作所述CNT引晶層包括 在第一導(dǎo)體上沉積氮化鈦；以及在所述氮化鈦上選擇性地沉積金屬催化劑層。
7.如權(quán)利要求6所述的方法，其中，所述金屬層包括鎳、鈷或鐵。
8.如權(quán)利要求2所述的方法，其中，布圖并蝕刻所述CNT弓丨晶層包括布圖并蝕刻所述控 制元件。
9.如權(quán)利要求2所述的方法，其中，在所述CNT弓丨晶層上選擇性地制作CNT材料包括使 用化學(xué)蒸鍍(CVD)或等離子加強型CVD來在所述CNT引晶層上沉積CNT材料。
10.如權(quán)利要求2所述的方法，還包括在所述CNT材料中生成缺陷，從而調(diào)節(jié)所述CNT 材料的切換特性。
11.如權(quán)利要求1所述的方法，其中，制作所述可逆電阻切換元件包括 選擇性地沉積金屬層；以及在所沉積的金屬層上選擇性得制作CNT材料。
12.如權(quán)利要求11所述的方法，其中，所述金屬層包括鎳、鈷或鐵。
13.如權(quán)利要求1所述的方法，其中，所述可逆電阻切換元件制作在所述控制元件上。
14.如權(quán)利要求1所述的方法，其中，制作所述控制元件包括制作p-n型或p-i-n型二 極管。
15.如權(quán)利要求14所述的方法，其中，制作所述控制元件包括制作多晶二極管。
16.如權(quán)利要求15所述的方法，其中，制作所述控制元件包括制作垂直多晶二極管。
17.如權(quán)利要求16所述的方法，其中，制作所述控制元件包括制作具有多晶材料的處 于低阻態(tài)的垂直多晶二極管。
18.如權(quán)利要求1所述的方法，其中，制作所述控制元件包括制作薄膜晶體管。
19.如權(quán)利要求18所述的方法，其中，制作所述控制元件包括制作薄膜的、金屬氧化物 半導(dǎo)體場效應(yīng)晶體管(MOSFET)。
20.一種使用權(quán)利要求1所述的方法而形成的存儲單元。
21.一種使用權(quán)利要求16所述的方法而形成的存儲單元。
22.—種制作存儲單元的方法，包括 在基底上制作第一導(dǎo)體；通過在所述第一導(dǎo)體上選擇性地制作碳納米管(CNT)，在所述第一導(dǎo)體上制作可逆電 阻切換元件；在所述第一導(dǎo)體上制作二極管；以及 在所述二極管和所述可逆電阻切換元件上制作第二導(dǎo)體。
23.如權(quán)利要求22所述的方法，其中，制作所述可逆電阻切換元件包括 制作CNT引晶層；布圖并蝕刻所述CNT引晶層；以及 在所述CNT引晶層上選擇性地制作CNT材料。
24.如權(quán)利要求23所述的方法，其中，制作所述CNT引晶層包括 沉積氮化鈦；以及粗糙化所沉積的氮化鈦的表面。
25.如權(quán)利要求24所述的方法，還包括在所粗糙化的氮化鈦表面上選擇性地沉積金屬層。
26.如權(quán)利要求23所述的方法，其中，布圖并蝕刻所述CNT弓丨晶層包括布圖并蝕刻所述二極管。
27.如權(quán)利要求22所述的方法，其中，制作所述可逆電阻切換元件包括 選擇性地沉積金屬層；以及在所沉積的金屬層上選擇性地制作CNT材料。
28.如權(quán)利要求22所述的方法，其中，所述可逆電阻切換元件制作在所述控制元件上。
29.如權(quán)利要求22所述的方法，其中，制作所述二極管包括制作垂直多晶二極管。
30.如權(quán)利要求29所述的方法，還包括制作與所述垂直多晶二極管的多晶材料相接 觸的硅化物、硅化物鍺化物、或鍺化物區(qū)，以使得所述多晶材料處于低阻態(tài)。
31.一種使用權(quán)利要求22所述的方法而形成的存儲單元。
32.一種使用權(quán)利要求30所述的方法而形成的存儲單元。
33.一種制作存儲單元的方法，包括 在基底上制作第一導(dǎo)體；在所述第一導(dǎo)體上制作垂直多晶二極管；通過在所述垂直多晶二極管上選擇性地制作碳納米管(CNT)材料，在所述垂直多晶二 極管上制作可逆電阻切換元件；以及在所述可逆電阻切換元件上制作第二導(dǎo)體。
34.如權(quán)利要求33所述的方法，其中，制作所述可逆電阻切換元件包括 制作CNT引晶層；布圖并蝕刻所述CNT引晶層；以及 在所述CNT引晶層上選擇性地制作CNT材料。
35.如權(quán)利要求34所述的方法，其中，制作所述CNT引晶層包括 沉積氮化鈦；以及粗糙化所沉積的氮化鈦的表面。
36.如權(quán)利要求35所述的方法，還包括在所粗糙化的氮化鈦表面上選擇性地沉積金屬層。
37.如權(quán)利要求34所述的方法，其中，布圖并蝕刻所述CNT引晶層包括布圖并蝕刻所述二極管。
38.如權(quán)利要求33所述的方法，其中，制作所述可逆電阻切換元件包括 選擇性地沉積金屬層；以及在所沉積的金屬層上選擇性地制作CNT材料。
39.如權(quán)利要求33所述的方法，還包括制作與所述垂直多晶二極管的多晶材料相接 觸的硅化物、硅化物鍺化物、或鍺化物區(qū)，以使得所述多晶材料處于低阻態(tài)。
40.一種使用權(quán)利要求33所述的方法而形成的存儲單元。
41.一種制作存儲單元的方法，包括 制作具有源極區(qū)和漏極區(qū)的薄膜晶體管；制作耦接到所述晶體管的源極區(qū)或漏極區(qū)的第一導(dǎo)體；通過在所述第一導(dǎo)體上選擇性地制作碳納米管(CNT)材料，來制作耦接到所述第一導(dǎo) 體的可逆電阻切換元件；以及在所述可逆電阻切換元件上制作第二導(dǎo)體。
42.如權(quán)利要求41所述的方法，其中，制作所述可逆電阻切換元件包括 制作CNT引晶層；布圖并蝕刻所述CNT引晶層；以及 在所述CNT引晶層上選擇性地制作CNT材料。
43.如權(quán)利要求42所述的方法，其中，制作所述CNT引晶層包括 沉積氮化鈦；以及粗糙化所沉積的氮化鈦的表面。
44.如權(quán)利要求41所述的方法，其中，制作所述可逆電阻切換元件包括 選擇性地沉積金屬層；以及在所沉積的金屬層上選擇性地制作CNT材料。
45.一種使用權(quán)利要求41所述的方法而形成的存儲單元。
46.如權(quán)利要求1所述的方法，其中，選擇性地制作所述CNT材料包括制作具有基本 上垂直對齊的CNT的CNT材料，以減小CNT材料中的橫向傳導(dǎo)。
47.如權(quán)利要求22所述的方法，其中，選擇性地制作所述CNT材料包括制作具有基本 上垂直對齊的CNT的CNT材料，以減小CNT材料中的橫向傳導(dǎo)。
48.如權(quán)利要求33所述的方法，其中，選擇性地制作所述CNT材料包括制作具有基本 上垂直對齊的CNT的CNT材料，以減小CNT材料中的橫向傳導(dǎo)。
49.一種存儲單元，包括 控制元件；以及可逆電阻切換元件，耦接到所述控制元件，并且包括選擇性地制作的碳納米管(CNT) 材料。
50.如權(quán)利要求49所述的存儲單元，其中，所述控制元件包括p-n型或p-i-n型二極管。
51.如權(quán)利要求50所述的存儲單元，其中，所述二極管包括垂直多晶二極管。
52.如權(quán)利要求51所述的存儲單元，其中，所述垂直多晶二極管包括處于低阻態(tài)的多 晶材料。
53.如權(quán)利要求49所述的存儲單元，其中，所述控制元件包括薄膜晶體管。
54.如權(quán)利要求53所述的存儲單元，其中，所述薄膜晶體管包括金屬氧化物半導(dǎo)體場 效應(yīng)晶體管(MOSFET)。
55.如權(quán)利要求49所述的存儲單元，還包括布圖并蝕刻的CNT引晶層，在該布圖并蝕刻 的CNT引晶層上選擇性地制作CNT材料。
56.如權(quán)利要求55所述的存儲單元，其中，所述CNT弓丨晶層包括導(dǎo)電層。
57.如權(quán)利要求56所述的存儲單元，其中，所述導(dǎo)電層包括氮化鈦。
58.如權(quán)利要求57所述的存儲單元，其中，所述氮化鈦是表面粗糙化的。
59.如權(quán)利要求56所述的存儲單元，其中，所述導(dǎo)電層包括鎳、鈷或鐵。
60.如權(quán)利要求55所述的存儲單元，其中，所述CNT引晶層與控制元件一起布圖并蝕刻。
61.如權(quán)利要求55所述的存儲單元，其中，所述CNT材料包括調(diào)節(jié)所述CNT材料的切換 特性的缺陷。
62.一種存儲單元，包括第一導(dǎo)體；在所述第一導(dǎo)體上形成的第二導(dǎo)體； 在所述第一和第二導(dǎo)體之間形成的二極管；以及可逆電阻切換元件，包括在所述第一和第二導(dǎo)體之間選擇性地制作的碳納米管(CNT) 材料。
63.如權(quán)利要求62所述的存儲單元，其中，所述二極管包括垂直多晶二極管。
64.如權(quán)利要求63所述的存儲單元，其中，所述可逆電阻切換元件在垂直多晶二極管 之上。
65.如權(quán)利要求63所述的存儲單元，還包括與所述垂直多晶二極管的多晶材料相接 觸的硅化物、硅化物鍺化物、或鍺化物區(qū)，以使得所述多晶材料處于低阻態(tài)。
66.如權(quán)利要求62所述的存儲單元，還包括布圖并蝕刻的CNT引晶層，在該布圖并蝕 刻的CNT引晶層上選擇性地制作所述CNT材料。
67.如權(quán)利要求66所述的存儲單元，其中，所述CNT弓丨晶層包括導(dǎo)電層。
68.如權(quán)利要求67所述的存儲單元，其中，所述導(dǎo)電層包括氮化鈦。
69.如權(quán)利要求68所述的存儲單元，其中，所述氮化鈦是表面粗糙化的。
70.如權(quán)利要求67所述的存儲單元，其中，所述導(dǎo)電層包括鎳、鈷或鐵。
71.一種存儲單元，包括 薄膜晶體管，具有源極區(qū)和漏極區(qū)； 第一導(dǎo)體，耦接到所述源極區(qū)或漏極區(qū)；可逆電阻切換元件，包括在所述第一導(dǎo)體上選擇性地制作的碳納米管(CNT)材料；以及第二導(dǎo)體，形成在所述可逆電阻切換元件上。
72.如權(quán)利要求71所述的存儲單元，其中，所述薄膜晶體管包括η溝道或ρ溝道金屬氧 化物半導(dǎo)體場效應(yīng)晶體管。
73.如權(quán)利要求71所述的存儲單元，還包括布圖并蝕刻的CNT引晶層，在該布圖并蝕刻 的CNT引晶層上選擇性地制作所述CNT材料。
74.如權(quán)利要求71所述的存儲單元，其中，所述CNT引晶層包括導(dǎo)電層。
75.如權(quán)利要求74所述的存儲單元，其中，所述導(dǎo)電層包括氮化鈦。
76.如權(quán)利要求75所述的存儲單元，其中，所述氮化鈦是表面粗糙化的。
77.多個非易失性存儲單元，包括在第一方向延伸的第一多個基本上平行、基本上共面的導(dǎo)體； 多個二極管；多個可逆電阻切換元件；以及在不同于所述第一方向的第二方向上延伸的第二多個基本上平行、基本上共面的導(dǎo)體；其中，在每個存儲單元中，所述二極管之一和所述可逆電阻切換元件之一串行排列，布 置在所述第一導(dǎo)體之一和所述第二導(dǎo)體之一之間；以及其中每個可逆電阻切換元件包括選擇性地制作的碳納米管(CNT)材料。
78.如權(quán)利要求77所述的多個非易失性存儲單元，其中，每個二極管為垂直多晶二極管。
79.如權(quán)利要求78所述的多個非易失性存儲單元，還包括與每個垂直多晶二極管的多 晶材料相接觸的硅化物、硅化物鍺化物、或鍺化物區(qū)，以使得所述多晶材料處于低阻態(tài)。
80.如權(quán)利要求77所述的多個非易失性存儲單元，其中，每個可逆電阻切換元件包括 布圖并蝕刻的CNT引晶層，在該布圖并蝕刻的CNT引晶層上，所述可逆電阻切換元件的CNT 材料是選擇性地制作的。
81.如權(quán)利要求80所述的多個非易失性存儲單元，其中，每個可逆電阻切換元件的CNT 引晶層包括導(dǎo)電層。
82.如權(quán)利要求81所述的多個非易失性存儲單元，其中，每個可逆電阻切換元件的導(dǎo) 電層包括氮化鈦。
83.如權(quán)利要求82所述的多個非易失性存儲單元，其中，每個可逆電阻切換元件的氮 化鈦是表面粗糙化的。
84.一種整體三維存儲陣列，包括在基底上形成的第一存儲級，所述第一存儲級包括 多個存儲單元，其中所述第一存儲級的每個存儲單元包括 控制元件；以及可逆電阻切換元件，耦接到所述控制元件，包括選擇性地制作的碳納米管(CNT)材料；以及在第一存儲級上整體形成的至少第二存儲級。
85.如權(quán)利要求84所述的整體三維存儲陣列，其中，每個控制元件包括垂直多晶二極
86.如權(quán)利要求85所述的整體三維存儲陣列，其中，每個垂直多晶二極管包括垂直多晶硅二極管。
87.如權(quán)利要求84所述的整體三維存儲陣列，其中，每個可逆電阻切換元件包括布圖 并蝕刻的CNT引晶層，在該布圖并蝕刻的CNT引晶層上，所述可逆電阻切換元件的CNT材料 是選擇性制作的。
88.如權(quán)利要求49所述的存儲單元，其中，所述CNT材料包括基本上垂直對齊的CNT， 以減小CNT材料中的橫向傳導(dǎo)。
89.如權(quán)利要求62所述的存儲單元，其中，所述CNT材料包括基本上垂直對齊的CNT， 以減小CNT材料中的橫向傳導(dǎo)。
90.如權(quán)利要求71所述的存儲單元，其中，所述CNT材料包括基本上垂直對齊的CNT， 以減小CNT材料中的橫向傳導(dǎo)。
91.如權(quán)利要求77所述的多個非易失性存儲單元，其中，每個可逆電阻切換元件的CNT 材料包括基本上垂直對齊的CNT，以減小CNT材料中的橫向傳導(dǎo)。
92.如權(quán)利要求84所述的整體三維存儲陣列，其中，每個可逆電阻切換元件的CNT材料 包括基本上垂直對齊的CNT，以減小CNT材料中的橫向傳導(dǎo)。
全文摘要
在一些方面，提供了一種制作存儲單元的方法，其包括(1)在基底上制作控制元件；(2)通過在基底上選擇性制作碳納米管(CNT)材料，來制作耦接到控制元件的可逆電阻切換元件。提供了許多其它方面。
文檔編號H01L21/8247GK101919047SQ200880123685
公開日2010年12月15日 申請日期2008年12月30日 優(yōu)先權(quán)日2007年12月31日
發(fā)明者布拉德·赫納, 阿普里爾·施里克, 馬克·克拉克 申請人:桑迪士克3D有限責任公司