專利名稱：晶片級csp封裝設(shè)計(jì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電子電路的封裝，具體而言，涉及密封的晶片級 芯片尺寸封裝。
背景技術(shù)：
對于發(fā)展新型電子產(chǎn)品的一個(gè)限制是所需電路的組裝和封裝。封 裝提供多重功能，包括用于保護(hù)被封入的電路裸片表面和用于提供裸 片和印刷電路板之間的應(yīng)力釋放機(jī)構(gòu)。另外，封裝需要符合小尺寸、 高密度和低成本的應(yīng)用需求。
過去，在晶片被切片成電路裸片后，器件封裝被組裝為單個(gè)的單 元。這種封裝是被封入電路裸片的尺寸的幾倍。最近，在切片之前以 晶片級來密封電路裸片，以制造小得多的封裝。當(dāng)封裝具有的面積不 大于被封入裸片的1.2倍時(shí)，將其稱作芯片尺寸封裝(CSP)。晶片級CSP 將晶片制造擴(kuò)展為包括器件互連工藝和器件保護(hù)工藝，從而制造出的 封裝僅略大于被封入的裸片。
圖1示出根據(jù)現(xiàn)有技術(shù)的典型WLCSP IO的底部立體正視圖。晶 片裸片11包含器件電路12，其通過可以存在于芯片表面上的透明聚合 物保護(hù)涂層是可見的。WLCSP 10的底表面上的焊料球電接觸13 (也 被稱作"凸塊")的陣列將芯片內(nèi)的器件電路12連接到諸如電路板的 外部電路。如上所述，WLCSP 10的透明聚合物涂層使下面的器件電路12可 用眼觀察進(jìn)行檢查，這是不期望發(fā)生的。例如，穿過透明聚合物涂層 的光會(huì)對內(nèi)部的器件電路12的操作產(chǎn)生不利影響。另外，焊料球電接 觸13相對易碎，并且在運(yùn)輸和操作期間會(huì)受到損壞。類似地，WLCSP 10的未密封的背面也容易受碎屑的影響。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種電子封裝，該電子封裝具有晶片裸片襯 底，該晶片裸片襯底包含電子電路并且具有頂表面和底表面。頂部保 護(hù)層比晶片裸片襯底大體上薄并且覆蓋頂表面。底部保護(hù)層比襯底大 體上薄并且覆蓋底表面。電路接觸分布在底部保護(hù)層的各處，用于將 襯底電子電路電耦合到外部電子電路。
在另外的實(shí)施例中，頂部保護(hù)層和/或底部保護(hù)層可以是不透明 的。晶片裸片襯底還可以包括在頂表面和底表面之間的側(cè)表面，并且 頂部保護(hù)層和底部保護(hù)層中的至少一個(gè)可以在側(cè)表面處更厚，使得襯 底在側(cè)表面處的暴露表面比襯底的剩余部分大體上薄。或者，在相關(guān) 實(shí)施例中，可以在側(cè)表面處沒有暴露襯底的表面。
在一些實(shí)施例中，電路接觸可以是基于嵌入到底部保護(hù)層中的導(dǎo) 電凸塊陣列。 一些特定的實(shí)施例還可以包括在晶片裸片表面之一中的 鎖定部件，用于提高所述晶片表面和與其關(guān)聯(lián)的保護(hù)層之間的粘附性。
本發(fā)明的實(shí)施例還包括一種制造電子電路封裝的方法。在這種方 法中，在具有頂表面和底表面的晶片裸片襯底中制造電子電路。用比 襯底大體上薄的頂部保護(hù)層來覆蓋頂表面，并且用比襯底大體上薄的 底部保護(hù)層來覆蓋底表面。在底部保護(hù)層各處分布電路接觸，用于將 襯底電子電路電耦合到外部電子電路。
在另外的這類實(shí)施例中，頂部保護(hù)層和/或底部保護(hù)層可以是不透明的。晶片裸片襯底還可以包括在頂表面和底表面之間的側(cè)表面，并 且覆蓋頂表面和覆蓋底表面中的至少一個(gè)可以在側(cè)表面處產(chǎn)生更厚的 保護(hù)層，使得襯底在側(cè)表面處的暴露表面比襯底的剩余部分大體上薄。 或者，在相關(guān)實(shí)施例中，可以不在側(cè)表面處暴露襯底的表面。
在一些實(shí)施例中，形成多個(gè)電路接觸的步驟可以包括將導(dǎo)電凸 塊的陣列嵌入在底部保護(hù)層中。在一些特定實(shí)施例中，在晶片裸片襯 底的頂表面和底表面中的至少一個(gè)中可以制造多個(gè)鎖定部件，用于提 高頂表面和底表面中的至少一個(gè)和與其關(guān)聯(lián)的保護(hù)層之間的粘附性。


圖l示出根據(jù)現(xiàn)有技術(shù)的晶片級芯片尺寸封裝的底部立體正視圖。 圖2示出根據(jù)本發(fā)明實(shí)施例的晶片級芯片尺寸封裝的底部立體正 視圖。
圖3是示出制造根據(jù)實(shí)施例的晶片級芯片尺寸封裝的工藝中各種 邏輯步驟的流程圖。
圖4A-B示出對裸片晶片上的電路應(yīng)用電接觸。
圖5A-B示出部分鋸切裸片晶片的過程。
圖6A-B示出裸片晶片的密封。
圖7A-B示出研磨底部密封層以暴露電路接觸。
圖8A-B示出將晶片分成單個(gè)裸片芯片。
圖9A至圖9D示出根據(jù)本發(fā)明的不同具體實(shí)施例的WLCSP的示例。
圖IOA至圖10B示出對晶片背面和/或部分鋸切的切口狹槽進(jìn)行微 蝕刻以使其具有密封鎖定部件的實(shí)施例。
具體實(shí)施例方式
本發(fā)明的實(shí)施例涉及用于完全或幾乎完全密封晶片級芯片尺寸封 裝(CSP)的平坦表面的技術(shù)。這與目前至少一個(gè)平坦表面沒有被密封的 WLCSP大不相同。另外，盡管在現(xiàn)有技術(shù)中電路側(cè)的平坦表面可以具有透明密封層，但是在本發(fā)明的實(shí)施例中，尤其在電路側(cè)，密封層可 以基本上是不透明的。
在一個(gè)特定實(shí)施例中，通過成型(molding)工藝來密封電路裸片 的整個(gè)未經(jīng)切割的晶片，該成型工藝包括密封與結(jié)合焊盤附著的金屬 互連。 一旦被密封，成型后的晶片隨后就被研磨或蝕刻以暴露互連， 并且隨后通過例如鋸切將晶片分成單個(gè)WLCSP組件。
圖2示出根據(jù)本發(fā)明的一個(gè)特定實(shí)施例的晶片級芯片尺寸封裝 (WLCSP)20的底部立體正視圖。WLCSP20包括晶片裸片襯底21，所 述晶片裸片襯底21包含器件的電子電路。覆蓋襯底21的底表面的是 比襯底大體上薄的密封材料的底部保護(hù)層23。覆蓋襯底21頂表面的是 比襯底大體上薄的密封材料的類似頂部保護(hù)層24。電路接觸22 (例如， 由焊料、金、銅等制成)分布在底部保護(hù)層23的各處(about)，用于將 襯底的電子電路電耦合到外部電子電路。
圖3是示出制造根據(jù)實(shí)施例的晶片級芯片尺寸封裝(WLCSP)的工 藝中的各種邏輯步驟的流程圖。如圖4中所示， 一旦在晶片42上已經(jīng) 制造了電子電路，在步驟301中，以電路接觸41陣列形式施加器件互 連，將所述電路接觸41陣列附著到電路內(nèi)的結(jié)合焊盤。電路接觸41 可以是用于物理連接的具有足夠強(qiáng)度的導(dǎo)電材料，包括但不限于焊料、 金、銀、銅等，并且電路接觸41可以具有諸如球形、圓柱形等的各種 特定形式，并且可以通過諸如焊料印刷、鍍敷、引線結(jié)合等公知技術(shù) 中的任意一種來連接。
在一些特定實(shí)施例中，如圖5中所示，下一步驟302是用于部分 鋸切裸片晶片42，以在晶片材料42中產(chǎn)生切口狹槽51，切口狹槽51 初步地分離單個(gè)裸片電路。在步驟302中，除了機(jī)械鋸切之外，還可 以使用其他特定工藝來進(jìn)行部分鋸切，這些其他特定工藝包括但不限 于基于激光鋸切、化學(xué)蝕刻等的方法。如圖6所示，在切口狹槽51的部分鋸切之后，在步驟303中，密 封材料61在晶片42的頂表面和底表面上方成型。密封劑可以是各種 電絕緣材料中的任意一種，例如，諸如聚酰亞胺的不透明可成型的聚 合物。在密封之后，切口狹槽51包含的密封材料61層比晶片材料42 的每個(gè)器件的電子電路位于其中的剩余部分的密封材料層大體上厚。
在圖6中所示的實(shí)施例中，密封材料61的底部保護(hù)層62完全覆 蓋電路接觸41。在這種情況下，如圖7所示，下一步驟304是例如通 過研磨或蝕刻將底部保護(hù)層62減薄，以便暴露電路接觸41的一部分 來進(jìn)行外部連接。在其他實(shí)施例中，密封材料61的底部保護(hù)層62最 初沒有完全覆蓋電路接觸41，而是使得電路接觸的一部分暴露。在任 一情況下，在步驟305中，在電路連接器41的暴露部分上方添加另一 層電路連接器71是有用的。
然后，在步驟306中，將晶片分割成單個(gè)WLCSP。如從圖8可以 看到的，用于分割的切口比之前部分鋸切步驟中使用的切口更窄。結(jié) 果，在單個(gè)裸片82的側(cè)邊緣81處，密封材料61比整個(gè)的晶片襯底材 料大體上厚。因而，在單個(gè)裸片82的側(cè)邊緣81僅暴露厚度減小的晶 片材料。減少在器件側(cè)邊緣81處暴露的晶片材料的這一方面減小了光 對內(nèi)部電子電路的影響并且增大了單個(gè)裸片82的物理完整性。
圖9A至圖9D示出根據(jù)本發(fā)明的各種特定實(shí)施例的WLCSP的示 例。圖9A示出單個(gè)WLCSP，在該WLCSP中，部分鋸切切口和較厚 的密封材料層位于器件的有源(連接器)面。圖9B示出單個(gè)WLCSP， 在該WLCSP中，部分鋸切切口和較厚的密封材料層位于器件的背(非 連接器)面。圖9C示出單個(gè)WLCSP，在該WLCSP中，晶片有源面 和背面具有的部分鋸切切口和較厚的密封材料層都位于器件的兩個(gè)面 上，以最小程度暴露晶片襯底。并且圖9D示出單個(gè)WLCSP，在該 WLCSP中，晶片的有源面和背面都具有基本匯合的部分鋸切切口 (使最初的晶片穿孔，例如，只在裸片角落處連接)，使得當(dāng)在晶片上方 成型密封材料時(shí)，單個(gè)裸片的側(cè)邊緣處的密封材料流動(dòng)到一起從而匯 合，使得在單個(gè)裸片的側(cè)邊緣處暴露非常少的晶片材料或者不暴露晶 片材料。
在另外的具體實(shí)施例中，例如，可以使用各種附加的制造步驟，
以提高密封材料與器件的粘附性。圖IOA至圖IOB示出對晶片背面進(jìn) 行微蝕刻以使其具有密封鎖定部件1001的實(shí)施例的部件。鎖定部件 1001可以是一系列的凹槽、狹槽或其他表面部件，這些表面部件可以 通過諸如微蝕刻、激光蝕刻、成型等各種手段在晶片背面上形成 (develop)。如圖10B中所示，部分鋸切出的切口狹縫也可以或者可 替選地具有類似的狹縫鎖定部件1002。在這樣的實(shí)施例中，當(dāng)在部分 鋸切的晶片上方施加密封材料時(shí)，密封材料流入鎖定部件1001和/或 1002。 一旦密封材料固化，通過密封材料與鎖定部件1001和1002之 間的交互作用，使得晶片材料和密封材料之間的物理連接增強(qiáng)。
雖然已經(jīng)公開了本發(fā)明的各種示例性實(shí)施例，但是本領(lǐng)域的技術(shù) 人員應(yīng)該清楚的是，在不脫離本發(fā)明的真實(shí)保護(hù)范圍的情況下，可以 進(jìn)行實(shí)現(xiàn)本發(fā)明的一些優(yōu)點(diǎn)的各種變化和修改。
1權(quán)利要求
1.一種電子封裝，包括晶片裸片襯底，所述晶片裸片襯底包括電子電路并且具有頂表面和底表面；頂部保護(hù)層，比所述襯底大體上薄，并且覆蓋所述頂表面；底部保護(hù)層，比所述襯底大體上薄，并且覆蓋所述底表面；以及多個(gè)電路接觸，分布在所述底部保護(hù)層的各處，用于將所述襯底的電子電路電耦合到外部電子電路。
2. 根據(jù)權(quán)利要求1所述的電子封裝，其中， 所述頂部保護(hù)層是不透明的。
3. 根據(jù)權(quán)利要求1所述的電子封裝，其中， 所述底部保護(hù)層是不透明的。
4. 根據(jù)權(quán)利要求l所述的電子封裝，其中，所述晶片裸片襯底還包括在所述頂表面和所述底表面之間的側(cè)表 面，以及其中，所述頂部保護(hù)層和所述底部保護(hù)層中的至少一個(gè)在所述側(cè) 表面處更厚，使得所述襯底在所述側(cè)表面處的暴露表面比所述襯底的 剩余部分大體上薄。
5. 根據(jù)權(quán)利要求1所述的電子封裝，其中，所述晶片裸片襯底還包括所述頂表面和所述底表面之間的側(cè)表 面，以及其中，所述頂部保護(hù)層和所述底部保護(hù)層中的至少一個(gè)在所述側(cè) 表面處更厚，使得在所述側(cè)表面處沒有所述襯底的表面暴露。
6. 根據(jù)權(quán)利要求l所述的電子封裝，其中，所述電路接觸是基于嵌入在所述底部保護(hù)層中的導(dǎo)電凸塊的陣列。
7. 根據(jù)權(quán)利要求l所述的電子封裝，還包括多個(gè)鎖定部件，被制造在所述晶片裸片襯底的頂表面和底表面中 的至少一個(gè)中，用于提高所述頂表面和所述底表面中的至少一個(gè)和與 其關(guān)聯(lián)的保護(hù)層之間的粘附性。
8. —種制造電子電路封裝的方法，所述方法包括 在具有頂表面和底表面的晶片裸片襯底中制造電子電路；用比所述襯底大體上薄的頂部保護(hù)層來覆蓋所述頂表面； 用比所述襯底大體上薄的底部保護(hù)層來覆蓋所述底表面；以及 形成多個(gè)電路接觸，所述多個(gè)電路接觸分布在所述底部保護(hù)層的 各處，用于將所述襯底電子電路電耦合到外部電子電路。
9. 根據(jù)權(quán)利要求8所述的方法，其中， 所述頂部保護(hù)層是不透明的。
10. 根據(jù)權(quán)利要求8所述的方法，其中， 所述底部保護(hù)層是不透明的。
11. 根據(jù)權(quán)利要求8所述的方法，其中，所述晶片裸片襯底還包括在所述頂表面和所述底表面之間的側(cè)表 面，以及其中，覆蓋所述頂表面和覆蓋所述底表面中的至少一個(gè)在所述側(cè) 表面處產(chǎn)生更厚的保護(hù)層，使得所述襯底在所述側(cè)表面的暴露表面比 所述襯底的剩余部分大體上薄。
12. 根據(jù)權(quán)利要求8所述的方法，其中，所述晶片裸片襯底還包括在所述頂表面和所述底表面之間的側(cè)表面，以及其中，覆蓋所述頂表面和覆蓋所述底表面中的至少一個(gè)在所述側(cè) 表面處產(chǎn)生更厚的保護(hù)層，使得在所述側(cè)表面處沒有所述襯底的表面暴露。
13. 根據(jù)權(quán)利要求8所述的方法，其中，所述形成多個(gè)電路接觸的步驟包括在所述底部保護(hù)層中嵌入導(dǎo) 電凸塊的陣列。
14. 根據(jù)權(quán)利要求8所述的方法，其中，在晶片裸片襯底中制造電子電路的步驟包括在所述晶片裸片襯 底的頂表面和底表面中的至少一個(gè)中制造多個(gè)鎖定部件，用于提高所 述頂表面和所述底表面中的至少一個(gè)和與其關(guān)聯(lián)的保護(hù)層之間的粘附 性。
15. —種電子封裝，包括晶片裸片襯底，包括電子電路并且具有頂表面和底表面； 頂部保護(hù)裝置，比所述襯底大體上薄，并且覆蓋所述頂表面； 底部保護(hù)裝置，比所述襯底大體上薄，并且覆蓋所述底表面；以及多個(gè)電路接觸裝置，分布在所述底部保護(hù)層的各處，用于將所述 襯底電子電路電耦合到外部電子電路。
16. 根據(jù)權(quán)利要求15所述的電子封裝，其中， 所述頂部保護(hù)裝置是不透明的。
17. 根據(jù)權(quán)利要求15所述的電子封裝，其中， 所述底部保護(hù)裝置是不透明的。
18. 根據(jù)權(quán)利要求15所述的電子封裝，其中，所述晶片裸片襯底還包括在所述頂表面和所述底表面之間的側(cè)表 面，以及其中，所述頂部保護(hù)裝置和所述底部保護(hù)裝置中的至少一個(gè)在所 述側(cè)表面處更厚，使得所述襯底在所述側(cè)表面處的暴露表面比所述襯 底的剩余部分大體上薄。
19.根據(jù)權(quán)利要求15所述的電子封裝，其中， 所述晶片裸片襯底還包括在所述頂表面和所述底表面之間的側(cè)表 面，以及其中，所述頂部保護(hù)裝置和所述底部保護(hù)裝置中的至少一個(gè)在所 述側(cè)表面處更厚，使得在所述側(cè)表面處沒有所述襯底的表面暴露。
20.根據(jù)權(quán)利要求15所述的電子封裝，其中， 所述多個(gè)電路接觸裝置包括在所述底部保護(hù)裝置中的導(dǎo)電凸塊的 陣列。
21.根據(jù)權(quán)利要求15所述的電子封裝，其中，所述晶片裸片襯底還包括在所述晶片裸片襯底的頂表面和底表面 中的至少一個(gè)中的鎖定部件裝置，用于提高所述頂表面和所述底表面 中的至少一個(gè)和與其關(guān)聯(lián)的保護(hù)裝置之間的粘附性。
全文摘要
本發(fā)明提供了一種電子封裝，該電子封裝包括晶片裸片襯底，該晶片裸片襯底包含電子電路并且具有頂表面和底表面。頂部保護(hù)層比襯底大體上薄并且覆蓋頂表面。底部保護(hù)層比襯底大體上薄并且覆蓋底表面。電路接觸分布在底部保護(hù)層的各處，用于將襯底電子電路電耦合到外部電子電路。
文檔編號H01L23/31GK101589464SQ200880003215
公開日2009年11月25日 申請日期2008年1月3日 優(yōu)先權(quán)日2007年1月25日
發(fā)明者奧利弗·基爾斯, 托馬斯·M·戈伊達(dá), 阿蘭·奧唐奈 申請人:模擬設(shè)備公司