晶片及其測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于晶片及其測(cè)試方法，且特別是有關(guān)于一種具有導(dǎo)電墊的晶片及其測(cè)試方法。
【背景技術(shù)】
[0002]近年來由于對(duì)多重芯片(chip)封裝的需求日漸增加，因此業(yè)界對(duì)于已知良好晶粒的需求亦日漸提高。
[0003]為了可在晶片(wafer)層級(jí)下即測(cè)得哪些芯片(chip)是良好的芯片，必需在晶片層級(jí)中的多個(gè)階段中對(duì)每一個(gè)芯片作性能測(cè)試。例如，必需在高溫及低溫下對(duì)每一個(gè)芯片作測(cè)試，以得知各個(gè)芯片是否皆可良好運(yùn)作。
[0004]然而，此測(cè)試步驟會(huì)在芯片的導(dǎo)電墊上留下缺陷，降低后續(xù)制造工藝步驟的良率。且此測(cè)試步驟越多，在導(dǎo)電墊上留下的缺陷越嚴(yán)重。此外，傳統(tǒng)的晶片測(cè)量方法必需各別對(duì)每一個(gè)芯片下一次探針(亦即接觸端子)以測(cè)量其性能，故此測(cè)量步驟耗時(shí)甚巨。
[0005]因此，業(yè)界亟須一種可使測(cè)試步驟不影響后續(xù)制造工藝步驟良率的晶片及其測(cè)試方法，且此測(cè)試方法可縮短傳統(tǒng)測(cè)量步驟所需的時(shí)間。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種晶片及其測(cè)試方法，以解決晶片測(cè)試步驟會(huì)影響其后續(xù)制造工藝步驟良率的問題。
[0007]本發(fā)明提供一種晶片，包括:第一芯片；第二芯片，與第一芯片并排設(shè)置，其中第一芯片與第二芯片的相對(duì)側(cè)各具有相對(duì)應(yīng)的多個(gè)第一芯片導(dǎo)電墊與多個(gè)第二芯片導(dǎo)電墊；及多個(gè)第一外部導(dǎo)電墊，設(shè)于第一芯片與第二芯片之間，且每一個(gè)第一外部導(dǎo)電墊與相對(duì)應(yīng)的第一芯片導(dǎo)電墊及第二芯片導(dǎo)電墊電連接。
[0008]本發(fā)明還提供一種晶片的測(cè)試方法，包括:提供晶片，包括:第一芯片；第二芯片，與第一芯片并排設(shè)置，其中第一芯片與第二芯片的相對(duì)側(cè)各具有相對(duì)應(yīng)的多個(gè)第一芯片導(dǎo)電墊與多個(gè)第二芯片導(dǎo)電墊；及多個(gè)第一外部導(dǎo)電墊，設(shè)于第一芯片與第二芯片之間，且每一個(gè)第一外部導(dǎo)電墊與相對(duì)應(yīng)的第一芯片導(dǎo)電墊及第二芯片導(dǎo)電墊電連接；提供測(cè)試器，具有多個(gè)接觸端子；以及將多個(gè)接觸端子電連接多個(gè)第一外部導(dǎo)電墊，以測(cè)試第一芯片及/或第二芯片。
[0009]本發(fā)明的晶片包括外部導(dǎo)電墊，故在測(cè)試步驟中測(cè)試器的接觸端子可直接接觸外部導(dǎo)電墊，而不接觸芯片導(dǎo)電墊，從而可使晶片的芯片導(dǎo)電墊在測(cè)試步驟后仍可保持完整且不具有缺陷，進(jìn)而提升后續(xù)制造工藝的良率。
[0010]為讓本發(fā)明的特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。
【附圖說明】
[0011]圖1-2是本發(fā)明實(shí)施例的晶片的上視圖；
[0012]圖3是本發(fā)明實(shí)施例的晶片的剖面圖；及
[0013]圖4-6是本發(fā)明實(shí)施例的晶片在其測(cè)試步驟中的剖面圖。
[0014]符號(hào)說明:
[0015]3-3 線段；
[0016]100 晶片；
[0017]110 芯片;
[0018]110a 第一芯片；
[0019]110b 第二芯片；
[0020]110。第三芯片；
[0021]110d第四芯片；
[0022]120a第一芯片導(dǎo)電墊；
[0023]120a2第一芯片導(dǎo)電墊；
[0024]120b第二芯片導(dǎo)電墊；
[0025]120b2第二芯片導(dǎo)電墊；
[0026]120。第三芯片導(dǎo)電墊；
[0027]120c2第三芯片導(dǎo)電墊；
[0028]120d第四芯片導(dǎo)電墊；
[0029]120d2第四芯片導(dǎo)電墊；
[0030]130a第一外部導(dǎo)電墊；
[0031]130b第二外部導(dǎo)電墊；
[0032]130c第三外部導(dǎo)電墊；
[0033]140a 導(dǎo)線；
[0034]140b 導(dǎo)線；
[0035]140c 導(dǎo)線；
[0036]150開關(guān)電路；
[0037]160內(nèi)連線結(jié)構(gòu)；
[0038]170 導(dǎo)孔；
[0039]180 測(cè)試器；
[0040]190a接觸端子；
[0041]190b接觸端子；
[0042]190c接觸端子；
[0043]SC切割道；
[0044]SCI 切割道；
[0045]SC2 切割道；
[0046]SC3 切割道；
[0047]S 基板；
[0048]Mtop頂金屬層；
[0049]Mn金屬層；
[0050]Mn !底金屬層；
[0051]Dtop 介電層；
[0052]Dn介電層；
[0053]Dni 介電層。
【具體實(shí)施方式】
[0054]此外，實(shí)施例中可能使用相對(duì)性的用語，例如“較低”或“底部”及“較高”或“頂部”，以描述圖示的一個(gè)元件對(duì)于另一元件的相對(duì)關(guān)系。能理解的是，如果將圖示的裝置翻轉(zhuǎn)使其上下顛倒，則所敘述在“較低”側(cè)的元件將會(huì)成為在“較高”側(cè)的元件。
[0055]本發(fā)明實(shí)施例利用外部導(dǎo)電墊取代芯片導(dǎo)電墊，以使晶片的芯片導(dǎo)電墊在測(cè)試步驟中不會(huì)因直接接觸測(cè)試器而造成缺陷。
[0056]參見圖1，此圖是本發(fā)明實(shí)施例的晶片的上視圖。晶片(wafer) 100包括形成于其上的多個(gè)芯片(chip) 110。在一實(shí)施例中，晶片100可由多個(gè)預(yù)定切割道SC劃分此多個(gè)芯片110。晶片100為半導(dǎo)體晶片，例如硅晶片。此外，上述半導(dǎo)體晶片亦可為元素半導(dǎo)體，包括鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導(dǎo)體，包括娃鍺合金、磷砷鎵合金、砷招銦合金、砷招鎵合金、砷銦鎵合金、磷銦鎵合金及/或磷砷銦鎵合金或上述材料的組合。此外，晶片100也可以是絕緣層上覆半導(dǎo)體。
[0057]芯片110可為各種存儲(chǔ)器，例如虛擬靜態(tài)隨機(jī)存取存儲(chǔ)器(Pseudo SRAM)、低功耗單存取同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、低功耗雙存取同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、雙倍數(shù)據(jù)傳輸速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、并列式快閃存儲(chǔ)器、串列式快閃存儲(chǔ)器。此外，芯片110亦可為光電兀件、微機(jī)電系統(tǒng)、微流體系統(tǒng)、物理感測(cè)器、發(fā)光二極管、太陽(yáng)能電池、射頻元件、加速計(jì)、陀螺儀、微制動(dòng)器、表面聲波元件、壓力感測(cè)器、噴墨頭、功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管模組、或其它任何類似的元件。
[0058]接著，參見圖2，該圖為圖1晶片100的A部分的放大圖。如圖2所示，晶片100包括第一芯片110a以及第二芯片110b。此第二芯片110b與第一芯片110a并排設(shè)置(juxtapose)，且第一芯片110a與第二芯片110b的相對(duì)側(cè)各具有相對(duì)應(yīng)的多個(gè)第一芯片導(dǎo)電墊120a與多個(gè)第二芯片導(dǎo)電墊120b。此外，晶片100包括多個(gè)第一外部導(dǎo)電墊130a，設(shè)于第一芯片110a與第二芯片110b之間。每一個(gè)第一外部導(dǎo)電墊130a與相對(duì)應(yīng)的第一芯片導(dǎo)電墊120a及第二芯片導(dǎo)電墊120b電連接，例如可通過設(shè)于第一芯片110a與第二芯片110b之間的多條導(dǎo)線140a電連接相對(duì)應(yīng)的第一芯片導(dǎo)電墊120a、第二芯片導(dǎo)電墊120b及第一外部導(dǎo)電墊130a。此第一芯片導(dǎo)電墊120a、第二芯片導(dǎo)電墊120b及第一外部導(dǎo)電墊130a的材料可分別為單層或多層的金、鉻、鎳、鉬、鈦、鋁、銥、銠、銅、上述的組合或其它導(dǎo)電性佳的金屬材料。
[0059]在對(duì)傳統(tǒng)的晶片進(jìn)行測(cè)試時(shí)，測(cè)試器的接觸端子(例如探針)會(huì)直接接觸芯片導(dǎo)電墊，故會(huì)在芯片導(dǎo)電墊上留下缺陷，并使后續(xù)制造工藝的良率降低。例如，在后續(xù)制造工藝中若要將接線接合至此芯片導(dǎo)電墊，導(dǎo)電墊上于測(cè)試步驟所留下缺陷可能會(huì)造成接線接合失敗。相較之下，由于本發(fā)明的晶片100包括此第一外部導(dǎo)電墊130a，故在測(cè)試步驟中測(cè)試器的接觸端子可直接接觸此第一外部導(dǎo)電墊130a，而不接觸第一芯片導(dǎo)電墊120a及第二芯片導(dǎo)電墊120b。因此，在測(cè)試步驟結(jié)束后，第一芯片導(dǎo)電墊120a及第二芯片導(dǎo)電墊120b仍可保持完整且不具有缺陷，故可進(jìn)一步提升后續(xù)制造工藝的良率。例如，可提升后續(xù)將接線接合至此第一芯片導(dǎo)電墊120a及第二芯片導(dǎo)電墊120b的良率。
[0060]此外，本發(fā)明的晶片于測(cè)試時(shí)，可同時(shí)測(cè)量一外部導(dǎo)電墊兩旁的芯片，因此，可大幅降低成本以及減少制造工藝所需的時(shí)間。此