專利名稱：元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導體的制造方法，且特別是有關(guān)于一種元件的制 造方法。
背景技術(shù)：
非易失性存儲器(non-volatile memory)由于具有可多次進行數(shù)據(jù)的存入、 讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，因此，非易 失性存儲器被廣泛采用在個人電腦和電子設備等等。
非易失性存儲器中之一種為堆迭柵式存儲器結(jié)構(gòu)，其包括依序形成在基 底上的穿隧介電層、浮置柵極、柵間介電層及控制柵極。隨著非易失性存儲 器的尺寸的日益縮小，如何維持一定的柵極耦合率(gate coupling ratio, GCR) 也成為業(yè)者亟欲解決的議題之一。已知的作法是通過減少穿隧介電層或柵間 介電層的厚度來達到維持一定柵極耦合率的目的。然而，由于減少穿隧介電 層的厚度的工藝不易控制，因此業(yè)者通常會通過減少柵間介電層的厚度來達 到此一目的。
由于縮小柵間介電層的厚度會增加漏電流的現(xiàn)象，因此已知的一種作法 是在形成浮置棚-極之后及形成柵間介電層之前，進行一氮化工藝，以在浮置 柵極的表面形成氮化物層。此作法可以在維持柵間介電層的有效氧化物厚度 (effective oxide thickness, EOT)的情況下，提升介電常數(shù)k值及柵極耦合率。
然而，此氮化工藝也會形成氮氧化物層在堆迭柵式存儲器結(jié)構(gòu)兩側(cè)的隔 離結(jié)構(gòu)的表面上，因此會形成一個漏電通道，使電流從非易失性存儲器陣列 中的一個浮置柵極經(jīng)隔離結(jié)構(gòu)的表面上的氮化物層流到鄰近的浮置柵極。如 此一來，電荷保持能力及可靠性均會下降，元件的操作速度也會受影響。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種元件的制造方法，可以在提升柵極耦合率的 情況下避免漏電流的現(xiàn)象。本發(fā)明又提供一種元件的制造方法，可以提升電荷保持能力及可靠性， 及增加元件的操作速度。
本發(fā)明提供一種元件的制造方法。首先，提供具有至少二隔離結(jié)構(gòu)的基 底。接著，在隔離結(jié)構(gòu)之間的基底上依序形成第一氧化物層及第一導體層。 然后，進行第一氮化工藝，以在第一導體層及隔離結(jié)構(gòu)的表面上分別形成第 一氮化物層及第一氮氧化物層。接著，于第一氮化物層及第一氮氧化物層上 形成第二氧化物層。繼之，進行密實工藝，以氧化隔離結(jié)構(gòu)的表面上的第一 氮氧化物層。之后，于第二氧化物層上形成第二氮化物層。然后，于第二氮 化物上形成第三氧化物層。接著，進行第二氮化工藝，以在第三氧化物層的 表面上形成第三氮化物層。之后，于第三氮化物層上形成第二導體層。
在本發(fā)明之一實施例中，上述的第一導體層的材料例如是多晶硅。
在本發(fā)明之一實施例中，上述的第一氮化工藝及第二氮化工藝例如是使 用遠距離等離子體氮化、去耦等離子體氮化或微波輻射產(chǎn)生器產(chǎn)生氮自由 基。
在本發(fā)明之一實施例中 氧化工藝。
在本發(fā)明之一實施例中 金屬或其組合。
在本發(fā)明之一實施例中 體層的兩側(cè)形成二摻雜區(qū)。
本發(fā)明又提供一種元件的制造方法。首先，提供具有至少一隔離結(jié)構(gòu)的 基底。接著，進行氮化工藝，以在基底及隔離結(jié)構(gòu)的表面上分別形成氮化物 層及氮氧化物層。然后，于氮化物層及氮氧化物層上形成氧化物層。之后， 進行密實工藝，以氧化隔離結(jié)構(gòu)的表面上的氮氧化物層。
在本發(fā)明之一實施例中，上述的基底的材料例如是硅、多晶硅及非晶硅。
在本發(fā)明之一 實施例中，上述的氮化工藝例如是使用遠距離等離子體氮 化、去耦等離子體氮化或微波輻射產(chǎn)生器產(chǎn)生氮自由基。
在本發(fā)明之一 實施例中，上述的密實工藝使用的反應氣體包括等離子體 氧化工藝。
本發(fā)明的元件的制造方法，利用氮化工藝成功地提高了隔離結(jié)構(gòu)之間的 有源區(qū)上的介電常數(shù)，再利用密實工藝氧化位于隔離結(jié)構(gòu)表面上的漏電通
，上述的密實工藝使用的反應氣體包括等離子體 ,上述的第二導體層的材料例如是多晶硅、硅化 ，在上述的元件的制造方法中，更包括在第二導道，因此可避免公知元件的漏電流的現(xiàn)象，并提升元件的可靠性及效能。
為讓本發(fā)明之上述特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并 配合所附圖式，作詳細說明如下。


圖1A到1F是根據(jù)本發(fā)明的一實施例所繪示的元件的制作流程的俯視示意圖。
圖2A到2F是根據(jù)圖1A到1F中的I-I，剖面所繪示的元件的制作流程的 剖面示意圖。
圖3A到3B是根據(jù)本發(fā)明的一實施例所繪示的元件的制作流程的剖面 示意圖。
具體實施例方式
圖1A到1F是根據(jù)本發(fā)明的一實施例所繪示的元件的制作流程之上視示 意圖。圖2A到2F是根據(jù)圖1A到1F中的I-I，剖面所繪示的元件的制作流程 的剖面示意圖。
請參照圖1A及2A，首先，提供基底100，且基底100中已形成有至少 二隔離結(jié)構(gòu)101。在一實施例中，隔離結(jié)構(gòu)101例如是平行配置于基底100 中的淺溝槽隔離結(jié)構(gòu)(STI)?；?00包括半導體基底，其材料例如是硅、 多晶硅及非晶硅。接著，在隔離結(jié)構(gòu)101之間的基底100上依序形成氧化物 層102及導體層104。氧化物層102的材料例如為氧化硅。導體層104的材 料例如為多晶硅。形成氧化物層102及導體層104的方法例如是先形成氧化 材料層(未繪示)及導體材料層(未繪示)覆蓋于基底100上，之后再移除 部份的氧化材料層及導體材料層以形成之。
然后，請參照圖1B及2B，進行第一氮化(nitridation)工藝，以在導體 層104及隔離結(jié)構(gòu)101的表面上分別形成氮化物層105及氮氧化物層107。 氮化物層105的材料例如為氮化硅。氮氧化物層107的材料例如為氮氧化硅。 第 一氮化工藝是利用氮自由基來氮化晶片的表面，其包括使用遠距離等離子 體氮化(remote plasma nitridation; RPN)、去耦等離子體氮化(decoupled plasma nitridation; DPN)或孩i波輻射產(chǎn)生器( microwave radical generator; MRG)來產(chǎn)生氮自由基。之后，請參照圖1C及2C，于氮化物層105及氮氧化物層107上形成氧 化物層108。氧化物層108的材料例如為氧化硅。在一實施例中，氧化物層 108例如是由化學氣相沉積法所形成的高溫氧化物(high-temperature oxide; HTO)層。
接著，請參照圖1D及2D，進行密實(densification)工藝，以氧化隔 離結(jié)構(gòu)101的表面上的氮氧化物層107。此密實工藝例如是進行等離子體氧 化(plasma oxidation)工藝，其參數(shù)包括氬氣(Ar)的流量約1980 sccm， 氧氣的流量約20sccm，壓力約200 Pa及等離子體功率約4000 W。在此步驟 中，氧氣會穿透氧化物層108與隔離結(jié)構(gòu)101的表面上的氮氧化物層107反 應，而將氮氧化物層107氧化形成氧化物層117。當然，氧氣也會穿透氧化 物層108與導體層104的表面上的氮化物層105接觸，然而，由于氮化物層 105的氧化速率遠小于氮氧化物層107的氧化速率，因此氮化物層105并不 會氧化成氧化物。
繼之，于氧化物層108上形成氮化物層110。氮化物層110的材料例如 為氮化硅，其形成方法例如是化學氣相沉積法。
然后，請參照圖1E及2E,于氮化物層110上形成氧化物層112。氧化 物層112的材料例如為氧化硅，其形成方法例如是化學氣相沉積法或原位蒸 汽生成(in situ steam generation; ISSG)工藝。接著，進行第二氮化工藝， 以在氧化物層112的表面上形成氮化物層114。氮化物層114的材料例如為 氮氧化硅。第二氮化工藝和第一氮化工藝相同，也是利用氮自由基來氮化晶 片的表面，其包括使用遠距離等離子體氮化、去耦等離子體氮化或微波輻射 產(chǎn)生器來產(chǎn)生氮自由基。之后，于氮化物層114上形成導體層116。導體層 116的材料包括多晶硅、硅化金屬或其組合。導體層116形成方法例如是化 學氣相沉積法。
接下來，接著，請參照圖1F及2F，對氮化物層105、氧化物層117、 氧化物層108、氮化物層110、氧化物層112、氮化物層114及導體層116進 行圖案化，以形成與隔離結(jié)構(gòu)101交^"的氮化物層105a、氧化物層117a、 氧化物層108a、氮化物層110a、氧化物層112a、氮化物層114a及導體層116a。 在進行此圖案化的過程中，部分的氧化物層102及部份的導電層104也會同 時被移除而形成氧化物層102a及導電層104a。之后，在導體層116a的兩側(cè) 形成二摻雜區(qū)(未繪示)，以完成本發(fā)明的元件的制造方法。當圖2F的結(jié)構(gòu)應用到非易失性存儲器時，氧化物層102a是作為穿隧介 電層，導電層104a是作為浮置柵極，而導體層116a是作為控制柵極。另夕卜， 氮化物層105a、氧化物層108a、氮化物層110a、氧化物層112a及氮化物層 114a則形成N-ONO-N結(jié)構(gòu)的柵間介電層，此作法可以在維持柵間介電層的 有效氧化物厚度的情況下，提升介電常數(shù)k值及柵極耦合率。
另外，特別要說明的是，由于本發(fā)明所進行的密實工藝成功地氧化隔離 結(jié)構(gòu)101上方的氮氧化物層107，因此在抹除或程序化的過程中，電流無法 經(jīng)由隔離結(jié)構(gòu)101上方的氮氧化物層107而在鄰近的浮置棚4及(即導電層 104a)中移動。也就是說，依照本發(fā)明的制造方法所形成的元件，沒有公知 元件中存在的漏電流現(xiàn)象。因此，電荷保持能力及可靠性均會提升，元件的 操作速度也會大幅提高。
當然，本領(lǐng)域技術(shù)人員應了解，本發(fā)明并不限于只能應用在非易失性存 儲器，廣而言之，本發(fā)明可以應用在所有需要提升隔離結(jié)構(gòu)之間的有源區(qū)上 的介電常數(shù)k值，且不會造成鄰近有源區(qū)之間漏電流現(xiàn)象的工藝上。
圖3A到3B是4艮據(jù)本發(fā)明的一實施例所繪示的元件的制作流程的剖面 示意圖。
請參照圖3A，首先，提供基底300，且基底300中已形成有至少二隔離 結(jié)構(gòu)301及位于隔離結(jié)構(gòu)301之間的有源區(qū)302?；?00包括半導體基底， 其材料例如是硅、多晶硅及非晶硅。然后，進行氮化工藝，以在有源區(qū)302 的基底300及隔離結(jié)構(gòu)301的表面上分別形成氮化物層303及氮氧化物層 305。氮化物層303的材料例如為氮化硅。氮氧化物層305的材料例如為氮 氧化硅。氮化工藝是利用氮自由基來氮化晶片的表面，其包括使用遠距離等 離子體氮化、去耦等離子體氮化或微波輻射產(chǎn)生器來產(chǎn)生氮自由基。接著， 在氮化物層303及氮氧化物層305上形成氧化物層306。氧化物層306的材 料例如為氧化硅，其形成方法例如是化學氣相沉積法。
繼之，請參照圖3B，對氧化物層306進行密實工藝，以氧化隔離結(jié)構(gòu) 301的表面上的氮氧化物層305形成氧化物層315。此密實工藝例如是進行 等離子體氧化工藝。
綜上所述，本發(fā)明利用氮化工藝成功地提高了隔離結(jié)構(gòu)之間的有源區(qū)上 的介電常數(shù)，再利用密實工藝氧化位于隔離結(jié)構(gòu)表面上的漏電通道。因此， 本發(fā)明的元件的制造方法可以在提升柵極耦合率的情況下避免漏電流的現(xiàn)象，如此一來，電荷保持能力及可靠性均會提升，元件的操作速度也會大幅 提高。
雖然本發(fā)明已以優(yōu)選實施例揭露如上，然其并非用以限定本發(fā)明，任何 所屬技術(shù)領(lǐng)域中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的 更動與潤飾，因此本發(fā)明的保護范圍當視后附的權(quán)利要求所界定者為準。
權(quán)利要求
1.一種元件的制造方法，包括提供一基底，該基底具有至少二隔離結(jié)構(gòu)；依序在所述隔離結(jié)構(gòu)之間的該基底上形成一第一氧化物層及一第一導體層；進行一第一氮化工藝，以在該第一導體層及所述隔離結(jié)構(gòu)的表面上分別形成一第一氮化物層及一第一氮氧化物層；在該第一氮化物層及該第一氮氧化物層上形成一第二氧化物層；進行一密實工藝，以氧化所述隔離結(jié)構(gòu)的表面上的該第一氮氧化物層；在該第二氧化物層上形成一第二氮化物層；在該第二氮化物上形成一第三氧化物層；進行一第二氮化工藝，以在該第三氧化物層的表面上形成一第三氮化物層；以及在該第三氮化物層上形成一第二導體層。
2. 如權(quán)利要求1的元件的制造方法，其中該第一導體層的材料包括多晶硅。
3. 如權(quán)利要求1的元件的制造方法，其中該第一氮化工藝及該第二氮化 工藝包括使用遠距離等離子體氮化、去耦等離子體氮化或微波輻射產(chǎn)生器產(chǎn) 生氮自由基。
4. 如權(quán)利要求1的元件的制造方法，其中該密實工藝包括一等離子體氧 化工藝。
5. 如權(quán)利要求1的元件的制造方法，其中該第二導體層的材料包括多晶 硅、硅化金屬或其組合。
6. 如權(quán)利要求1的元件的制造方法，更包括在該第二導體層的兩側(cè)形成 二摻雜區(qū)。
7. —種元件的制造方法，包括 提供一基底，該基底具有至少一隔離結(jié)構(gòu)；進行一氮化工藝，以在該基底及該隔離結(jié)構(gòu)的表面上分別形成一氮化物 層及一氮氧化物層；在該氮化物層及該氮氧化物層上形成一氧化物層；以及進行一密實工藝，以氧化該隔離結(jié)構(gòu)的表面上的該氮氧化物層。
8. 如權(quán)利要求7的元件的制造方法，其中該基底的材料包括硅、多晶硅 及非晶硅。
9. 如權(quán)利要求7的元件的制造方法，其中該氮化工藝包括使用遠距離等 離子體氮化、去耦等離子體氮化或微波輻射產(chǎn)生器產(chǎn)生氮自由基。
10. 如權(quán)利要求7的元件的制造方法，其中該密實工藝包括一等離子體 氧化工藝。
全文摘要
一種元件的制造方法。提供具有至少二隔離結(jié)構(gòu)的基底。在隔離結(jié)構(gòu)之間的基底上依序形成第一氧化物層及第一導體層。進行第一氮化工藝，以在第一導體層及隔離結(jié)構(gòu)的表面上分別形成第一氮化物層及第一氮氧化物層。形成第二氧化物層在第一氮化物層及第一氮氧化物層上。進行一密實工藝，以氧化隔離結(jié)構(gòu)的表面上的第一氮氧化物層。形成第二氮化物層在第二氧化物層上。形成第三氧化物層在第二氮化物上。進行第二氮化工藝，以在第三氧化物層的表面上形成第三氮化物層。形成第二導體層在第三氮化物層上。
文檔編號H01L21/8247GK101685775SQ20081016577
公開日2010年3月31日 申請日期2008年9月23日 優(yōu)先權(quán)日2008年9月23日
發(fā)明者何青原, 江柏叡, 藤田博丈 申請人:力晶半導體股份有限公司