專利名稱：半導(dǎo)體器件和半導(dǎo)體晶片及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件和半導(dǎo)體晶片以及用于制造半導(dǎo)體器件和 半導(dǎo)體晶片的方法。
背景技術(shù)：
在日本特許-公開專利公開No.2000-208702和日本特許-公開專利 公開No.l996-125120 (H08-125120)中，描述了現(xiàn)有半導(dǎo)體器件。在日 本特許-公開專利公開No.2000-208702中公開的半導(dǎo)體器件的制造工藝 中，首先，制備兩個SOI (絕緣體上的硅)晶片，其中通過絕緣層在硅 襯底(支撐襯底)上形成硅層。接下來，在將成為基礎(chǔ)晶片的一個晶 片(第一晶片)上，另一晶片(第二晶片)形成為分層結(jié)構(gòu)，使得兩 個硅層互相面對。此后，第二晶片的支撐襯底被除去。
此外，在日本特許-公開專利公開No.l996-125120中公開的半導(dǎo)體 器件的制造工藝中，首先，制備具有SOI襯底的第一LSI和第二LSI。接 下來，在除去第二LSI中的SOI襯底的支撐襯底之后，在第一LSI上形成 第二LSI。
發(fā)明內(nèi)容
但是，現(xiàn)在發(fā)現(xiàn)當(dāng)使用其中晶片形成為分層結(jié)構(gòu)的工藝(晶片上
晶片的工藝)時，如日本特許-公開專利公開No.2000-208702中公開的 技術(shù)，為了在切割之后半導(dǎo)體器件變?yōu)闊o缺陷的產(chǎn)品，在兩個晶片上 的互相面對的位置處形成的兩個電路部件應(yīng)該是無缺陷的產(chǎn)品。也就 是說，即使一個電路部件是無缺陷的產(chǎn)品，當(dāng)另一電路部件是有缺陷 的產(chǎn)品時，由它們獲得的半導(dǎo)體器件導(dǎo)致有缺陷的產(chǎn)品。因此，存在 形成分層結(jié)構(gòu)的晶片的方法不能充分地獲得高成品率的問題。
為了解決這種問題，使用其中通過切割將第二晶片制成芯片，此 后，在第一晶片上將具有芯片狀態(tài)的第二晶片形成為分層結(jié)構(gòu)的工藝 (晶片上芯片工藝)是適合的。在如上的這種方法中，可以在第一晶 片上僅僅形成確定為無缺陷的產(chǎn)品的芯片，由此可以獲得具有高成品 率的半導(dǎo)體器件。
此外，特別在分層型半導(dǎo)體器件中強(qiáng)烈地希望半導(dǎo)體器件的高度 減??；因此，如日本特許-公開專利公開No.2000-208702所述，進(jìn)行除 去第二晶片的支撐襯底。此外，在日本特許-公開專利公開 No.l996-125120中描述的技術(shù)中，如上所述，第二LSI中的SOI襯底的支 撐襯底被除去。但是，在用于制造日本特許-公開專利公開 No.l996-125120中描述的半導(dǎo)體器件的方法中，在第一LSI上形成分層 結(jié)構(gòu)的第二LSI之前，除去支撐襯底。在此情況下，對于第二LSI的處 理應(yīng)該保證足夠的厚度，為此，限制第二LSI的高度減小。因此，優(yōu)選 在第一LSI上形成第二LSI之后進(jìn)行支撐襯底的去除。
但是，現(xiàn)有半導(dǎo)體器件的結(jié)構(gòu)對于在晶片上芯片工藝中形成晶片 之后除去硅襯底是不適合的。
根據(jù)本發(fā)明，提供一種半導(dǎo)體器件，包括第一半導(dǎo)體芯片；以 及形成在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片，其具有包括電路形成 區(qū)的半導(dǎo)體襯底，其中第二半導(dǎo)體芯片具有第一保護(hù)膜和第二保護(hù)膜，
第一保護(hù)膜覆蓋電路形成區(qū)中與第一半導(dǎo)體芯片背對的表面，第二保 護(hù)膜覆蓋電路形成區(qū)的側(cè)表面。
在由此構(gòu)造的半導(dǎo)體器件中，第二半導(dǎo)體芯片的電路形成區(qū)的下 表面(背對第一半導(dǎo)體的表面)和第二半導(dǎo)體芯片的電路形成區(qū)的側(cè) 表面分別覆有第一保護(hù)膜和第二保護(hù)膜。也就是說，用這些保護(hù)膜覆 蓋第一半導(dǎo)體芯片上形成的第二半導(dǎo)體芯片的露出表面。因此，在晶 片上芯片工藝中形成第二半導(dǎo)體芯片之后，半導(dǎo)體器件具有適合于進(jìn) 行支撐襯底的去除的結(jié)構(gòu)。
第一半導(dǎo)體芯片的面積可以大于第二半導(dǎo)體芯片的面積。在此情 況下，在第二半導(dǎo)體芯片的一側(cè)處的第一半導(dǎo)體芯片的表面導(dǎo)致產(chǎn)生 其上不形成第二半導(dǎo)體芯片的區(qū)域的狀態(tài)。該區(qū)域能被利用，例如， 作為外部互連的形成區(qū)。
可以通過包括絕緣層和硅層構(gòu)成半導(dǎo)體襯底，絕緣層用作第一保 護(hù)膜，硅層設(shè)置在絕緣層上，包括電路形成區(qū)。絕緣層可以暴露在第 二半導(dǎo)體芯片中與第一半導(dǎo)體芯片背對的表面上。在此情況下，因為 第二半導(dǎo)體芯片的支撐襯底被除去，所以獲得高度減小的半導(dǎo)體器件。
根據(jù)本發(fā)明，提供一種半導(dǎo)體晶片，其包括基礎(chǔ)晶片和半導(dǎo)體芯 片，半導(dǎo)體芯片形成在基礎(chǔ)晶片上，具有包括電路形成區(qū)的半導(dǎo)體襯 底，其中半導(dǎo)體芯片具有第一保護(hù)膜和第二保護(hù)膜，第一保護(hù)膜覆蓋 電路形成區(qū)中與基礎(chǔ)晶片背對的表面，第二保護(hù)膜覆蓋電路形成區(qū)的 側(cè)表面。
在由此構(gòu)造的半導(dǎo)體晶片中，分別用第一保護(hù)膜和第二保護(hù)膜覆 蓋半導(dǎo)體芯片的電路形成區(qū)的下表面和側(cè)表面。也就是說，用這些保 護(hù)膜覆蓋在基礎(chǔ)晶片上形成的半導(dǎo)體芯片的露出表面。因此，在晶片 上芯片工藝中形成半導(dǎo)體芯片之后，半導(dǎo)體晶片具有適合于進(jìn)行支撐 襯底的去除的結(jié)構(gòu)。
在基礎(chǔ)晶片上可以以預(yù)定間隔設(shè)置多個半導(dǎo)體芯片。在此情況下， 通過切割其中在晶片中不設(shè)置半導(dǎo)體芯片的區(qū)域可以獲得多個半導(dǎo)體 器件。
根據(jù)本發(fā)明，提供一種用于制造半導(dǎo)體器件的方法，其中半導(dǎo)體 芯片具有包括電路形成區(qū)的SOI襯底，該方法包括制備基礎(chǔ)晶片；制 備半導(dǎo)體芯片，其中設(shè)置通過包括支撐襯底、絕緣層和硅層構(gòu)成的SOI 襯底，絕緣層設(shè)置在支撐襯底上，用作覆蓋電路形成區(qū)中與基礎(chǔ)晶片 背對的表面的第一保護(hù)膜，硅層設(shè)置在絕緣層上，包括電路形成區(qū)， 并制備具有第二保護(hù)膜的半導(dǎo)體芯片，第二保護(hù)膜覆蓋電路形成區(qū)的 側(cè)表面；在基礎(chǔ)晶片上形成半導(dǎo)體芯片，使得硅層的一側(cè)面對基礎(chǔ)晶 片；以及通過刻蝕除去在基礎(chǔ)晶片上形成的半導(dǎo)體芯片的支撐襯底。
在該制造方法中，制備了半導(dǎo)體芯片，其中分別用第一保護(hù)膜和 第二保護(hù)膜覆蓋電路形成區(qū)的下表面和側(cè)表面。也就是說，在該形成 中，用這些保護(hù)膜覆蓋基礎(chǔ)晶片上形成的半導(dǎo)體芯片的露出表面。因 此，在除去中，可以穩(wěn)定地進(jìn)行支撐襯底的刻蝕。因此，可以獲得具 有高度減小的半導(dǎo)體器件。
根據(jù)本發(fā)明，提供一種用于制造半導(dǎo)體器件的方法，其中在第一 半導(dǎo)體芯片上形成具有包括電路形成區(qū)的SOI襯底的第二半導(dǎo)體芯片， 該方法包括制備基礎(chǔ)晶片，其中制備包括第一半導(dǎo)體芯片的基礎(chǔ)晶 片；制備其中設(shè)置通過包括支撐襯底、絕緣層和硅層構(gòu)成的SOI襯底的 半導(dǎo)體芯片，絕緣層設(shè)置在支撐襯底上，用作覆蓋電路形成區(qū)中與第 一半導(dǎo)體芯片背對的表面的第一保護(hù)膜，硅層設(shè)置在絕緣層上，包括 電路形成區(qū)；以及制備具有第二保護(hù)膜的第二半導(dǎo)體芯片，第二保護(hù) 膜覆蓋電路形成區(qū)的側(cè)表面；在對應(yīng)于基礎(chǔ)晶片上的第一半導(dǎo)體芯片 的部分上形成分層結(jié)構(gòu)的第二半導(dǎo)體芯片，使得硅層的一側(cè)面對基礎(chǔ)
晶片；通過刻蝕除去在基礎(chǔ)晶片上形成的第二半導(dǎo)體芯片的支撐襯底； 以及切割基礎(chǔ)晶片，以便在除去之后將第一半導(dǎo)體芯片分為小片。
在該制造方法中，制備第二半導(dǎo)體芯片，其中分別用第一保護(hù)膜 和第二保護(hù)膜覆蓋電路形成區(qū)的下表面和側(cè)表面。也就是說，在形成
半導(dǎo)體芯片中，用這些保護(hù)膜覆蓋第一半導(dǎo)體芯片上形成的第二半導(dǎo) 體芯片的露出表面。齒此，在除去中，可以穩(wěn)定地進(jìn)行支撐襯底的刻 蝕。因此，可以獲得具有高度減小的半導(dǎo)體器件。
根據(jù)本發(fā)明，提供一種用于制造半導(dǎo)體晶片的方法，其中在基礎(chǔ) 晶片上形成具有包括電路形成區(qū)的SOI襯底的第二半導(dǎo)體芯片，該方法 包括制備基礎(chǔ)晶片，其中制備了基礎(chǔ)晶片；制備半導(dǎo)體芯片，其中 設(shè)置通過包括支撐襯底、絕緣層和硅層構(gòu)成的SOI襯底，絕緣層設(shè)置在 支撐襯底上，用作覆蓋電路形成區(qū)中與基礎(chǔ)晶片背對的表面的第一保 護(hù)膜，硅層設(shè)置在絕緣層上，包括電路形成區(qū)，并制備具有第二保護(hù) 膜的半導(dǎo)體芯片，第二保護(hù)膜覆蓋電路形成區(qū)的側(cè)表面；在基礎(chǔ)晶片 上形成半導(dǎo)體芯片，使得硅層的一側(cè)面對基礎(chǔ)晶片；以及通過刻蝕除 去在基礎(chǔ)晶片上形成的半導(dǎo)體芯片的支撐襯底。
在該制造方法中，制備第二半導(dǎo)體芯片，其中分別用第一保護(hù)膜 和第二保護(hù)膜覆蓋電路形成區(qū)的下表面和側(cè)表面。也就是說，在該形 成中，用這些保護(hù)膜覆蓋基礎(chǔ)晶片上形成的半導(dǎo)體芯片的露出表面。 因此，在除去中，可以穩(wěn)定地進(jìn)行支撐襯底的刻蝕。因此，可以獲得 高度減小的半導(dǎo)體晶片。
根據(jù)本發(fā)明，實現(xiàn)了具有適合于實現(xiàn)高成品率和減小高度的結(jié)構(gòu) 的半導(dǎo)體器件和半導(dǎo)體晶片以及用于制造該半導(dǎo)體器件和半導(dǎo)體晶片 的方法。
結(jié)合附圖從下面的說明將使本發(fā)明的上述及其他目的、優(yōu)點和特 點更明顯，其中
圖l示意地示出了根據(jù)實施例的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖2示意地示出了根據(jù)實施例的半導(dǎo)體晶片的結(jié)構(gòu)的剖面圖3示意地示出了用于制造根據(jù)實施例的各個半導(dǎo)體器件和半導(dǎo) 體晶片的方法的剖面工藝圖4示意地示出了用于制造根據(jù)實施例的各個半導(dǎo)體器件和半導(dǎo) 體晶片的方法的剖面工藝圖5示意地示出了用于制造根據(jù)實施例的各個半導(dǎo)體器件和半導(dǎo) 體晶片的方法的剖面工藝圖6示意地示出了用于制造根據(jù)實施例的各個半導(dǎo)體器件和半導(dǎo) 體晶片的方法的剖面工藝圖7示意地示出了用于制造根據(jù)實施例的各個半導(dǎo)體器件和半導(dǎo) 體晶片的方法的剖面工藝圖8示意地示出了用于制造根據(jù)實施例的各個半導(dǎo)體器件和半導(dǎo) 體晶片的方法的剖面工藝圖9示意地示出了用于制造根據(jù)實施例的各個半導(dǎo)體器件和半導(dǎo) 體晶片的方法的剖面工藝圖10示意地示出了用于制造根據(jù)實施例的各個半導(dǎo)體器件和半導(dǎo) 體晶片的方法的剖面工藝圖ll示意地示出了根據(jù)實施例的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖；以
及
圖12示意地示出了根據(jù)實施例的半導(dǎo)體器件的結(jié)構(gòu)的剖面圖。
具體實施例方式
現(xiàn)在將參考說明性實施例在描述本發(fā)明。本領(lǐng)域技術(shù)人員將認(rèn)識 到可以使用本發(fā)明的講述實現(xiàn)許多選擇性的實施例，并且本發(fā)明不局 限于用于說明性目的而說明的實施例。
下面將參考的附圖詳細(xì)地描述根據(jù)本發(fā)明的半導(dǎo)體器件和半導(dǎo)體
晶片及其制造方法的實施例。應(yīng)當(dāng)注意，在附圖的描述中，當(dāng)相同標(biāo) 記添加至相同元件時，不再重復(fù)地描述。
圖l所示的半導(dǎo)體器件l具有第一半導(dǎo)體芯片(半導(dǎo)體芯片IO)和 以分層結(jié)構(gòu)形成在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片(半導(dǎo)體芯片
20)，第二半導(dǎo)體芯片具有包括電路形成區(qū)A1的半導(dǎo)體襯底22。第二 半導(dǎo)體芯片具有第一保護(hù)膜(絕緣層34)和第二保護(hù)膜(保護(hù)膜38)， 第一保護(hù)膜覆蓋電路形成區(qū)A1中與半導(dǎo)體芯片背對的表面，第二保護(hù) 膜覆蓋電路形成區(qū)A1的側(cè)表面。
圖2所示的半導(dǎo)體晶片3具有基礎(chǔ)晶片80和形成在基礎(chǔ)晶片80上的 半導(dǎo)體芯片20，半導(dǎo)體芯片20具有包括電路形成區(qū)A1的半導(dǎo)體襯底22。 半導(dǎo)體芯片20具有第一保護(hù)膜(絕緣層34)和第二保護(hù)膜(保護(hù)膜38)， 第一保護(hù)膜覆蓋電路形成區(qū)A1中與基礎(chǔ)晶片80背對的表面，第二保護(hù) 膜覆蓋電路形成區(qū)A1的側(cè)表面。
圖3至10所示的用于制造半導(dǎo)體1的方法包括制備基礎(chǔ)晶片80， 其中制備了包括第一半導(dǎo)體芯片(半導(dǎo)體芯片IO)的基礎(chǔ)晶片80;制 備半導(dǎo)體芯片，其中設(shè)置通過包括支撐襯底32、絕緣層34和硅層36構(gòu) 成的SOI襯底(SOI晶片)，絕緣層34設(shè)置在支撐襯底32上，用作覆蓋 電路形成區(qū)A1中與第一半導(dǎo)體芯片背對的表面的第一保護(hù)膜，硅層36 設(shè)置在絕緣層上34，包括電路形成區(qū)A1，并制備具有第二保護(hù)膜(保 護(hù)膜38)的第二半導(dǎo)體芯片(半導(dǎo)體芯片20)，第二保護(hù)膜(保護(hù)膜 38)覆蓋電路形成區(qū)A1的側(cè)表面；在對應(yīng)于基礎(chǔ)晶片80上的第一半導(dǎo) 體芯片的部分上形成分層結(jié)構(gòu)的第二半導(dǎo)體芯片，使得硅層36的一側(cè) 面對基礎(chǔ)晶片80;通過刻蝕除去以分層結(jié)構(gòu)形成在基礎(chǔ)晶片80上的第 二半導(dǎo)體芯片的支撐襯底32;以及切割基礎(chǔ)晶片80，以便在除去之后 將第一半導(dǎo)體芯片分為小片。
圖3至10所示的用于制造半導(dǎo)體晶片3的方法包括制備基礎(chǔ)晶片
80，其中制備了基礎(chǔ)晶片80;制備半導(dǎo)體芯片，其中設(shè)置通過包括支
撐襯底32、絕緣層34和硅層36構(gòu)成的SOI襯底(SOI晶片)，絕緣層34 設(shè)置在支撐襯底32上，用作覆蓋電路形成區(qū)A1中與基礎(chǔ)晶片80背對的 表面的第一保護(hù)膜，硅層36設(shè)置在絕緣層34上，包括電路形成區(qū)A1， 并制備具有第二保護(hù)膜(保護(hù)膜38)的半導(dǎo)體芯片20，第二保護(hù)膜(保 護(hù)膜38)覆蓋電路形成區(qū)A1的側(cè)表面；在基礎(chǔ)晶片80上形成半導(dǎo)體芯 片20，使得硅層36的一側(cè)面對基礎(chǔ)晶片80;以及通過刻蝕除去以分層 結(jié)構(gòu)形成在基礎(chǔ)晶片80上的半導(dǎo)體芯片20的支撐襯底32。
圖l是示出了根據(jù)本實施例的半導(dǎo)體器件的剖面圖。半導(dǎo)體器件l 具有半導(dǎo)體芯片IO (第一半導(dǎo)體芯片)、半導(dǎo)體芯片20 (第二半導(dǎo)體 芯片)和半導(dǎo)體芯片40 (第三半導(dǎo)體芯片)。通過包括例如硅襯底等 半導(dǎo)體襯底12和在半導(dǎo)體襯底12上設(shè)置的互連層14構(gòu)成半導(dǎo)體芯片 10。
半導(dǎo)體芯片20形成在半導(dǎo)體芯片10上。通過包括半導(dǎo)體襯底22和 設(shè)置在半導(dǎo)體襯底22上的互連層24構(gòu)成半導(dǎo)體芯片20。半導(dǎo)體芯片IO 的互連層14和半導(dǎo)體芯片20的互連層24互相面對。此外，在本實施例 中，半導(dǎo)體芯片10的面積大于半導(dǎo)體芯片20的面積。因此，半導(dǎo)體芯 片20的側(cè)表面位于半導(dǎo)體芯片10的側(cè)表面內(nèi)，而半導(dǎo)體芯片10的側(cè)表 面朝半導(dǎo)體芯片20的外部凸出。
通過包括絕緣層34和硅層36構(gòu)成作為SOI襯底的半導(dǎo)體襯底22，硅 層36設(shè)置在絕緣層34上，包括電路形成區(qū)A1。這里，電路形成區(qū)A1是 在半導(dǎo)體襯底22內(nèi)的區(qū)域；以及，在電路形成區(qū)A1中，設(shè)置電路器件
的元件。電路器件的元件是例如用作晶體管等的源-漏區(qū)的擴(kuò)散層。絕 緣層34用作保護(hù)膜(第一保護(hù)膜)，覆蓋電路形成區(qū)A1的整個下表面 (半導(dǎo)體芯片10的背對一側(cè)的表面)。應(yīng)當(dāng)注意，絕緣層34不嚴(yán)格地 覆蓋設(shè)置有之后描述的穿通電極50的部分中的下表面，但是可以認(rèn)為 絕緣層34基本上覆蓋整個下表面。絕緣層34暴露于半導(dǎo)體芯片20的下
表面(半導(dǎo)體芯片10的背對一側(cè)的表面)。絕緣層34由具有刻蝕劑抵
抗性的材料構(gòu)成。絕緣層34由例如Si02等構(gòu)成。
在半導(dǎo)體襯底22中，設(shè)置保護(hù)膜38 (第二保護(hù)膜)。保護(hù)膜38覆 蓋電路形成區(qū)A1的整個惻表面。此外，保護(hù)膜38從硅層36到達(dá)絕緣層 34。具體地，保護(hù)膜38從硅層36的表面開始貫穿硅層36延伸至絕緣層 34的內(nèi)部。保護(hù)膜38由具有刻蝕劑抵抗性的材料構(gòu)成。例如，保護(hù)膜 38由如Si02等的絕緣膜構(gòu)成，或例如Cu、 W等的金屬膜構(gòu)成。應(yīng)當(dāng)注 意可以由絕緣膜和金屬膜兩種膜構(gòu)成保護(hù)膜38。盡管在設(shè)置被部分地 開口的保護(hù)膜38的情況下，保護(hù)膜38不嚴(yán)格地覆蓋整個側(cè)表面，但是， 整個側(cè)表面被基本上覆蓋是適合的。
在本實施例中，互連層24的側(cè)表面也覆有圖中未示出的保護(hù)膜(第 三保護(hù)膜)。例如是密封環(huán)的該保護(hù)膜由具有刻蝕劑抵抗性的材料構(gòu) 成。此外，至于保護(hù)膜的材料，例如，可以使用與互連層24內(nèi)的互連 相同的材料。
在電路形成區(qū)A1中設(shè)置穿通電極50。穿通電極50從硅層36達(dá)到絕 緣層34。具體地，穿通電極50從硅層36的表面開始貫穿硅層36延伸至 絕緣層34的內(nèi)部。在本實施例中，在絕緣層34的一側(cè)處的上述保護(hù)膜 38和穿通電極50的端面位置近似與絕緣層34的表面位置相同。
在半導(dǎo)體芯片20上形成半導(dǎo)體芯片40。半導(dǎo)體芯片40具有支撐襯 底42、設(shè)置在支撐襯底42上的絕緣層44以及由設(shè)置在絕緣層上的硅層 46構(gòu)成的SOI襯底。支撐襯底42是例如硅襯底等。此外，互連層48設(shè)置 在硅層46上。半導(dǎo)體芯片20的下表面和半導(dǎo)體芯片40的互連層48布置 為彼此面對。但是，并不總是必需通過包括SOI襯底來構(gòu)成半導(dǎo)體芯片 40;通過包括其他種類的半導(dǎo)體襯底來構(gòu)成也是適合的。
圖2示出了根據(jù)本發(fā)明的半導(dǎo)體晶片的一個實施例的剖面圖。半導(dǎo)
體晶片3具有基礎(chǔ)晶片80、半導(dǎo)體芯片20和半導(dǎo)體芯片40。半導(dǎo)體芯片 20和半導(dǎo)體芯片40的結(jié)構(gòu)與圖1中所示的相同。通過包括如硅襯底等的 半導(dǎo)體襯底82以及半導(dǎo)體襯底82上的互連層84構(gòu)成基礎(chǔ)晶片80。應(yīng)當(dāng) 注意，至于基礎(chǔ)晶片80，它不局限于其中設(shè)置了包括晶體管的LSI的普 通晶片；在基礎(chǔ)晶片上設(shè)置無源元件或僅僅設(shè)置導(dǎo)電圖形也是適合的。
在基礎(chǔ)晶片80上，以預(yù)定間隔形成分層結(jié)構(gòu)的多個半導(dǎo)體芯片20。 間隔設(shè)為大于在切割基礎(chǔ)晶片80的時候使用的切割刀片的厚度。
現(xiàn)在將參考圖3至10描述半導(dǎo)體器件1和半導(dǎo)體晶片3的方法的一 個例子，作為用于制造根據(jù)本發(fā)明的各個半導(dǎo)體器件和半導(dǎo)體晶片的 方法的一個實施例。首先，在第一硅晶片上連續(xù)地形成Si02膜342、 SiN 膜344和Si02膜346，以使支撐襯底32變?yōu)榉謱咏Y(jié)構(gòu)。在第一硅晶片上， 粘附將變?yōu)楣鑼?6的第二硅晶片；以及使其在真空中退火，由此獲得 SOI晶片，其中在支撐襯底32上形成分層結(jié)構(gòu)的絕緣層34和硅層36。也 就是說，本實施例中的絕緣層34被構(gòu)成為由Si02膜342、SiN膜344和SiOz 膜346構(gòu)成的多層膜(圖3)。應(yīng)當(dāng)注意可以使用SiCN膜或SiON膜或其 組合代替SiN膜344或除SiN膜344之外可以使用SiCN膜或SiON膜或其 組合是適合的。
接下來，例如，通過千法刻蝕技術(shù)，沿電路形成區(qū)A1和劃線區(qū)A2 之間的邊界形成從硅層36到達(dá)絕緣層34的溝槽62。在本實施例中，同 時形成溝槽62和用于穿通電極50的孔64。此外，在該狀態(tài)下熱氧化硅 層36時，形成絕緣膜66和絕緣膜68 (圖4)。
接下來，在將金屬嵌入溝槽62時形成金屬膜72 (圖5)。利用這種 工藝，形成保護(hù)膜38。也就是說，在本實施例中，用絕緣膜66和金屬 膜72形成保護(hù)膜38。此時，在填充溝槽62的同時，金屬膜74也被填充 到孔64中。因此，形成由絕緣膜68和金屬膜74構(gòu)成的穿通電極50。在 形成例如阻擋金屬如TiN、 TaN或Ta等之后，通過鍍的技術(shù)或CVD技術(shù)
形成Cu或W，在溝槽和孔中填充金屬。此外，除溝槽62和孔64的內(nèi)部 以外形成的金屬膜和硅層36上的絕緣膜被除去。
接下來，在電路形成區(qū)A1上形成必要的電路和互連層24之后，在 執(zhí)行劃線區(qū)A2的切割時獲得多個半導(dǎo)體芯片20 (圖6)。如上制造半導(dǎo) 體芯片20的工藝被稱作半導(dǎo)體芯片制備工藝。
繼而，制備基礎(chǔ)晶片80 (基礎(chǔ)晶片制備工藝)。應(yīng)當(dāng)注意執(zhí)行半 導(dǎo)體芯片制備工藝和基礎(chǔ)晶片制備工藝的順序是任意的。在基礎(chǔ)晶片 80上形成分層結(jié)構(gòu)的半導(dǎo)體芯片20 (形成工藝)。能夠使用例如活化 鍵合工藝，用于基礎(chǔ)晶片80和半導(dǎo)體芯片20之間的鍵合。表面活化鍵 合工藝使用CMP技術(shù)(化學(xué)機(jī)械拋光技術(shù))等平整兩個鍵合的表面。 然后，使用等離子體照射技術(shù)等活化相對的電極和相對的絕緣膜。保 持活化條件下執(zhí)行鍵合。應(yīng)當(dāng)注意在使用普通倒裝片鍵合工藝的情況 下，在電極之間執(zhí)行鍵合以及樹脂密封是適宜的。在本實施例中，以 預(yù)定間隔在基礎(chǔ)晶片80上形成分層結(jié)構(gòu)的多個半導(dǎo)體芯片20 (圖7)。
接下來，通過例如濕法刻蝕技術(shù)從半導(dǎo)體芯片20除去支撐襯底32 (除去工藝)。在除去支撐襯底32中，在執(zhí)行濕法刻蝕之前，使用機(jī) 械拋光技術(shù)等除去支撐襯底32至一定的程度也可以是適當(dāng)?shù)?。利用這 種工藝，增加半導(dǎo)體器件1和半導(dǎo)體晶片3的生產(chǎn)率(圖8)。此外，制 備半導(dǎo)體芯片40，然后半導(dǎo)體芯片40以分層結(jié)構(gòu)形成在半導(dǎo)體芯片20 上。根據(jù)上述工藝，獲得半導(dǎo)體晶片3 (圖9)。
此外，切割在基礎(chǔ)晶片80中未設(shè)置半導(dǎo)體芯片20的區(qū)域。用上面 的這種方法，獲得半導(dǎo)體器件l (圖IO)。
現(xiàn)在將描述本實施例的效果。
在本實施例中，分別用絕緣層34和保護(hù)膜38覆蓋半導(dǎo)體芯片20的
電路形成區(qū)A1的下表面和側(cè)表面。也就是說，用這些保護(hù)膜覆蓋半導(dǎo)
體芯片IO (或基礎(chǔ)晶片80)上形成的半導(dǎo)體芯片20的露出表面。為此， 在晶片上芯片工藝中形成分層結(jié)構(gòu)的半導(dǎo)體芯片20之后，半導(dǎo)體器件l 和半導(dǎo)體晶片3具有用于執(zhí)行支撐襯底32的去除的適當(dāng)結(jié)構(gòu)。也就是 說，當(dāng)通過濕法刻蝕技術(shù)除去支撐襯底32時，可以用上述保護(hù)膜(絕 緣層34和保護(hù)膜38)保護(hù)電路形成區(qū)A1免受刻蝕劑影響。因此，在除 去中，可以穩(wěn)定地執(zhí)行支撐襯底32的刻蝕。
此外，在互連層24的側(cè)表面設(shè)置具有刻蝕劑抵抗性的第三保護(hù)膜； 因此，可以更穩(wěn)定地執(zhí)行支撐襯底32的刻蝕。但是，設(shè)置第三保護(hù)膜 不是必不可少的。例如，當(dāng)互連層24的層間絕緣膜具有足夠的刻蝕劑 抵抗性時，盡管不設(shè)置第三保護(hù)膜，但是仍充分地保持刻蝕的穩(wěn)定性。 應(yīng)當(dāng)注意，代替第三保護(hù)膜，或者除第三保護(hù)膜之外，上述保護(hù)膜38 可以設(shè)置為覆蓋互連層24的整個側(cè)表面。也就是說，保護(hù)膜38設(shè)置為 不僅覆蓋電路形成區(qū)A1的側(cè)表面而且覆蓋互連層24的側(cè)表面可以是適 合的。在此情況下，實現(xiàn)能用簡單的結(jié)構(gòu)更穩(wěn)定地執(zhí)行支撐襯底32的 刻蝕的半導(dǎo)體器件。為了獲得具有這種結(jié)構(gòu)的保護(hù)膜38，可以在電路 形成區(qū)A1和互連層24的形成之后執(zhí)行保護(hù)膜38的形成。應(yīng)當(dāng)注意，在 互連層24中，除互連之外，可以包括各種電路元件如電極端子、各種 無源元件等。
在上述實施例中，使用晶片上芯片工藝制造半導(dǎo)體器件l和半導(dǎo)體 晶片3。因此，在基礎(chǔ)晶片80上預(yù)先僅僅形成確定為無缺陷的產(chǎn)品的分 層結(jié)構(gòu)的半導(dǎo)體芯片20變?yōu)榭赡?。為此，可以獲得具有高成品率的半 導(dǎo)體器件1和半導(dǎo)體晶片3。此外，由于使用晶片上芯片工藝，可以容 易地獲得其中具有不同尺寸的半導(dǎo)體芯片形成為分層結(jié)構(gòu)的半導(dǎo)體器 件。具有不同尺寸的半導(dǎo)體芯片能形成在分層結(jié)構(gòu)中，導(dǎo)致增加半導(dǎo) 體器件的布局的自由度。
此外，在基礎(chǔ)晶片80上形成分層結(jié)構(gòu)的半導(dǎo)體芯片20之后，執(zhí)行
支撐襯底32的除去。為此，與日本特許-公開專利公開No.l996-125120 中描述的半導(dǎo)體器件不同，沒有必要保證在半導(dǎo)體芯片20經(jīng)受獨立地 處理的情況下需要的厚度。因此，可以獲得非常薄的半導(dǎo)體芯片20。 使每個半導(dǎo)體芯片薄，導(dǎo)致其中每個薄半導(dǎo)體芯片形成為分層結(jié)構(gòu)的
半導(dǎo)體器件的高度減小。
在半導(dǎo)體器件1中，半導(dǎo)體芯片10的面積大于半導(dǎo)體芯片2 0的面 積。利用這種結(jié)構(gòu)，在半導(dǎo)體芯片20的側(cè)面的半導(dǎo)體芯片10的表面上 產(chǎn)生不形成半導(dǎo)體芯片20的區(qū)域。例如，在該區(qū)域上可以設(shè)置外部互 連。因此，在最上的芯片(半導(dǎo)體芯片40對應(yīng)于半導(dǎo)體器件1中的這些 芯片)上設(shè)置外部互連變得沒有必要；可以實現(xiàn)半導(dǎo)體器件l的高度進(jìn) 一步減小。
在基礎(chǔ)晶片80上設(shè)置多個半導(dǎo)體芯片。利用這種結(jié)構(gòu)，可以同時
制造多個半導(dǎo)體器件；因此增加半導(dǎo)體器件的制造生產(chǎn)率。
此外，由于在半導(dǎo)體芯片20上設(shè)置穿通電極50，可以容易地實現(xiàn) 半導(dǎo)體芯片20和半導(dǎo)體芯片40之間的導(dǎo)電性。此外，與通過引線鍵合 等實現(xiàn)半導(dǎo)體芯片20和半導(dǎo)體芯片40之間的導(dǎo)電性的情況相比較，獲 得提高處理速度和實現(xiàn)低功耗等的效果。此外，由于用與保護(hù)膜38的 形成工藝相同的工藝制造穿通電極50，因此在不增加工藝數(shù)目的條件 下可以獲得具有穿通電極50的半導(dǎo)體芯片20。
但是，在本實施例中設(shè)置穿通電極50不是必不可少的。此外，以 分層結(jié)構(gòu)在半導(dǎo)體芯片10上形成半導(dǎo)體芯片20之后，通過從半導(dǎo)體芯 片20的后表面形成貫穿半導(dǎo)體襯底22的孔和通過在孔中填充導(dǎo)電材料 實現(xiàn)上述導(dǎo)電性是適合的。此外，用這種方法在分層的半導(dǎo)體芯片20 上形成外部電極端子使得與導(dǎo)電材料連接是適合的。形成這種外部電 極端子的半導(dǎo)體芯片是半導(dǎo)體芯片IO、半導(dǎo)體芯片20和半導(dǎo)體芯片40
的任意一種是適合的。
絕緣層34包括SiN膜344。為此，絕緣層34也適當(dāng)?shù)赜米鞣乐怪亟?屬等的擴(kuò)散的金屬擴(kuò)散阻擋層。此外，在絕緣層34包括SiON膜或SiCN 膜的情況下，絕緣層34也能用作金屬擴(kuò)散阻擋層。
盡管上面根據(jù)附圖描述了本發(fā)明的實施例，但是應(yīng)當(dāng)理解以上描 述是為說明本發(fā)明的目的而給出的，并且還可以采用除上述結(jié)構(gòu)以外 的各種結(jié)構(gòu)。
例如，通過使用引線鍵合技術(shù)引入普通半導(dǎo)體封裝，或通過利用 倒裝片鍵合技術(shù)等進(jìn)行貼裝，能在任意系統(tǒng)中引入上述的半導(dǎo)體器件
應(yīng)當(dāng)注意，在上述實施例中，在半導(dǎo)體器件1或半導(dǎo)體晶片3上設(shè) 置半導(dǎo)體芯片40不是必不可少的，可以導(dǎo)致半導(dǎo)體芯片20變?yōu)樽钌蠈?的芯片的結(jié)構(gòu)也是適合的。此外，絕緣層34由多層膜構(gòu)成不是必不可 少的；例如，絕緣層34是由Si02膜構(gòu)成的單層膜也是適合的。
此外，在半導(dǎo)體芯片20上設(shè)置晶體管等不是必不可少的。例如， 當(dāng)采用其中在半導(dǎo)體芯片20中僅僅設(shè)置無源元件或穿通電極的結(jié)構(gòu) 時，可以適當(dāng)?shù)厥褂冒雽?dǎo)體芯片20作為硅互連襯底。但是，在此情況 下，在半導(dǎo)體芯片20中設(shè)置第一保護(hù)膜(絕緣層34)和第二保護(hù)膜(保 護(hù)膜3S)。
此外，半導(dǎo)體芯片10具有形成在半導(dǎo)體襯底12上的穿通電極；并 且可以采用穿通電極通向半導(dǎo)體芯片10的下表面(與半導(dǎo)體芯片20背 對一側(cè)的表面)的結(jié)構(gòu)。
此外，在芯片形成為分層結(jié)構(gòu)之后提供重布線形成工藝是適合的。 重布線連接到任意的半導(dǎo)體芯片，此外，可以使用外部電極的形成。
此外，在半導(dǎo)體器件l中，在半導(dǎo)體芯片io上設(shè)置多個半導(dǎo)體芯片 20是適合的。
圖ll示出了圖l所示的半導(dǎo)體器件l的一個改進(jìn)例子的剖面圖。在
半導(dǎo)體器件la中，以分層結(jié)構(gòu)在半導(dǎo)體芯片10上連續(xù)地形成半導(dǎo)體芯 片91和半導(dǎo)體芯片92。此外，在半導(dǎo)體芯片92上設(shè)置重布線(外部電 極)96。半導(dǎo)體芯片91和半導(dǎo)體芯片92的結(jié)構(gòu)基本上與圖1所示的半導(dǎo) 體芯片20相同。這里，芯片區(qū)的面積以半導(dǎo)體芯片IO、半導(dǎo)體芯片91 和半導(dǎo)體芯片92的順序逐漸地減小。
圖12示出了圖1所示的半導(dǎo)體器件1的另一改進(jìn)例子的剖面圖。在 半導(dǎo)體器件lb中，以分層結(jié)構(gòu)在半導(dǎo)體芯片10上連續(xù)地形成半導(dǎo)體芯 片93、半導(dǎo)體芯片94和半導(dǎo)體芯片95。半導(dǎo)體芯片93的結(jié)構(gòu)和半導(dǎo)體 芯片94的結(jié)構(gòu)基本上與圖1所示的半導(dǎo)體芯片20的結(jié)構(gòu)相同。此外，半 導(dǎo)體芯片95的結(jié)構(gòu)基本上與圖1所示的半導(dǎo)體芯片40的結(jié)構(gòu)相同。這 里，半導(dǎo)體芯片93的芯片面積小于半導(dǎo)體芯片10的面積，半導(dǎo)體芯片 94的芯片面積大于半導(dǎo)體芯片93的面積，以及半導(dǎo)體芯片95的芯片面 積小于半導(dǎo)體芯片94的面積。
如由圖11和12可知，在以上描述的實施例的半導(dǎo)體器件l中，可以 自由地選擇芯片尺寸以形成分層結(jié)構(gòu)。應(yīng)當(dāng)注意，如圖12所示，當(dāng)在 相對小的芯片(半導(dǎo)體芯片93)上形成分層結(jié)構(gòu)的相對大的芯片(半 導(dǎo)體芯片94)時，優(yōu)選采用具有刻蝕劑抵抗性的材料設(shè)置半導(dǎo)體芯片 94的上表面(在半導(dǎo)體芯片93的一側(cè)的表面)。
很顯然本發(fā)明不局限于上述實施例，在不脫離本發(fā)明的范圍和精 神的條件下可以進(jìn)行修改和改變。
權(quán)利要求
1.一種半導(dǎo)體器件，包括第一半導(dǎo)體芯片；和形成在所述第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片具有包括電路形成區(qū)的半導(dǎo)體襯底，其中所述第二半導(dǎo)體芯片具有第一保護(hù)膜和第二保護(hù)膜，第一保護(hù)膜覆蓋所述電路形成區(qū)中與所述第一半導(dǎo)體芯片背對的表面，第二保護(hù)膜覆蓋所述電路形成區(qū)的側(cè)表面；以及貫穿所述第一保護(hù)膜的穿通電極。
2. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中所述第一半導(dǎo)體芯片的面 積大于所述第二半導(dǎo)體芯片的面積。
3. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中通過包括絕緣層和硅層構(gòu) 成所述半導(dǎo)體襯底，所述絕緣層用作所述第一保護(hù)膜，所述硅層設(shè)置 在所述絕緣層上，包括所述電路形成區(qū)，以及其中所述絕緣層在所述 第二半導(dǎo)體芯片中與所述第一半導(dǎo)體芯片背對的表面上露出。
4. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中所述第二半導(dǎo)體芯片在所 述電路形成區(qū)的下部具有互連層，以及其中設(shè)置第三保護(hù)膜從而覆蓋 所述互連層的側(cè)表面和所述第二保護(hù)膜。
5. 根據(jù)權(quán)利要求l的半導(dǎo)體器件，其中所述第二半導(dǎo)體芯片包括 在所述電路形成區(qū)中貫穿所述半導(dǎo)體襯底的導(dǎo)體。
6. 根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中所述半導(dǎo)體器件包括在所 述第二半導(dǎo)體芯片上形成的第三半導(dǎo)體芯片，以及其中所述第二半導(dǎo) 體芯片通過所述導(dǎo)體電連接到所述第三半導(dǎo)體芯片。
7. —種半導(dǎo)體晶片，包括 基礎(chǔ)晶片；和形成在所述基礎(chǔ)晶片上的半導(dǎo)體芯片，其具有包括電路形成區(qū)的 半導(dǎo)體襯底，其中所述半導(dǎo)體芯片具有第一保護(hù)膜和第二保護(hù)膜，第一保護(hù)膜 覆蓋所述電路形成區(qū)中與所述基礎(chǔ)晶片背對的表面，第二保護(hù)膜覆蓋 所述電路形成區(qū)的側(cè)表面；以及貫穿所述第一保護(hù)膜的穿通電極。
8. 根據(jù)權(quán)利要求7的半導(dǎo)體晶片，其中在所述基礎(chǔ)晶片上以預(yù)定 間隔設(shè)置多個所述半導(dǎo)體芯片。
9. 根據(jù)權(quán)利要求7的半導(dǎo)體晶片，其中所述半導(dǎo)體芯片在所述電 路形成區(qū)的下部具有互連層，以及其中設(shè)置第三保護(hù)膜從而覆蓋所述 互連層。
10. 根據(jù)權(quán)利要求7的半導(dǎo)體晶片，其中所述半導(dǎo)體芯片包括在所 述電路形成區(qū)中貫穿半導(dǎo)體襯底的導(dǎo)體。
11. 根據(jù)權(quán)利要求IO的半導(dǎo)體晶片，其中所述半導(dǎo)體晶片包括在 所述半導(dǎo)體芯片上形成的上部半導(dǎo)體芯片，以及其中所述半導(dǎo)體芯片 通過所述導(dǎo)體電連接到所述上部半導(dǎo)體芯片。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件。該半導(dǎo)體器件(1)具有第一半導(dǎo)體芯片(10)和第二半導(dǎo)體芯片(20)。第二半導(dǎo)體芯片(20)形成在第一半導(dǎo)體芯片(10)上。通過包括半導(dǎo)體襯底(22)構(gòu)成第二半導(dǎo)體芯片(20)。通過包括絕緣層(34)和硅層(36)構(gòu)成作為SOI襯底的半導(dǎo)體襯底(22)，其中硅層(36)設(shè)置在絕緣層(34)上，包括電路形成區(qū)(A1)。用作第一保護(hù)膜的絕緣層(34)覆蓋電路形成區(qū)(A1)的下表面，即與半導(dǎo)體芯片(10)背對的表面。第二保護(hù)膜(38)設(shè)置在半導(dǎo)體襯底(22)上。第二保護(hù)膜(38)覆蓋電路形成區(qū)(A1)的側(cè)表面。
文檔編號H01L25/00GK101188231SQ20071019954
公開日2008年5月28日 申請日期2005年6月29日 優(yōu)先權(quán)日2004年6月30日
發(fā)明者栗田洋一郎 申請人:恩益禧電子股份有限公司