專利名稱：多芯片堆棧封裝方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于集成電路的封裝結(jié)構(gòu)，特別是有關(guān)于一種結(jié)合LOC (Lead on Chip)及COL (Chip on Lead)技術(shù)的多芯片堆棧的封裝方法。
背景技術(shù)：
近年來，半導(dǎo)體的后段制備工藝都在進(jìn)行三度空間(ThreeDimension; 3D)的封裝，以期利用最少的面積來達(dá)到較高的密度或是內(nèi)存的容量等。 為了能達(dá)到此一目的，現(xiàn)階段已發(fā)展出使用芯片堆棧(chip stacked)的方式 來達(dá)成三度空間(Three Dimension; 3D)的封裝。
在公知技術(shù)中，例如美國專利第6,744,121，即揭露一種使用導(dǎo)線架來 形成多芯片堆棧的結(jié)構(gòu)，如圖la所示。很明顯地，在圖l的封裝結(jié)構(gòu)中， 為避免下層芯片的金屬導(dǎo)線與上層堆棧芯片的背面接觸，故將導(dǎo)線架作了 多次彎折，由彎折所形成的高度差來保護(hù)下層芯片的金屬導(dǎo)線。然而，經(jīng) 過多次彎折的導(dǎo)線架容易變形，造成后續(xù)芯片不易對準(zhǔn)。另外，彎折的導(dǎo) 線架會使得封裝結(jié)構(gòu)松散，致使無法縮小封裝體積。此外，由于導(dǎo)線架作 了多次彎折，因此每個芯片與導(dǎo)線架的黏著面積不足，容易在注膜過程中， 造成芯片脫離。
另外，在美國專利第6，838，754及美國專利第6,977,427，也揭露一種 使用導(dǎo)線架來形成多芯片堆棧的結(jié)構(gòu)，如圖lb及圖lc所示，同樣的，在 圖lb及圖lc的實施例中，均可能在上層芯片與下層芯片接合的過程中， 發(fā)生上層芯片的背面與下層芯片上的金屬導(dǎo)線接觸而造成短路或金屬導(dǎo) 線剝落等問題。此外，多個芯片堆棧在一封裝體內(nèi)時，使得此多芯片堆棧結(jié)構(gòu)在操作 時，會產(chǎn)生熱效應(yīng)；若此熱效應(yīng)無法迅速地排至多芯片堆棧結(jié)構(gòu)之外時， 會使芯片的可靠度降低。

發(fā)明內(nèi)容
本發(fā)明的目的在提供一種多芯片堆棧封裝方法。
本發(fā)明的另一主要目的在提供一種以導(dǎo)線架為基板的多芯片堆棧封 裝方法，并利用金屬間隔組件與導(dǎo)線架上的散熱鰭片連接，使得多芯片堆 棧結(jié)構(gòu)于操作時所產(chǎn)生的熱效應(yīng)能由導(dǎo)線架上的散熱鰭片，將熱效應(yīng)排至 多芯片堆棧結(jié)構(gòu)之外，以增加芯片的可靠度。
為實現(xiàn)上述目的，本發(fā)明提供的多芯片堆棧封裝方法，包括 提供一導(dǎo)線架，其具有一上表面及一下表面，由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù) 個外引腳所構(gòu)成，該些內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的 第二內(nèi)引腳群，且該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的末端以一間隔 相對排列的，其中于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的接近中央?yún)^(qū) 域，各配置一散熱鰭片；
固接一第一芯片，將該第一芯片固接于該導(dǎo)線架的該下表面，并使該 第一芯片的主動面上接近中央?yún)^(qū)域所配置的復(fù)數(shù)個第一焊墊曝露于該些
第一內(nèi)引腳群與該些第二內(nèi)引腳群末端的該間隔之間；
形成復(fù)數(shù)條第一金屬導(dǎo)線，將該第一芯片的該些第一焊墊電性連接至 該些第一內(nèi)引腳群及該些第二內(nèi)引腳群；
形成金屬間隔組件，將至少一對金屬間隔組件形成在該導(dǎo)線架的散熱 鰭片上；
形成一高分子材料層，系充填于該第一內(nèi)引腳群與該第二內(nèi)弓I腳群之 末端的間隔區(qū)中，并覆蓋該第一芯片中的該第一焊墊以及該復(fù)數(shù)條第一金 屬導(dǎo)線；固接一第二芯片，該第二芯片具有一主動面及一相對該主動面之背 面，將該背面固接于該高分子材料層之上并與該金屬間隔組件接觸，且該 第二芯片之該主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第二焊墊；
形成復(fù)數(shù)條第二金屬導(dǎo)線，將該第二芯片的該主動面上的該些第二焊
墊電性連接至該些第一內(nèi)引腳群及該些第二內(nèi)引腳群的該上表面；及注入 一模流以形成一封裝體，以包覆該第一芯片、該些第一金屬導(dǎo)線、該
第二芯片、該些第二金屬導(dǎo)線、該些第一內(nèi)引腳群及該些第二內(nèi)引腳群，
且曝露出該復(fù)數(shù)個外引腳。
所述的封裝方法，其中，包含于該些第一內(nèi)引腳群與該些第二內(nèi)引腳
群末端的間隔之間配置有至少一 總線。
所述的封裝方法，其中，該散熱鰭片的寬度大于該些內(nèi)引腳。 所述封裝方法，其中，該金屬間隔組件的高度大于該些第一金屬導(dǎo)線
的最大弧高。
本發(fā)明提供的多芯片堆棧封裝方法，還包括
提供一導(dǎo)線架，其具有一上表面及一下表面，由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù) 個外引腳所構(gòu)成，該些內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的 第二內(nèi)引腳群，且該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的末端以一間隔 相對排列的，其中于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的接近中央?yún)^(qū)
域，各配置一散熱鰭片；
提供一第一芯片，其具有一主動面上接近中央?yún)^(qū)域所配置的復(fù)數(shù)個第 一焊墊曝露于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的該間隔之間；
形成一第一黏著層，用以固接該第一芯片，由該第一黏著層固接于該 導(dǎo)線架的該下表面；
固接一第一芯片，藉由該第一黏著層將該第一芯片固接于該導(dǎo)線架之 下表面，并使該第一芯片之一主動面上接近中央?yún)^(qū)域所配置之復(fù)數(shù)個第一 焊墊曝露于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群末端之該間隔之間；
8形成復(fù)數(shù)條第一金屬導(dǎo)線，由該些第一金屬導(dǎo)線將該第一芯片的該些 第一焊墊電性連接至該些第一 內(nèi)引腳群及該些第二內(nèi)引腳群；
形成金屬間隔組件，將至少一對金屬間隔組件形成在該導(dǎo)線架的散熱 鰭片上；
形成一第二黏著層，形成在該第一芯片的部份該主動面上并包覆該些 第一金屬導(dǎo)線及該些第一內(nèi)引腳群與該些第二內(nèi)引腳群末端的該間隔；
固接一第二芯片，將該第二芯片的一背面藉由該第二黏著層固接于該 導(dǎo)線架的該上表面，且該第二芯片的一背面與該金屬間隔組件接觸，而該 第二芯片相對該背面的一主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第二焊墊；
形成復(fù)數(shù)條第二金屬導(dǎo)線，將該第二芯片的該主動面上的該些第二焊 墊電性連接至該些第一內(nèi)引腳群及該些第二內(nèi)引腳群的該上表面；及
注入一模流以形成一封裝體，以包覆該第一芯片、該些第一金屬導(dǎo)線、 該第二芯片、該些第二金屬導(dǎo)線、該些第一內(nèi)引腳群及該些第二內(nèi)引腳群， 且曝露出該復(fù)數(shù)個外引腳。
所述的封裝方法，其中，包含于該些第一內(nèi)引腳群與該些第二內(nèi)引腳 群末端的間隔之間配置有至少一總線。
本發(fā)明提供的多芯片堆棧封裝方法，還包括
提供一導(dǎo)線架，其具有一上表面及一下表面，由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù) 個外引腳所構(gòu)成，該些內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的 第二內(nèi)引腳群，且該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的末端系以一間 隔相對排列的，其中于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的接近中央 區(qū)域，各配置一散熱鰭片；
提供一第一芯片，其具有一主動面上接近中央?yún)^(qū)域所配置的復(fù)數(shù)個第
一焊墊曝露于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的該間隔之間；
固接該第一芯片，將該第一芯片固接于該導(dǎo)線架的該下表面，并使該 第一芯片的一主動面上接近中央?yún)^(qū)域所配置的復(fù)數(shù)個第一焊墊曝露于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群末端的該間隔之間；
形成復(fù)數(shù)條第一金屬導(dǎo)線，由該些第一金屬導(dǎo)線將該第一芯片的該些
第一焊墊電性連接至該些第一內(nèi)引腳群及該些第二內(nèi)引腳群；
形成一對金屬間隔組件，將至少該對金屬間隔組件形成在該導(dǎo)線架的
散熱鰭片上；
提供一第二芯片，其具有一主動面及一相對該主動面的一背面，且該 主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第二焊墊； 形成一黏著層于該第二芯片的部份該背面上；
固接該第二芯片，由該黏著層將該第二芯片固接于該導(dǎo)線架的該上表 面以及該黏著層覆蓋位于該些第一內(nèi)引腳群及該些第二內(nèi)引腳群上的該 些第一金屬導(dǎo)線，且該第二芯片的背面未形有該黏著層的部份與該金屬間 隔組件接觸；
形成復(fù)數(shù)條第二金屬導(dǎo)線，將該第二芯片的該主動面上的該些第二悍 墊電性連接至該些第一內(nèi)引腳群及該些第二內(nèi)引腳群的該上表面；及
注入一模流以形成一封裝體，以包覆該第一芯片、該些第一金屬導(dǎo)線、 該第二芯片、該些第二金屬導(dǎo)線、該些第一內(nèi)引腳群及該些第二內(nèi)引腳群， 且曝露出該復(fù)數(shù)個外引腳。
所述的封裝方法，其中，包含于該些第一內(nèi)引腳群與該些第二內(nèi)引腳 群末端的間隔之間配置有至少一總線。
所述的封裝方法，其中，該黏著層可選自于下列的族群膠帶(tape)、 膠膜(die attached film)、高分子(polymer)及B-Stage樹脂。
所述的封裝方法，其中，該散熱鰭片的寬度大于該些內(nèi)引腳。
本發(fā)明提供的多芯片堆棧的封裝方法，利用間隔組件以確保上、下層 芯片間的距離，以保護(hù)下層芯片上的金屬導(dǎo)線。并利用金屬間隔組件與導(dǎo) 線架上的散熱鰭片連接，使得多芯片堆棧結(jié)構(gòu)于操作時所產(chǎn)生的熱效應(yīng)能 藉由導(dǎo)線架上的散熱鰭片，將熱效應(yīng)排至多芯片堆棧結(jié)構(gòu)之外，以增加芯片的可靠度。


圖la是一公知多芯片堆棧封裝的剖視圖lb是另一公知多芯片堆棧封裝的剖視圖lc是再一公知多芯片堆棧封裝的剖視圖2是根據(jù)本發(fā)明所揭露的技術(shù)中，多芯片堆棧的封裝結(jié)構(gòu)的俯視圖； 圖3是根據(jù)本發(fā)明所揭露的技術(shù)中，多芯片堆棧的封裝結(jié)構(gòu)的一具體
實施例的示意圖4是根據(jù)本發(fā)明所揭露的技術(shù)中，多芯片堆棧的封裝結(jié)構(gòu)的另一具 體實施例的示意圖5是根據(jù)本發(fā)明所揭露的技術(shù)中，具有總線的多芯片堆棧的封裝結(jié) 構(gòu)的具體實施例的示意圖6是根據(jù)本發(fā)明所揭露的技術(shù)中，多芯片堆棧的封裝結(jié)構(gòu)的又一具 體實施例的示意圖7是根據(jù)本發(fā)明所揭露的技術(shù)中，多芯片堆棧的封裝結(jié)構(gòu)的又一具 體實施例的示意圖；及
圖8是根據(jù)本發(fā)明所揭露的技術(shù)中，具有總線的多芯片堆棧的封裝結(jié) 構(gòu)的另一具體實施例的示意圖。
附圖中主要組件符號說明
IO第一芯片
102第一焊墊
20第二芯片
202第二焊墊
30金屬間隔組件
40黏著層50第一金屬導(dǎo)線
60第二金屬導(dǎo)線 70高分子材料 80封裝體 90黏著層 100導(dǎo)線架 110總線(bus bar) 120引腳
1201、 1203復(fù)數(shù)個內(nèi)引腳
1202、 1204復(fù)數(shù)個外引腳 130散熱鰭片
200多芯片堆棧的封裝結(jié)構(gòu)
具體實施例方式
為使對本發(fā)明的目的、構(gòu)造、特征、及其功能有進(jìn)一步的了解，配合 實施例詳細(xì)說明如下。
本發(fā)明在此所探討的方向為一種使用芯片堆棧的方式，來將復(fù)數(shù)個尺 寸相近似的芯片堆棧成一種三度空間的封裝結(jié)構(gòu)。為了能徹底地了解本發(fā) 明，將在下列的描述中提出詳盡的封裝步驟及其封裝結(jié)構(gòu)。顯然地，本發(fā) 明的施行并未限定芯片堆棧的方式的技藝者所熟習(xí)的特殊細(xì)節(jié)。另一方 面，眾所周知的芯片形成方式以及芯片薄化等后段制備工藝的詳細(xì)步驟并 未描述于細(xì)節(jié)中，以避免造成本發(fā)明不必要的限制。然而，對于本發(fā)明的 較佳實施例，則會詳細(xì)描述如下，然而除了這些詳細(xì)描述之外，本發(fā)明還 可以廣泛地施行在其它的實施例中，且本發(fā)明的范圍不受限定，其以申請 的權(quán)利要求范圍為準(zhǔn)。
在現(xiàn)代的半導(dǎo)體封裝制備工藝中，均是將一個已經(jīng)完成前段制備工藝(Front End Process)的晶圓(wafer)先進(jìn)行薄化處理(Thinning Process),將芯 片的厚度研磨至2 20 mil之間；然后，再選擇性地涂布(coating)或網(wǎng)印 (printing)—層高分子(polymer)材料于芯片的背面，此高分子材料可以是一 種樹脂(resin)，特別是一種B-Stage樹脂。再經(jīng)由一個烘烤或是照光制備工 藝，使得高分子材料呈現(xiàn)一種具有黏稠度的半固化膠；再接著，將一個可 以移除的膠帶(tape)貼附于半固化狀的高分子材料上；然后，進(jìn)行晶圓的切 割(sawing process),使晶圓成為一顆顆的芯片(die);最后，就可將一顆顆 的芯片與基板連接并且將芯片形成堆桟芯片結(jié)構(gòu)。
本發(fā)明主要提供一種形成多芯片堆棧的封裝方法，包括提供一導(dǎo)線 架，具有一上表面及一下表面，此導(dǎo)線架是由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù)個外引 腳所構(gòu)成，而內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的第二內(nèi)引 腳群，且第一內(nèi)引腳群與第二內(nèi)引腳群的末端是以一間隔相對排列的，其 中于第一內(nèi)引腳群與第二內(nèi)引腳群的接近中央?yún)^(qū)域，各配置一散熱鰭片； 固接一第一芯片，將第一芯片固接于導(dǎo)線架的下表面，其具有一主動面且 于主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第一焊墊；形成復(fù)數(shù)條第一金屬導(dǎo) 線，用以電性連接第一芯片上的第一焊墊及第一內(nèi)引腳群及第二內(nèi)引腳 群；固接一第二芯片，將第二芯片固接于導(dǎo)線架的上表面，其具有一主動 面且于主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第二焊墊；形成一對金屬間隔 組件，將一對金屬間隔組件形成在導(dǎo)線架的散熱鰭片之上并與第二芯片的 相對主動面的一背面接觸；形成復(fù)數(shù)條第二金屬導(dǎo)線，用以電性連接第一 內(nèi)引腳群及第二內(nèi)引腳群至第二芯片的第二焊墊；及注入一模流以形成一 封裝體，以包覆第一芯片、第一金屬導(dǎo)線、第二芯片、第二金屬導(dǎo)線、第 一內(nèi)引腳群及第二內(nèi)引腳群，且曝露出復(fù)數(shù)個外引腳。
本發(fā)明接著提供一種形成多芯片堆棧的封裝結(jié)構(gòu)的方法，包括提供 一導(dǎo)線架，具有一上表面及一下表面，由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù)個外引腳所 構(gòu)成，其內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳
13群，且第一內(nèi)引腳群與第二內(nèi)引腳群的末端是以一間隔相對排列的，并于 第一內(nèi)引腳群與第二內(nèi)引腳群的接近中央?yún)^(qū)域，各配置一散熱鰭片；固接 一第一芯片，將第一芯片固接于導(dǎo)線架的下表面，第一芯片具有一主動面 且干主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第一焊墊；形成復(fù)數(shù)條第一金屬 導(dǎo)線，用以將第一芯片上的第一焊墊電性連接至第一內(nèi)引腳群及第二內(nèi)引 腳群；形成一對金屬間隔組件在導(dǎo)線架的散熱鰭片之上；提供一第二芯片， 其具有一主動面且于主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第二焊墊，并于 相對主動面的背面上配置一黏著層；固接第二芯片是由黏著層固接于導(dǎo)線 架的上表面，其中黏著層覆蓋復(fù)數(shù)條第一金屬導(dǎo)線及一對金屬間隔組件， 并且第二芯片的背面與對金屬間隔組件接觸；形成復(fù)數(shù)條第二金屬導(dǎo)線， 用以將第一內(nèi)引腳群及第二內(nèi)引腳群電性連接至上表面與第二芯片的該 主動面上的該些第二焊墊；及注入一模流以形成一封裝體，以包覆第一芯 片、第一金屬導(dǎo)線、第二芯片、第二金屬導(dǎo)線、第一內(nèi)引腳群及第二內(nèi)引 腳群，且曝露出復(fù)數(shù)個外引腳。
請先參閱圖2，表示本發(fā)明所揭露的一種導(dǎo)線架結(jié)構(gòu)的俯視圖。如圖 2所示，參考標(biāo)號100為導(dǎo)線架結(jié)構(gòu)；參考標(biāo)號U0為總線(busbar);參考 標(biāo)號120為導(dǎo)線架的引腳；以及參考標(biāo)號130為導(dǎo)線架中的一種散熱鰭片。 在以下的實施例及其搭配的

是根據(jù)圖2所顯示的A、 B線段的剖 面示意圖來說明。
首先，如圖2所示，導(dǎo)線架100具有一上表面及一下表面，而導(dǎo)線架 100的引腳120是由復(fù)數(shù)個內(nèi)引腳及復(fù)數(shù)個外引腳所構(gòu)成，并以線段10 作為內(nèi)引腳與復(fù)數(shù)個外引腳的分界，其中復(fù)數(shù)個內(nèi)引腳是由復(fù)數(shù)個平行的 第一內(nèi)引腳群1201與復(fù)數(shù)個平行的第二內(nèi)引腳群1203所組成，且復(fù)數(shù)個 第一內(nèi)引腳群1201與復(fù)數(shù)個第二內(nèi)引腳群1203的末端以一間隔相對排 列。同時，在導(dǎo)線架100的引腳120中的第一內(nèi)引腳群1201與第二內(nèi)引 腳群1203的接近中央?yún)^(qū)域，各配置一個散熱鰭片130。此散熱鰭片130的寬度可以比內(nèi)引腳寬，并且也可以在靠近外引腳的一側(cè)呈扇形面。此外，
本發(fā)明的導(dǎo)線架100可以選擇性地在復(fù)數(shù)個第一內(nèi)引腳群1201與復(fù)數(shù)個 第二內(nèi)引腳群1203的外圍各再配置一條總線110，此總線110其可作為包 括電源接點、接地接點或訊號接點的電性連接。
接著，請參考圖3，表示本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)在導(dǎo)線架100 的AA線段上的剖面示意圖。多芯片堆棧的封裝結(jié)構(gòu)200在導(dǎo)線架100的 AA線段上的組件包括導(dǎo)線架100的引腳120、第一芯片(或稱為下層芯 片)IO、第二芯片(或稱為上層芯片)20、復(fù)數(shù)條第一金屬導(dǎo)線50及復(fù)數(shù)條 第二金屬導(dǎo)線60所構(gòu)成。
請參考圖3，首先，提供第一芯片IO，其主動面上接近中央?yún)^(qū)域配置 有復(fù)數(shù)個第一焊墊102;同時，在第一芯片10的部份主動面上形成一黏著 層40，此黏著層40可以是膠帶(tape)或者是膠膜(die attached film)，本發(fā) 明并未加以限制，因此，只要是具有連接且黏著功能的黏著材料，均為本 發(fā)明的實施態(tài)樣。同時，此黏著層40也可以先形成于導(dǎo)線架100的下表 面，本發(fā)明也未加以限制。接著，將第一芯片10貼附至導(dǎo)線架100的下 表面，以形成一 Lead on Chip (LOC)的結(jié)構(gòu)，其中第一芯片10中的復(fù)數(shù) 個第一焊墊102曝露于第一內(nèi)引腳群1201與第二內(nèi)引腳群1203的末端間 隔之間。再接著，進(jìn)行一打線制備工藝，以復(fù)數(shù)條第一金屬導(dǎo)線50來將 第一焊墊102電性連接至第一內(nèi)引腳群1201及第二內(nèi)引腳群1203之上。 在進(jìn)行打線制備工藝的過程中，打線機(未顯示于圖中)會在導(dǎo)線架100 中的散熱鰭片130上形成金屬間隔組件30，此金屬間隔組件30的高度要 大于第一金屬導(dǎo)線50的最大弧高；而此金屬間隔組件30可由復(fù)數(shù)個錫球 或金屬凸塊堆棧而形成。
接著，在接近第一內(nèi)引腳群1201與第二內(nèi)引腳群1203的末端間隔區(qū) 的附近，涂布一種具有黏著性的高分子材料70，使高分子材料70覆蓋第 一芯片10中的第一焊墊102以及復(fù)數(shù)條第一金屬導(dǎo)線50。然后，提供一個第二芯片20，并將第二芯片20的背面貼附至高分子材料70之上，以便 將第二芯片20固定于導(dǎo)線架100的上表面上，以形成一 Chip on Lead (COL)的結(jié)構(gòu)，其中高分子材料70可以是一種樹脂(resin)，特別是一種 B-Stage樹脂。
此時，在導(dǎo)線架100中的散熱鰭片130的上表面之上已經(jīng)有金屬間隔 組件30存在，如圖4所示(圖4是本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)在導(dǎo)線 架100的BB線段上的剖面示意圖)。因此，當(dāng)?shù)诙酒?0的背面貼附至 高分子材料70上時，第二芯片20的背面會與金屬間隔組件30接觸，同 時，因為金屬間隔組件30的高度大于第一金屬導(dǎo)線50的最大弧高，因此， 當(dāng)?shù)诙酒?0的背面與金屬間隔組件30后，即被金屬間隔組件30支撐 住，使得第一芯片10中的復(fù)數(shù)條第一金屬導(dǎo)線50不會與第二芯片20的 背面接觸到。
在上述將第二芯片20固接于導(dǎo)線架100的上表面后，即可以選擇性 地進(jìn)行一烘烤制備工藝，以便能進(jìn)一步固化高分子材料70。
再接著，在進(jìn)行第二次的打線制備工藝，是將復(fù)數(shù)條第二金屬導(dǎo)線60 以逆打線制備工藝，來將第二芯片20上的復(fù)數(shù)個第二焊墊202電性連接 至第一內(nèi)引腳群1201及第二內(nèi)引腳群1203上。再接著，以一個注模制備 工藝(molding)所形成的封膠體80將第一芯片10、第二芯片20以及導(dǎo) 線架100的內(nèi)引腳群1201 (1203)包覆，而將導(dǎo)線架100的外引腳群1202 (1204)曝露于封膠體80外。最后，使用一切割或沖壓(stamp)制備工 藝，來將導(dǎo)線架100的外引腳群1202 (1204)彎折成型，如圖3所示。另 外，要強調(diào)的是，本發(fā)明的導(dǎo)線架100中的散熱鰭片130其彎折的方式可 以與外引腳群1202 (1204)相同，也可以向封膠體80的兩側(cè)彎折成型， 如圖4中的虛線所示。當(dāng)散熱鰭片130以上述兩種彎折成型后，其背面與 外引腳群1202 (1204)在同一水平面上；因此，當(dāng)本發(fā)明的封裝結(jié)構(gòu)200 與電路板(未顯示于圖中)電性連接后，散熱鰭片130以上述兩種方式向下彎折成型的背面也可以與電路板接觸，故可由電路板適當(dāng)?shù)呐渚€，將封
裝結(jié)構(gòu)200中的熱效應(yīng)由金屬間隔組件30傳遞至散熱鰭片130上，再由 較寬的散熱鰭片130將熱傳遞至電路板上，故可以有效地將熱效應(yīng)排至封 裝結(jié)構(gòu)200外。當(dāng)然，很顯而易知的，散熱鰭片130也可以選擇向上彎折 (未顯示于圖中)，以懸空的方式來散熱，此也為本發(fā)明的一實施方式。
此外，如圖5所示，其為本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)的另一實施例 在導(dǎo)線架100的BB線段上的剖面示意圖。很明顯地，圖5與圖3的差異 處在于圖5的導(dǎo)線架100中增加了總線110的結(jié)構(gòu)，此總線110其可作 為包括電源接點、接地接點或訊號接點的電性連接。由于，形成圖5的封 裝結(jié)構(gòu)的過程與圖3相同，故不再贅述。
接著，請參考圖6至圖7，是本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)的再一實 施例的剖視圖。首先，請參考圖6，本實施例中的導(dǎo)線架IOO結(jié)構(gòu)與前述 的圖2所示完全相同，故不再重復(fù)說明。
首先，如圖6所示，提供第一芯片IO，其主動面上接近中央?yún)^(qū)域配置 有復(fù)數(shù)個第一焊墊102;同時，在第一芯片10的部份主動面上形成一黏著 層40，此黏著層40可以是膠帶(tape)或者是膠膜(die attached film)，同時， 此黏著層40也可以先形成于導(dǎo)線架100的下表面，本發(fā)明也未加以限制。 接著，將第一芯片10貼附至導(dǎo)線架100的下表面，以形成一 Lead on Chip (LOC)的結(jié)構(gòu)，其中第一芯片10中的復(fù)數(shù)個第一焊墊102曝露于第一 內(nèi)引腳群1201與第二內(nèi)引腳群1203的末端間隔之間。再接著，進(jìn)行一打 線制備工藝，以復(fù)數(shù)條第一金屬導(dǎo)線50來將第一焊墊102電性連接至第 一內(nèi)引腳群1201及第二內(nèi)引腳群1203上。在進(jìn)行打線制備工藝的過程中， 打線機(未顯示于圖中)會在導(dǎo)線架100中的散熱鰭片130上形成金屬間 隔組件30，此金屬間隔組件30的高度要大于第一金屬導(dǎo)線50的最大弧高; 而此金屬間隔組件30可由復(fù)數(shù)個錫球或金屬凸塊堆棧而形成。
接著，在接近第一內(nèi)引腳群1201與第二內(nèi)引腳群1203的末端間隔區(qū)的附近，涂布一種具有黏著性的高分子材料70，使高分子材料70覆蓋第
一芯片10中的第一焊墊102以及復(fù)數(shù)條第一金屬導(dǎo)線50。
再接著，提供一第二芯片20，并于第二芯片20的背面形成黏著層90， 此黏著層90可以是整個貼附在第二芯片20的下表面，其也可以選擇將黏 著層90分別貼附在第二芯片20的兩側(cè)邊附近；此外，黏著層90可以是 一種高分子(polymer)材料，而此高分子材料則可以是一種樹脂(resin)，特 別是一種B-Stage樹脂；另外，黏著層90也可以是一種膠膜。然后，藉由 黏著層90將第二芯片20固接于導(dǎo)線架100的內(nèi)引腳群1021 (1203)的上 表面。此時，第二芯片20背面的黏著層90會將第一金屬導(dǎo)線50所覆蓋。 由于，在前述打線過程中，己在導(dǎo)線架100中的散熱鰭片130的上表 面之上形成金屬間隔組件30，如圖4所示(圖7是本發(fā)明的多芯片堆棧封 裝結(jié)構(gòu)在導(dǎo)線架100的BB線段上的剖面示意圖)。因此，當(dāng)?shù)诙酒?0 的背面貼附至高分子材料70之上時，第二芯片20的背面會與金屬間隔組 件30接觸，同時，因為金屬間隔組件30的高度大于第一金屬導(dǎo)線50的 最大弧高，因此，當(dāng)?shù)诙酒?0的背面與金屬間隔組件30后，即被金屬 間隔組件30支撐住，使得第一芯片10中的復(fù)數(shù)條第一金屬導(dǎo)線50不會 與第二芯片20的背面接觸到。
再接著，在進(jìn)行第二次的打線制備工藝，是將復(fù)數(shù)條第二金屬導(dǎo)線60 以逆打線制備工藝，來將第二芯片20上的復(fù)數(shù)個第二焊墊202電性連接 至第一內(nèi)引腳群1201及第二內(nèi)引腳群1203上。再接著，以一個注模制備 工藝(molding)所形成的封膠體80將第一芯片10、第二芯片20以及導(dǎo) 線架100的內(nèi)引腳群1201 (1203)包覆，而將導(dǎo)線架100的外引腳群1202 (1204)曝露于封膠體80之外。最后，使用一切割或沖壓(stamp)制備 工藝，來將導(dǎo)線架100的外引腳群1202 (1204)彎折成型，如圖6所示。 另外，要強調(diào)的是，本發(fā)明的導(dǎo)線架100中的散熱鰭片130其彎折的方式 可以與外引腳群202 (1204)相同，也可以向封膠體80的兩側(cè)彎折成型，
18如圖7中的虛線所示。當(dāng)散熱鰭片130以上述兩種彎折成型后，其背面與
外引腳群1202 (1204)在同一水平面上；因此，當(dāng)本發(fā)明的封裝結(jié)構(gòu)200 與電路板(未顯示于圖中)電性連接后，散熱鰭片130以上述兩種方式向 下彎折成型的背面也可以與電路板接觸，故可由電路板適當(dāng)?shù)呐渚€，將封 裝結(jié)構(gòu)200中的熱效應(yīng)由金屬間隔組件30傳遞至散熱鰭片130上，再由 較寬的散熱鰭片130將熱傳遞至電路板上，故可以有效地將熱效應(yīng)排至封 裝結(jié)構(gòu)200之外。當(dāng)然，很顯而易知的，散熱鰭片130也可以選擇向上彎 折(未顯示于圖中)，以懸空的方式來散熱，此也為本發(fā)明的一實施方式。
此外，如圖8所示，其為本發(fā)明的多芯片堆棧封裝結(jié)構(gòu)的另一實施例 在導(dǎo)線架100的BB線段上的剖面示意圖。很明顯地，圖8與圖6的差異 處在于圖8的導(dǎo)線架100中增加了總線110的結(jié)構(gòu)，此總線110其可作 為包括電源接點、接地接點或訊號接點的電性連接。由于，形成圖6的封 裝結(jié)構(gòu)的過程與圖3相同，故不再贅述。
根據(jù)以上所述，本發(fā)明所揭露的多芯片堆棧的封裝結(jié)構(gòu)解決了在公知 技術(shù)中將導(dǎo)線架作多次的彎折所產(chǎn)生的變形，在本發(fā)明的具體實施例中， 其導(dǎo)線架可以不需要多次彎折即可進(jìn)行多芯片的堆棧封裝，另外，由芯片 與導(dǎo)線架之間的連接組件做為連接組件可以縮小多芯片堆棧的封裝尺寸， 可以避免金屬導(dǎo)線接觸所造成的短路或是金屬導(dǎo)線剝落的問題。
雖然本發(fā)明以前述的較佳實施例揭露如上，然其并非用以限定本發(fā) 明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動 與潤飾，因此本發(fā)明的權(quán)利要求范圍須視本發(fā)明申請的權(quán)利要求范圍所界 定的內(nèi)容為準(zhǔn)。
權(quán)利要求
1、一種多芯片堆棧封裝方法，包括提供一導(dǎo)線架，其具有一上表面及一下表面，由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù)個外引腳所構(gòu)成，該些內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳群，且該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的末端以一間隔相對排列的，其中于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的接近中央?yún)^(qū)域，各配置一散熱鰭片；固接一第一芯片，將該第一芯片固接于該導(dǎo)線架的該下表面，并使該第一芯片的主動面上接近中央?yún)^(qū)域所配置的復(fù)數(shù)個第一焊墊曝露于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群末端的該間隔之間；形成復(fù)數(shù)條第一金屬導(dǎo)線，將該第一芯片的該些第一焊墊電性連接至該些第一內(nèi)引腳群及該些第二內(nèi)引腳群；形成金屬間隔組件，將至少一對金屬間隔組件形成在該導(dǎo)線架的散熱鰭片上；形成一高分子材料層，充填于該第一內(nèi)引腳群與該第二內(nèi)引腳群末端的間隔區(qū)中，并覆蓋該第一芯片中的該第一焊墊以及該復(fù)數(shù)條第一金屬導(dǎo)線；固接一第二芯片，該第二芯片具有一主動面及一相對該主動面的背面，將該背面固接于該高分子材料層之上并與該金屬間隔組件接觸，且該第二芯片的該主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第二焊墊；形成復(fù)數(shù)條第二金屬導(dǎo)線，將該第二芯片的該主動面上的該些第二焊墊電性連接至該些第一內(nèi)引腳群及該些第二內(nèi)引腳群的該上表面；及注入一模流以形成一封裝體，以包覆該第一芯片、該些第一金屬導(dǎo)線、該第二芯片、該些第二金屬導(dǎo)線、該些第一內(nèi)引腳群及該些第二內(nèi)引腳群，且曝露出該復(fù)數(shù)個外引腳。
2、 如權(quán)利要求1所述的封裝方法，其中，包含于該些第一內(nèi)引腳群 與該些第二內(nèi)引腳群末端的間隔之間配置有至少一總線。
3、 如權(quán)利要求1所述的封裝方法，其中，該散熱鰭片的寬度大于該 些內(nèi)引腳。
4、 如權(quán)利要求1所述封裝方法，其中，該金屬間隔組件的高度大于該些第一金屬導(dǎo)線的最大弧高。
5、 一種多芯片堆棧封裝方法，包括提供一導(dǎo)線架，其具有一上表面及一下表面，由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù) 個外引腳所構(gòu)成，該些內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的 第二內(nèi)引腳群，且該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的末端以一間隔 相對排列的，其中于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的接近中央?yún)^(qū)域，各配置一散熱鰭片；形成一第一黏著層，該第一黏著層固接于該導(dǎo)線架的該下表面； 固接一第一芯片，由該第一黏著層將該第一芯片固接于該導(dǎo)線架的下表面，并使該第一芯片的一主動面上接近中央?yún)^(qū)域所配置的復(fù)數(shù)個第一焊墊曝露于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群末端的該間隔之間；形成復(fù)數(shù)條第一金屬導(dǎo)線，由該些第一金屬導(dǎo)線將該第一芯片的該些第一焊墊電性連接至該些第一 內(nèi)弓I腳群及該些第二內(nèi)引腳群；形成金屬間隔組件，將至少一對金屬間隔組件形成在該導(dǎo)線架的散熱 鰭片上；形成一第二黏著層，形成在該第一芯片的部份該主動面上并包覆該些 第一金屬導(dǎo)線及該些第一內(nèi)引腳群與該些第二內(nèi)引腳群末端的該間隔；固接一第二芯片，將該第二芯片的一背面藉由該第二黏著層固接于該 導(dǎo)線架的該上表面，且該第二芯片的一背面與該金屬間隔組件接觸，而該 第二芯片相對該背面的一主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第二焊墊；形成復(fù)數(shù)條第二金屬導(dǎo)線，將該第二芯片的該主動面上的該些第二焊墊電性連接至該些第一內(nèi)引腳群及該些第二內(nèi)引腳群的該上表面；及注入一模流以形成一封裝體，以包覆該第一芯片、該些第一金屬導(dǎo)線、 該第二芯片、該些第二金屬導(dǎo)線、該些第一內(nèi)引腳群及該些第二內(nèi)引腳群， 且曝露出該復(fù)數(shù)個外引腳。
6、 如權(quán)利要求5所述的封裝方法，其中，包含于該些第一內(nèi)引腳群 與該些第二內(nèi)引腳群末端的間隔之間配置有至少一總線。
7、 一種多芯片堆棧的封裝方法，包括提供一導(dǎo)線架，其具有一上表面及一下表面，由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù)個外引腳所構(gòu)成，該些內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳群，且該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的末端系以一間隔相對排列的，其中于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的接近中央?yún)^(qū)域，各配置一散熱鰭片；提供一第一芯片，其具有一主動面上接近中央?yún)^(qū)域所配置的復(fù)數(shù)個第 一焊墊曝露于該些第一內(nèi)引腳群與該些第二內(nèi)引腳群的該間隔之間；固接該第一芯片，將該第一芯片固接于該導(dǎo)線架的該下表面，并使該 第一芯片的一主動面上接近中央?yún)^(qū)域所配置的復(fù)數(shù)個第一焊墊曝露于該 些第一內(nèi)引腳群與該些第二內(nèi)引腳群末端的該間隔之間；形成復(fù)數(shù)條第一金屬導(dǎo)線，由該些第一金屬導(dǎo)線將該第一芯片的該些 第一焊墊電性連接至該些第一 內(nèi)弓I腳群及該些第二內(nèi)引腳群；形成一對金屬間隔組件，將至少該對金屬間隔組件形成在該導(dǎo)線架的散熱鰭片上；提供一第二芯片，其具有一主動面及一相對該主動面的一背面，且該主動面上接近中央?yún)^(qū)域配置有復(fù)數(shù)個第二焊墊； 形成一黏著層于該第二芯片的部份該背面上；固接該第二芯片，由該黏著層將該第二芯片固接于該導(dǎo)線架的該上表 面以及該黏著層覆蓋位于該些第一內(nèi)引腳群及該些第二內(nèi)引腳群上的該些第一金屬導(dǎo)線，且該第二芯片的背面未形有該黏著層的部份與該金屬間隔組件接觸；形成復(fù)數(shù)條第二金屬導(dǎo)線，將該第二芯片的該主動面上的該些第二焊 墊電性連接至該些第一內(nèi)引腳群及該些第二內(nèi)引腳群的該上表面；及注入一模流以形成一封裝體，以包覆該第一芯片、該些第一金屬導(dǎo)線、 該第二芯片、該些第二金屬導(dǎo)線、該些第一內(nèi)引腳群及該些第二內(nèi)引腳群， 且曝露出該復(fù)數(shù)個外引腳。
8、 如權(quán)利要求7所述的封裝方法，其中，包含于該些第一內(nèi)引腳群 與該些第二內(nèi)引腳群末端的間隔之間配置有至少一總線。
9、 如權(quán)利要求7所述的封裝方法，其中，該黏著層可選自于下列族 群膠帶、膠膜、高分子及B-Stage樹脂。
10、 如權(quán)利要求7所述的封裝方法，其中，該散熱鰭片的寬度大于該 些內(nèi)引腳。
全文摘要
一種多芯片堆棧封裝方法，包括一導(dǎo)線架，此導(dǎo)線架由復(fù)數(shù)個內(nèi)引腳與復(fù)數(shù)個外引腳所構(gòu)成，內(nèi)引腳包括有復(fù)數(shù)個平行的第一內(nèi)引腳群與平行的第二內(nèi)引腳群，于第一內(nèi)引腳群與第二內(nèi)引腳群的接近中央?yún)^(qū)域，各配置一散熱鰭片；固接一第一芯片在導(dǎo)線架下表面，具有主動面且配置有復(fù)數(shù)個第一焊墊；形成復(fù)數(shù)條第一金屬導(dǎo)線以電性連接第一芯片上的第一焊墊及第一內(nèi)引腳群及第二內(nèi)引腳群；固接一第二芯片在導(dǎo)線架上表面，具有一主動面且配置有復(fù)數(shù)個第二焊墊。
文檔編號H01L25/00GK101431033SQ20071018505
公開日2009年5月13日 申請日期2007年11月6日 優(yōu)先權(quán)日2007年11月6日
發(fā)明者沈更新, 陳煜仁 申請人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司