專利名稱：一種實現(xiàn)存儲器功能的場效應晶體管及其制備方法
技術領域：
本發(fā)明屬于半導體集成電路及其制造技術領域，具體涉及一種實現(xiàn)存儲器功能的場效 應晶體管及其制備方法。
背景技術：
集成電路尤其超大規(guī)模集成電路中的主要器件是金屬一氧化物一半導體場效應晶體 管(metal oxide semiconductor field effect transistor,簡稱M0S晶體管)。以MOS 為基礎的存儲器單元電路中，閃存(Flash)等當今該領域內(nèi)的主流技術存在操作電壓高、 速度慢、耐久力差等問題。隨著器件尺寸縮小至90ran以下，閃存表現(xiàn)出特性有所下降， 已經(jīng)不再適合進一步的提升集成密度。以導電電極/阻變材料介質(zhì)為基礎的電阻式隨機訪 問存儲器(Resistive Random Access Memory,簡稱RRAM存儲器)具有操作電壓低，速度 快，功耗低，保持時間長，耐久力強，與傳統(tǒng)CMOS工藝兼容等一系列優(yōu)點，是近年來新 興的非揮發(fā)存儲器領域強有力的候選者。RRAM的基本存儲單元包括一個金屬-絕緣體-金屬 (MIM)結(jié)構(gòu)電阻器。借由電壓或電流脈沖，可以使MIM結(jié)構(gòu)的電阻在高低電阻態(tài)之間轉(zhuǎn)換， 以實現(xiàn)數(shù)據(jù)的寫入和擦除。阻變存儲器工作的關鍵是某些材料的電阻轉(zhuǎn)變和記憶效應，在 電壓或電流作用下這些材料的電阻可以發(fā)生可逆的、巨大的改變。但是RRAM實現(xiàn)存儲器 功能需要設計成1T1C單元結(jié)構(gòu)，嚴重的限制了其集成密度，每次讀取的操作也會影響其可 靠性。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種實現(xiàn)存儲器功能的場效應晶體管器件及其制備方法，該器 件可滿足低壓、低功耗體硅CMOS器件和電路以及其他功能電路的應用需求。本發(fā)明的上 述目的是通過如下的技術方案予以實現(xiàn)的
一種實現(xiàn)存儲器功能的場效應晶體管，包括源區(qū)、漏區(qū)和控制柵，其特征在于控 制柵采用柵疊層結(jié)構(gòu)，其依次為底層一隧穿氧化層；中間層一阻變材料層，以及頂層一導 電電極層。
隧穿氧化層可為二氧化硅(Si02)、氮化硅(Si3N4)或者高K柵介質(zhì)層；
阻變材料層可為具有阻變特性的材料層，為氧化鋅(ZnO)，氧化鉿(Hf02)，氧化鈦 (Ti02)，氧化鋯(Zr02)，氧化鈮(Nb205),氧化銅(CuOl-2)，氧化鐵(FeOo. 67-1)，氧化鈰(CeO2),
氧化鎳(NiO)等過渡金屬氧化物和氧化鋁(Al203)等主族金屬氧化物。
在阻變材料層中摻雜元素為Al, Gd， Cr， Co或Cu等金屬元素。 導電電極層可為各種金屬、導電金屬氮化物/硅化物、導電氧化物或摻雜多晶硅等導 電材料。
導電電極層材料種類為氮化鈦(TiN),氮化鉭(TaN)等金屬氮化物或氧化銥(Ir02)，氧 化釕(Ru02)，氧化錸(Re03)等氧化物。
隧穿層的厚度范圍為1. 5-5nm，
阻變材料層的厚度范圍為10-50nm，
電極層的厚度范圍為50-200nm。 本發(fā)明場效應晶體管單元(Resistive Field Effect Transistor,簡稱RFET)利用阻變 材料的特性，其工作原理如下工作時，場效應晶體管源端接地，漏端接高電位，柵極接 不同的工作電壓。利用編程操作，可以使阻變材料層分別處于高阻和低阻兩種狀態(tài)。使阻 變層Set到低阻態(tài)的具體操作步驟為，柵極接高電位，Si表面達到反型狀態(tài)后，足夠的柵 壓會使阻變材料層轉(zhuǎn)換到低阻態(tài)。此時的阻變材料層與電極等電勢，晶體管的閾值電壓是
Vth2= 0>ms +2<Df + —K J ——"
/X ot
其中，Oms為電極與半導體接觸的功函數(shù)差；Of為半導體表面達到反型狀態(tài)時需要的表面
勢；Qss為隧穿氧化層中的各種缺陷或者與半導體界面陷阱等效電荷；X。t為隧穿氧化層厚
度；Sox和"分別為Si02和Si的介電常數(shù)。使阻變層Set到低阻態(tài)的具體操作步驟為， 柵極接低電位，通過隧穿電流可以使阻變材料層轉(zhuǎn)換到高阻態(tài)。此時晶體管的閾值電壓是
、,a,。a , Qit —Qss+J化iqNBOf Qrev Qre v
Vthl= 。ms +2<I)f + ~——2-+ Xot Xre
Ceff fox 之fre
Qit為電極與阻變材料的界面電荷；Xre為阻變材料層的厚度；Qre為阻變材料層內(nèi)各種缺
f 、_2
陷，可動離子的電荷；^e為阻變材料層的介電常數(shù)；C^L^^J 。在兩種狀態(tài)下，場
效應晶體管的閾值電壓不同，在柵極加相同的讀電壓時，源漏電流不同。利用該結(jié)構(gòu)器件 所具有這些性能特征，可實現(xiàn)兩個不同狀態(tài)的信息存儲或其他功能。 一種阻變式場效應晶體管的制備方法，其步驟包括
(1) 對襯底進行預柵工藝處理后，在Si襯底淀積隧穿氧化層；
(2) 然后淀積阻變材料層，進行退火處理； (3) 在淀積的阻變材料介質(zhì)層上，淀積導電電極層，形成導電電極/阻變材料層/隧穿 氧化層柵結(jié)構(gòu)；
(4) 利用光刻/刻蝕的方法，形成器件的柵結(jié)構(gòu)和源漏區(qū)；
(5) 利用側(cè)墻工藝和淺結(jié)離子注入等工藝方法，形成側(cè)墻保護結(jié)構(gòu)和源漏擴展結(jié)構(gòu)；
(6) 利用二次離子注入，對源，漏區(qū)進行深結(jié)的摻雜注入，形成源、漏結(jié)構(gòu)；
(7) 利用光刻，金屬化等工藝步驟，完成對源，漏，柵的引出。
所述步驟3進一步對淀積的阻變材料層進行RTP處理，使其達到晶化狀態(tài)，溫度在 400-1000度范圍，退火氣氛是真空，或者是空氣中，或者是02: N2混合氣氛(l:l-1:5)。 本發(fā)明有以下幾個方面的優(yōu)點
本發(fā)明RFET采用導電電極層-阻變材料層-隧穿氧化層(MRO)柵結(jié)構(gòu)，獲得電可編程的 多閾值MOS器件新功能。利用該器件可構(gòu)成多種新功能、高性能、高可靠性器件和電路， 滿足不同的電路功能應用；同時，既可以采用與傳統(tǒng)的PN結(jié)源/漏結(jié)構(gòu)的CMOS工藝兼容， 也可與釆用新型的肖特基結(jié)源/漏結(jié)構(gòu)的CMOS工藝兼容，具有較大的工藝選擇的靈活性。


下面結(jié)合附圖，對本發(fā)明做出詳細描述。
圖1為本發(fā)明阻變式場效應晶體管的剖面結(jié)構(gòu)示意圖2為制備阻變式場效應晶體管進行的薄膜淀積工藝；
圖3為定義晶體管柵圖形結(jié)構(gòu)；
圖4為形成側(cè)墻保護后的結(jié)構(gòu)。
具體實施例方式
本發(fā)明所提出的場效應晶體管(RFET)器件的剖面圖如圖l所示。包括導電電極層 1;阻變介質(zhì)層2;隧穿氧化層3;襯底層4;源區(qū)、漏區(qū)5;側(cè)墻隔離層6。 本發(fā)明中阻變式場效應晶體管制備工藝的具體步驟如下
如圖2所示為制備阻變式場效應晶體管進行的薄膜淀積工藝。在清洗后的P型硅襯 底上利用薄柵氧制備工藝用熱氧化，快速熱退火(RTP)的方法生成隧穿層。隧穿層的厚度
為1.5-5nm，成份可以為二氧化硅(Si02)，氮化硅(SisN4)或者高K柵介質(zhì)層(Al20s， Hf02 等)。之后進行阻變材料層的淀積，可以用金屬-有機物化學氣相淀積(M0CVD)，原子層淀 積(ALD)，反應濺射，直流濺射+熱氧化的方法，溶膠-凝膠法(So1-gel)。阻變材料層的厚 度為10-50nm,材料種類為(非)化學配比的金屬氧化物,可以為氧化鋅(Zn0)，氧化鉿
(Hf02)，氧化鈦(Ti02)，氧化鋯(Zr02)，氧化鈮(Nb20s),氧化銅(CuOi-2),氧化鐵(FeOo. 67-1)， 氧化鈰(Ce02)，氧化鎳(NiO)等過渡金屬氧化物和氧化鋁(Al203)等主族金屬氧化物。摻 雜元素為A1， Gd， Cr， Co， Cu等金屬元素;摻雜方法為原位摻雜。之后對淀積的金屬氧化 物阻變薄膜進行RTP處理，使其達到晶化狀態(tài)，溫度在400-1000度范圍，退火氣氛是真 空，空氣中，02: N2混合氣氛(l:l-1:5)。進行柵電極層的淀積可以用直流濺射，化學氣 相淀積的方法，材料種類為鈦(Ti)、鎢(W)、鉭(Ta)，鋁(A1)，鎳(Ni)等金屬?？梢杂没?學氣相淀積，反應濺射的方法，材料種類為氮化鈦(TiN)，氮化鉭(TaN)等金屬氮化物。可 以用化學氣相淀積，化學合成，反應濺射的方法，材料種類為氧化銥(Ir02)，氧化釕(Ru02)， 氧化錸(Re03)等氧化物。電極層的厚度為50-200nm。
如圖3所示為定義晶體管的柵圖形結(jié)構(gòu)。可以用濕法腐蝕，或者干法刻蝕(AME， RIE) 的方法，刻柵電極層?？梢杂脻穹ǜg，或者干法刻蝕(RIE，ICP)的方法刻阻變材料層和 隧穿氧化層。
如圖4所示為形成Si02側(cè)墻保護結(jié)構(gòu)。利用LPCVD， ALD等方法形成對MOR柵結(jié)構(gòu) 的保形覆蓋，Si02層的厚度為20-100nm。之后，利用干法刻蝕(ICP)的方法，刻出帶側(cè)墻 保護的柵結(jié)構(gòu)。
上述是對于本發(fā)明的一個具體實施例工藝步驟的詳細描述，但是很顯然，本發(fā)明技術 領域的熟練人員可以根據(jù)上述的步驟作出形式和內(nèi)容方面非實質(zhì)性的改變而不偏離本發(fā) 明所實質(zhì)保護的范圍，因此，本發(fā)明不局限于上述具體的形式和細節(jié)。
權(quán)利要求
1、一種實現(xiàn)存儲器功能的場效應晶體管，包括源區(qū)、漏區(qū)和控制柵，其特征在于控制柵采用柵疊層結(jié)構(gòu)，從半導體襯底向上依次為底層-隧穿氧化層；中間層-阻變材料層，以及頂層-導電電極層。
2、 如權(quán)利要求1所述的實現(xiàn)存儲器功能的場效應晶體管，其特征在于隧穿氧化層 為二氧化硅、氮化硅或者高K柵介質(zhì)層。
3、 如權(quán)利要求1或2所述的實現(xiàn)存儲器功能的場效應晶體管，其特征在于阻變材 料層為氧化鋅，氧化鉿，氧化鈦，氧化鋯，氧化鈮,氧化銅，氧化鐵，氧化鈰，氧化鎳等 過渡金屬氧化物或氧化鋁等主族金屬氧化物。
4、 如權(quán)利要求3所述的實現(xiàn)存儲器功能的場效應晶體管，其特征在于在阻變材料 層中摻雜元素為A1， Gd， Cr， Co或Cu等金屬元素。
5、 如權(quán)利要求1所述的實現(xiàn)存儲器功能的場效應晶體管，其特征在于導電電極層 為各種金屬、導電金屬氮化物/硅化物、導電氧化物或摻雜多晶硅等導電材料。
6、 如權(quán)利要求1或2所述的實現(xiàn)存儲器功能的場效應晶體管，其特征在于隧穿層 的厚度范圍為1.5 nm -5nm。
7、 如權(quán)利要求3所述的實現(xiàn)存儲器功能的場效應晶體管，其特征在于阻變材料層 的厚度范圍為10咖-50nm。
8、 如權(quán)利要求1或2所述的實現(xiàn)存儲器功能的場效應晶體管，其特征在于電極層 的厚度范圍為50 nm -200nm。
9、 一種實現(xiàn)存儲器功能的場效應晶體管的制備方法，其步驟包括1) 對襯底進行預柵工藝處理后，在襯底淀積隧穿氧化層；2) 然后淀積阻變材料層，進行退火處理；3) 在淀積的阻變材料層上，淀積導電電極層，形成導電電極/阻變材料層/隧穿氧化 層柵結(jié)構(gòu)；4) 利用光刻/刻蝕的方法，形成器件的柵結(jié)構(gòu)和源、漏區(qū)；5) 利用側(cè)墻工藝和淺結(jié)離子注入等工藝方法，形成側(cè)墻保護結(jié)構(gòu)和源、漏區(qū)擴展結(jié)構(gòu)；6) 利用二次離子注入，對源，漏區(qū)進行深結(jié)的摻雜注入，形成源、漏結(jié)構(gòu)；7) 利用光刻，金屬化等工藝步驟，完成對源，漏，柵的引出。
10、 如權(quán)利要求9所述的制備方法，其特征在于所述步驟3進一步對淀積的阻變材 料層進行RTP處理，使其達到晶化狀態(tài)，溫度范圍在400。 -1000°之間。
全文摘要
本發(fā)明提供了一種實現(xiàn)存儲器功能的場效應晶體管及其制備方法，屬于半導體集成電路及其制造技術領域。該器件包括源區(qū)、漏區(qū)和控制柵，控制柵采用柵疊層結(jié)構(gòu)，其依次為底層—隧穿氧化層；中間層—阻變材料層，以及頂層—導電電極層。該場效應晶體管獲得電可編程的多閾值功能，在柵極加相同的讀電壓時，源、漏電流不同，實現(xiàn)兩個不同狀態(tài)的信息存儲或其他功能。利用本發(fā)明可構(gòu)成多種新功能、高性能、高可靠性器件和電路，滿足不同的電路功能應用；同時，既可以采用與傳統(tǒng)的PN結(jié)源/漏結(jié)構(gòu)的CMOS工藝兼容，也可與采用新型的肖特基結(jié)源/漏結(jié)構(gòu)的CMOS工藝兼容，具有較大的工藝選擇的靈活性。
文檔編號H01L29/66GK101179095SQ200710177249
公開日2008年5月14日 申請日期2007年11月13日 優(yōu)先權(quán)日2007年11月13日
發(fā)明者劉力鋒, 劉曉彥, 宋云成, 康晉鋒, 諾 許 申請人:北京大學