專利名稱：鐵電隨機(jī)存取存儲器裝置的直接單元通路結(jié)構(gòu)及制造方法
鐵電隨機(jī)存取存儲器裝置的直接單元通路結(jié)構(gòu)及制造方法技術(shù)領(lǐng)域總得來說，本公開涉及一種半導(dǎo)體裝置，更具體地講，涉及一種鐵電存背景技術(shù)存儲器器件用于在許多電子產(chǎn)品(包括例如個(gè)人電腦、基于嵌入式處理器的系統(tǒng)、數(shù)碼相機(jī)、視頻圖像處理電路、蜂窩電話和MP3播放器)中存儲 數(shù)據(jù)、程序代碼和/或其它信息。存儲器器件可被構(gòu)造為專用的存儲器集成電 路(IC )裝置，或者可包括較大的多功能裝置(比如微處理器或其它IC裝置) 的區(qū)域作為片上存儲器(on-chip memory )。傳統(tǒng)的DRAM器件通常被構(gòu)造為具有不同的存儲器單元區(qū)和外圍電路 區(qū)，所述存儲器單元區(qū)包括形成多個(gè)存儲器單元的規(guī)則陣列型或柵格狀電容 器以及與電容器關(guān)聯(lián)的布線和信號晶體管，所述外圍電路區(qū)提供用于其它功 能(包括例如輸入輸出和靜電放電(ESD)保護(hù))的電路。存儲器單元的通 常的構(gòu)造由單個(gè)電容器和關(guān)聯(lián)的晶體管組成，這種存儲器單元可以被稱作 "1T-1C"或"1TC"存儲器單元。在傳統(tǒng)的DRAM單元中，通過使電容器中的電荷發(fā)生變化來存儲數(shù)據(jù)， 其中，放電狀態(tài)通常表現(xiàn)為"0"，充電狀態(tài)通常表現(xiàn)為"l"。將數(shù)據(jù)寫入DRAM 單元的步驟包括激活關(guān)聯(lián)控制晶體管，并將電容器上的電荷減少到將被識 別為"0"的水平(level )，或者將電容器上的電荷增多到將被識別為"l"的水平。 從DRAM單元讀取Jt據(jù)的與之相似之處在于，關(guān)聯(lián)控制晶體管被激活以將電 容器連接到感應(yīng)放大器(sense amplifier )。如果電容器被充電，則當(dāng)電容器放 電時(shí)，感應(yīng)放大器將4企測到電流脈沖，存儲器單元將^皮讀作'T，；如果電容器 已經(jīng)放電，則感應(yīng)放大器將檢測不到這類脈沖，存儲器單元將被讀作"0"。傳統(tǒng)的DRAM器件的一個(gè)缺點(diǎn)是讀操作的破壞性在于對處于充電狀態(tài) 的存儲器單元進(jìn)行讀操作的過程中使電容器放電。結(jié)果，為了隨后進(jìn)行讀操 作來將單元識別為"l",存儲器單元電容器必須被再充電。此外，即使不對 DRAM單元進(jìn)行讀操作，已充電的電容器也必須被周期性地"刷新"或者被再 充電，以保證當(dāng)連接到感應(yīng)放大器時(shí)電容器的電荷會足以被讀作'T，。這個(gè)"刷 新"操作需要附加的功率(power),并防止在沒有電源的情況下傳統(tǒng)的DRAM 器件仍保持已存儲的數(shù)據(jù)，因此DRAM器件被命名為"易失性"存儲器器件。鐵電隨機(jī)存取存儲器("FRAM"或"FeRAM")單元的基本構(gòu)造與DRAM 單元的基本構(gòu)造相近，除了一顯著的區(qū)別，即在FeRAM單元中，用在DRAM 電容器中的介電層被鐵電材料(例如鋯鈦酸鉛Pb(ZrxTVx)03 (PZT))的薄膜替 代。其它的鐵電材料包括例如鈥酸鋇BaTi03 (BTO)、釩酸鉍Bi2V05.5 (BVO)、 鍶鉍鉭SrBi2Ta209 (SBT)、 鉭鈮酸鍶鉍SrxBi2-y(TaiNbj)209-z (SBTN)、鈦酸鍶 鉍鉭SrxBi3-xTa2.yTiy09 (SBTT)、鋯酸鍶鉍鉭SrxBi3.xTa2.yZry09 (SBTZ)和鈦酸 鉍鑭Bi4_xLaxTi3012 (BLT)。這些示例性材料和其它鐵電材料可以單獨(dú)或組合使 用以形成鐵電層。當(dāng)使用多于一種的鐵電材料時(shí)，材料可以表現(xiàn)為通過順序 沉積得到的不同的層，或者表現(xiàn)為在沉積工藝的過程中連續(xù)地或以逐步的方 式改變反應(yīng)氣體的化學(xué)計(jì)量而產(chǎn)生的合成梯度(composition gradient )。然而，與DRAM單元不同，F(xiàn)eRAM單元不在電容器電極上存儲快速減 少的電荷。相反地，在FeRAM單元中，在鐵電膜上施加充足的電壓使鐵電 材料中的可移動(dòng)原子在該層的內(nèi)部晶體結(jié)構(gòu)內(nèi)以相似的方式定位。這些可移 動(dòng)原子將在晶體結(jié)構(gòu)內(nèi)保持這種方位，直到通過施加反向電壓而被重新定位 為止，這樣的反向電壓足以使可移動(dòng)原子呈現(xiàn)另一方位。因此，在FeRAM器 件中，寫入存儲器單元的數(shù)據(jù)保持反映在可移動(dòng)原子的相對方位，并不需要 被持續(xù)地刷新。因此，相對于具有近似容量的傳統(tǒng)DRAM器件，F(xiàn)eRAM器 件可以大大降低功耗。雖然物理響應(yīng)不同，但是FeRAM器件的操作方式與DRAM器件的操作 方式相似。將數(shù)據(jù)寫入FeRAM器件的操作通過以下步驟來完成通過將適 當(dāng)?shù)碾妷菏┘拥讲贾迷阼F電層的相對側(cè)上的電極中的至少一個(gè)電極，來將足 夠大小的電場施加到鐵電層。這樣的編程電壓或?qū)戨妷菏箖?nèi)部晶體內(nèi)的可移 動(dòng)原子處于"向上"或"向下"的方位(取決于施加的電壓的極性)，從而分別存 儲"l"或"O"。此外，即使不再連續(xù)向FeRAM器件供給功率，也將保持這樣 的被豫導(dǎo)的方位。然而，對FeRAM單元執(zhí)行讀操作與對DRAM單元執(zhí)行讀操作完全不同。 對FeRAM單元執(zhí)行讀操作包括使單元處于特定狀態(tài)("O，，或'T，)，并查找與
存儲器單元處于相反狀態(tài)的情形中的可移動(dòng)原子的重新定位相關(guān)聯(lián)的電流的 短脈沖，而不是將電容器連接到感應(yīng)放大器以確定電容器是否被充電。然而，與DRAM單元一樣，至少在讀操作的過程中在狀態(tài)改變的情形下，對FeRAM 單元執(zhí)行讀操作破壞了已存儲的數(shù)據(jù)并且在讀操作之后需要單元被重新寫 入。因此，F(xiàn)eRAM器件相比DRAM器件的優(yōu)點(diǎn)在于存儲器器件在讀周期(cycle )和寫周期之間的間隔過程中的操作。在DRAM器件中，沉積在電容器極板上的電荷泄露到絕緣層和控制晶體管，并會非?？斓亟档偷降陀谝恢驴勺x的水平。如上所述，為了保持DRAM器件中的數(shù)據(jù)，必須周期性地對每個(gè)單元進(jìn)行讀操作然后將每個(gè)單元重新寫入，需要持續(xù)提供功率的過程包括對整個(gè)存儲器陣列頻繁地重新寫入，例如每幾毫秒重新寫入，由此，DRAM器件消耗的功率的大部分會只是用于刷新處理。相反，F(xiàn)eRAM器件只是當(dāng)對存儲器單元進(jìn)行實(shí)際讀操作或?qū)懖僮鲿r(shí)才需要功率。因此，F(xiàn)eRAM器件可以表現(xiàn)出只是大小相近的DRAM器件的功耗的大約百分之一甚至更低的功耗水平，這使得對于通常將經(jīng)歷長時(shí)間的休眠期的用電池提供功率的器件(例如蜂窩電話、數(shù)碼相機(jī)和MP3播放器)來說，F(xiàn)eRAM器件特別具有吸引力。除了如上所述的1T-1C (或1TC)單元結(jié)構(gòu)之外，F(xiàn)eRAM器件也可以被構(gòu)造為兩個(gè)晶體管-兩個(gè)電容器(2T-2C或2TC)結(jié)構(gòu)。然而，如命名(designation)所暗示的，那些利用ITC結(jié)構(gòu)(使用 一個(gè)單位單元(unit cell))的器件通常將比利用在相似的設(shè)計(jì)規(guī)則下構(gòu)造的2TC結(jié)構(gòu)的器件需要的表面積小。因此，2TC構(gòu)造趨于降低可以得到的集成度。因此，ITC單位單元結(jié)構(gòu)變得被更廣泛地采用，以利用單位單元面積的減小。對這類FeRAM器件進(jìn)行的讀操作可以通過向在通過互連(例如，板線(plate line ))與晶體管相關(guān)聯(lián)的單位單元中的鐵電電容器電極施加預(yù)定的電壓脈沖來執(zhí)行。然而，在制造高度集成的鐵電存儲器中，鐵電電容器的電容可以比傳統(tǒng)的DRAM電容器的電容高幾個(gè)數(shù)量級。因此，可以通過單個(gè)板線連接的FeRAM單元的數(shù)目通常受限，以抑制激活電壓脈沖的電阻-電容(RC)延遲，并保持器件的操作速度。鐵電電容器的電容C可以用下面的等式來表示C = sA/d 其中，s是介電常數(shù)，A是電極的面積，d是電極分隔的距離(即鐵電材 料層的厚度)。通過施加的電壓V而在鐵電電容器中可以感生的電場E可以 由等式E二V/d來確定。因此，為了提供低壓操作和提供大的感應(yīng)余量(sensing margin),通常將優(yōu)選的是較小的d (即，較薄的鐵電層)，只要膜品質(zhì)保持得 足以維持這類器件的可接受的處理和功能成品率(functional yield )。對于較 高密度的器件，減小下電極的厚度可以減小電容器的體積(footprint)而不減 小其用于存儲和維持足夠電荷的容量。如圖l所示，鐵電材料表現(xiàn)出施加的電場(V)和表觀存儲的電荷(Q) 之間的非線性關(guān)系。具體地講，鐵電電容器表現(xiàn)出特征滯后回線(hysteresis loop )。由于在鐵電材料的晶體結(jié)構(gòu)中形成的半永久性電偶極子 (semi-permanent electric dipole )的作用，導(dǎo)致鐵電材料的介電常數(shù)通常比線 性電介質(zhì)的介電常數(shù)高得多。當(dāng)外部電場施加到電介質(zhì)時(shí)，偶極子趨于與電 場方向?qū)R，這樣產(chǎn)生了如圖2A和圖2B中所示的鐵電晶體結(jié)構(gòu)的單位晶胞 內(nèi)的原子位置的移位和對應(yīng)的電荷分布的移位，其中，圖2A和圖2B分別表 示"向上"和"向下"的狀態(tài)。在去除電荷后，偶極子保持它們的極化狀態(tài)。通 常，在每個(gè)數(shù)據(jù)存儲單元中，將二進(jìn)制的"0"和"1"存儲為兩種可能的電極化 中的一種。例如，參照圖1,通常會利用負(fù)的剩余極化"-P/，來編碼"l"，利用 正的剩余極化"+Pr"來編碼"0"。某種程度上，F(xiàn)eRAM器件的可靠性在于它們的操作壽命期間它們對參量 移位(parametric shift)的抵抗力的作用。移位的一種類型通常^^稱作"印記 (imprinting)，，并以圖1中示出的滯后回線的一黃向移位為特;f正。例如，長時(shí)間 地維持剩余極化會導(dǎo)致鐵電滯后回線關(guān)于施加電壓的移位。這種移位會造成 兩種不同的錯(cuò)誤模式，在這兩種不同的錯(cuò)誤模式中，如果電壓移位超過寫電 壓，則使存儲器不可切換，或者由于剩余極化的損耗而導(dǎo)致感應(yīng)放大器會不 能區(qū)分這兩個(gè)不同的極化狀態(tài)。第二種類型的移位通常被稱作"疲勞(fatigue)"并表現(xiàn)為使反映在存儲 器單元內(nèi)可以實(shí)現(xiàn)的極化程度降低的滯后回線"平坦化"。存儲器單元內(nèi)的這 些類型的材料和這些材料的構(gòu)造可以提高對印記和/或疲勞的抵抗力，如在圖 3A和圖3B中所反映的，在圖3A和圖3B中，選擇合適的電極材料，比如Ir/Ir02 電極構(gòu)造而不是Pt電極，可以在最終的存儲器器件的可靠性方面產(chǎn)生顯著的 差異。
在操作上，F(xiàn)eRAM與DRAM類似。通過對鐵電層的每側(cè)上的極板充電 將電場施加到鐵電層，使內(nèi)部的原子處于"向上"或"向下，，方位(取決于電荷 的極性)，由此存儲"0"或"1"來完成寫操作。然而，讀操作與DRAM有點(diǎn)不 同。晶體管使單元處于特定狀態(tài)，比如"0"。如果單元已經(jīng)保持在"O",則輸 出線中將不發(fā)生任何變化。如果單元保持在"l"，則當(dāng)原子將電子推出到在 "下"側(cè)的金屬之外時(shí)，膜中原子的重新定位將在輸出中造成電流短脈沖。這 種脈沖的存在意味著單元保持'T，。因?yàn)檫@個(gè)過程將單元覆寫，所以對FeRAM 器件進(jìn)行讀操作是破壞性的過程，如果改變單元的話則需要將單元重新寫入。使FeRAM器件的應(yīng)用放慢的一個(gè)因素是它們與對應(yīng)的DRAM器件相比 通常具有較大的單元尺寸(大單元尺寸因素)。因此，各項(xiàng)努力已集中于通過 改良的工藝和對功能元件的結(jié)構(gòu)改變來提高FeRAM器件的集成密度方面。 由這些努力產(chǎn)生的兩種器件構(gòu)造是COB (位線上電容器(capacitor over bit line ))和CUB (位線下電容器(capacitor under bit line ))單元結(jié)構(gòu)，上述兩 種結(jié)構(gòu)可用于減小最終的FeRAM器件的單元尺寸。利用基本的1TC COB單元構(gòu)造和0.25pm工藝，已經(jīng)成功制造出表現(xiàn)為 15FZ的單元尺寸因子(15F2 cell size factor)的FeRAM單元。實(shí)際上，在高 度集成的器件中的COB單元的尺寸的范圍通常從大約15F 至大約25F2,而 實(shí)際電容器的面積計(jì)為大約4F'的面積。通過進(jìn)一步地開發(fā)三維鐵電電容器 技術(shù)(包括例如溝槽式電容器和盒式電容器)、改進(jìn)鐵電材料和成改進(jìn)制造 工藝，可實(shí)現(xiàn)對接近理論上的8F2的單元尺寸因子的額外的減小。然而，當(dāng) 利用對應(yīng)的工藝(例如70-90F"且大約5F"對應(yīng)于電容器面積)來制造CUB 時(shí)，CUB構(gòu)造通常表現(xiàn)出更大的單元尺寸。意料之中的是，對于集成度更高 的器件，優(yōu)選的是COB FeRAM構(gòu)造。包括例如利用單個(gè)電容器刻蝕掩模和 包封阻擋層(encapsulating barrier layer, EBL )的另外的工藝改良通過減小器 件結(jié)構(gòu)受到的偶然的損壞也可改進(jìn)最終的FeRAM器件的性能。發(fā)明內(nèi)容示例性實(shí)施例包括半導(dǎo)體器件，該半導(dǎo)體器件包括半導(dǎo)體基底；晶體 管陣列，形成在半導(dǎo)體基底上；導(dǎo)線，設(shè)置在晶體管陣列上方，并電連接到 與第一晶體管相關(guān)的第一源/漏區(qū)；電容器結(jié)構(gòu)，具有下電極、上電極及設(shè)置在上電極和下電極之間的電介質(zhì)材料，其中，電容器結(jié)構(gòu)設(shè)置在由導(dǎo)線的上表面限定的第一基準(zhǔn)平面的上方，并電連接到與第一晶體管相關(guān)的第二源/漏區(qū)；導(dǎo)電板，設(shè)置在由電容器結(jié)構(gòu)的上表面限定的第二基準(zhǔn)平面的上方；導(dǎo)電塞，在上電極和導(dǎo)電板之間建立直接垂直電接觸，其中，導(dǎo)電塞是既包括 主導(dǎo)體又包括阻擋材料的復(fù)合結(jié)構(gòu)。示例性實(shí)施例也包括FeRAM器件，F(xiàn)eRAM器件包括半導(dǎo)體基底；晶 體管陣列，形成在半導(dǎo)體基底上；位線，設(shè)置在晶體管陣列的上方，并電連 接到與第一晶體管相關(guān)的漏區(qū)；鐵電結(jié)構(gòu)，具有下電極、上電極及設(shè)置在下 電極和上電極之間的鐵電材料，其中，鐵電結(jié)構(gòu)設(shè)置在由位線的上表面限定 的第一基準(zhǔn)平面的上方，并電連接到與第一晶體管相關(guān)的源區(qū)；導(dǎo)電板，設(shè) 置在由鐵電結(jié)構(gòu)的上表面限定的第二基準(zhǔn)平面的上方；導(dǎo)電塞，在上電極和 導(dǎo)電板之間建立直接垂直電接觸，其中，導(dǎo)電塞是既包括主導(dǎo)體又包括阻擋 材料的復(fù)合結(jié)構(gòu)。示例性實(shí)施例也包括FeRAM器件，在FeRAM器件中，導(dǎo)電塞包括阻 擋材料下層，其中，阻擋材料選自由SrRu03 ( SRO )和CaRu03 ( CRO )組 成的組，且具有Tb的厚度；主導(dǎo)體上層。主導(dǎo)體可選自于由難熔金屬(包括 例如鴒(W)、鈦(Ti)和鉭(Ta))及其混合物和合金組成的組，且具有Tp 的厚度，其中，滿足表達(dá)式T^Tb并可包括大于4的厚度比Tp:Tb。其它示例性實(shí)施例包括FeRAM器件，在FeRAM器件中，導(dǎo)電塞還包括 阻擋材料上層，其中，阻擋材料選自于由SrRu03 ( SRO )和CaRu03 ( CRO ) 組成的組，且具有Tb的厚度；主導(dǎo)體下層，具有厚度Tp，其中，滿足表達(dá)式 T^Tb并可包括大于4的厚度比Tp:Tb。FeRAM器件的示例性實(shí)施例還包括一些FeRAM器件，在這些FeRAM 器件中，阻擋材料沿著導(dǎo)電塞的側(cè)表面和底表面形成外部層，并環(huán)繞由主導(dǎo) 體形成的芯。阻擋材料可選自于由SrRu03 (SRO)和CaRu03組成的組，且 具有Tb的厚度。主導(dǎo)體的芯具有平均直徑Tw，其中，滿足表達(dá)式Tw^2Tb。另外的示例性實(shí)施例包括FeRAM器件，其中，F(xiàn)eRAM器件包括半導(dǎo) 體基底；晶體管陣列，形成在半導(dǎo)體基底上；位線，設(shè)置在晶體管陣列的上 方，并電連接到與第一晶體管相關(guān)的漏區(qū)；鐵電結(jié)構(gòu)，具有下電極、上電極 及設(shè)置在下電極和上電極之間的鐵電材料，其中，鐵電結(jié)構(gòu)設(shè)置在由位線的 上表面限定的第一基準(zhǔn)平面的上方，并電連接到與第一晶體管相關(guān)的源區(qū)； 復(fù)合導(dǎo)電板，包括阻擋材料的底層和主導(dǎo)體的上層，其中，主導(dǎo)體設(shè)置在由 鐵電結(jié)構(gòu)的上表面限定的第二基準(zhǔn)平面的上方；導(dǎo)電塞，在上電極和導(dǎo)電板 之間建立直接垂直電接觸。阻擋材料可選自于由SrRu03 (SRO)和CaRu03 (CRO)組成的組，且具有Tb的厚度，主導(dǎo)體的上層具有Tp的厚度。另外的示例性實(shí)施例包括FeRAM器件，其中，F(xiàn)eRAM器件包括半導(dǎo) 體基底；晶體管陣列，形成在半導(dǎo)體基底上；位線，設(shè)置在晶體管陣列的上 方，并電連接到與第一晶體管相關(guān)的源區(qū)；鐵電結(jié)構(gòu)，具有下電極、上電極 及設(shè)置在下電極和上電極之間的鐵電材料，其中，鐵電結(jié)構(gòu)設(shè)置在由位線的 上表面限定的第一基準(zhǔn)平面的上方，并電連接到與第一晶體管相關(guān)的漏區(qū)； 導(dǎo)電板，基本上不含銅(Cu)和鋁(Al),且設(shè)置在由鐵電結(jié)構(gòu)的上表面限定 的第二基準(zhǔn)平面的上方；導(dǎo)電塞，建立上電極和導(dǎo)電板之間的直接垂直電接 觸。在這些示例性實(shí)施例中，導(dǎo)電板包括主金屬，其中，主金屬選自由Pt、 Ru、 Ir、 Rh、 Os、 Pd、 Sr及其合金組成的組，并還可包含主金屬的氮化物或 氧化物。在這些示例性實(shí)施例中，上電極可包括直接形成在氧化銥(Ir02)層 上的銥(Ir)的頂層。這些示例性實(shí)施例的構(gòu)造可用于制造能夠?qū)⒃紭O化值(PrQ )的至少90% 保持至少10"的編程周期的FeRAM器件。其它示例性實(shí)施例可利用上電極， 上電極包括直接形成在金屬的氧化物的層上的該金屬的頂層，其中，金屬選 自于由銥(Ir )、釘(Ru )、釕/鍶合金和釕/4丐合金組成的組。用于形成這類FeRAM器件的制造方法的示例性實(shí)施例可包括在半導(dǎo) 體基底中形成晶體管陣列；在晶體管上方形成第一層間絕緣層；在晶體管陣 列上方的第一層間絕緣層中形成電連接到與第一晶體管相關(guān)的源區(qū)的位線； 形成第二層間絕緣層；在位線上方在第二層間絕緣層上形成鐵電結(jié)構(gòu)，其中， 鐵電結(jié)構(gòu)包括下電極、上電極及設(shè)置在下電極和上電極之間的鐵電材料，此 外，鐵電結(jié)構(gòu)電連接到與第一晶體管相關(guān)的漏區(qū)；形成第三層間絕緣層；形 成穿過第三層間絕緣層的導(dǎo)電塞，以接觸上電極；在第三層間絕緣層上形成 導(dǎo)電板，其中，導(dǎo)電板通過導(dǎo)電塞電連接到上電極，其中，導(dǎo)電塞是既包括 主導(dǎo)體又包括阻擋材料的復(fù)合結(jié)構(gòu)。在這類示例性實(shí)施例中形成導(dǎo)電塞的步驟還可包括形成穿過第三層間 絕緣層的開口，以暴露上電極的上表面的一部分；沉積主導(dǎo)體的層，其中， 主導(dǎo)體的層的厚度足以填充開口；去除主導(dǎo)體的上部，以暴露第三層間絕緣 層的上表面，并形成平面化的表面，從而形成塞的主導(dǎo)電圖案；去除主導(dǎo)體
圖案的上部，以形成凹陷區(qū)域；沉積足以填充凹陷區(qū)域的阻擋材料的層；去 除阻擋材料的上部，以暴露第三層間絕緣層的上表面來形成復(fù)合導(dǎo)電塞。形 成導(dǎo)電塞的步驟還可包括形成穿過第三層間絕緣層的開口，以暴露上電極 的上表面的一部分；沉積足以填充開口的阻擋材料的層；去除阻擋材料的上 部，以暴露第三層間絕緣層的上表面來形成平面化表面并形成阻擋材料圖案； 去除阻擋材料圖案的上部，以形成凹陷區(qū)域；沉積主導(dǎo)體的層，其中，主導(dǎo) 體的層的厚度足以填充凹陷區(qū)域；去除主導(dǎo)體的上部，以暴露第三層間絕緣 層的上表面，并形成平面化的表面，從而形成復(fù)合導(dǎo)電塞。形成導(dǎo)電塞的步 驟還可包括形成穿過第三層間絕緣層的開口，以暴露上電極的上表面的一 部分；沉積阻擋材料的正投影層，其中，阻擋材料足以在開口中暴露的表面 上形成阻擋材料的層，以形成直徑減小的開口；沉積主導(dǎo)體的層，其中，主 導(dǎo)體的層的厚度足以填充直徑減小的開口；去除阻擋材料和主導(dǎo)體的上部， 以暴露第三層間絕緣層的上表面并形成平面化的表面，從而形成復(fù)合導(dǎo)電塞。 形成這類FeRAM器件的其它示例性實(shí)施例可包括在半導(dǎo)體基底中形 成晶體管陣列；在晶體管上方形成第一層間絕緣層；在晶體管陣列上方的第 一層間絕緣層中形成電連接到與第一晶體管相關(guān)的源區(qū)的位線；形成第二層 間絕緣層；在位線上方在第二層間絕緣層上形成鐵電結(jié)構(gòu)，其中，鐵電結(jié)構(gòu) 包括下電極、上電極及設(shè)置在下電極和上電極之間的鐵電材料，其中，鐵電 結(jié)構(gòu)電連接到與第一晶體管相關(guān)的漏區(qū)；形成第三層間絕緣層；形成穿過第 三層間絕緣層的導(dǎo)電塞，以接觸上電極；在第三層間絕緣層的表面上形成阻 擋層；在阻擋層的表面上形成主導(dǎo)體層；形成板圖案并蝕刻主導(dǎo)體層和阻擋 層，以形成第三層間絕緣層上的導(dǎo)電板圖案，其中，導(dǎo)電板通過阻擋材料和 導(dǎo)電塞直接連接到上電極。


當(dāng)結(jié)合附圖來考慮詳細(xì)的描述時(shí)，將更清楚地理解下面描述的示例性實(shí) 施例，在附圖中圖1示出了反映y軸的極化程度和x軸的施加的電壓的值的基本FeRAM 滯后曲線；圖2A和圖2B示出了在鐵電結(jié)構(gòu)(具體地講，具有通式為AB03的八面 體1群晶體的4丐鈦礦結(jié)構(gòu))中的體心原子的運(yùn)動(dòng)； 圖3A和圖3B示出了 Ir/Ir02電極構(gòu)造相對于Pt電極構(gòu)造表現(xiàn)出的改進(jìn) 的抗疲勞性。圖4示出了 FeRAM構(gòu)造的第一示例性實(shí)施例； 圖5示出了 FeRAM構(gòu)造的另一示例性實(shí)施例； 圖6示出了 FeRAM構(gòu)造的另一示例性實(shí)施例； 圖7示出了 FeRAM構(gòu)造的另一示例性實(shí)施例； 圖8示出了 FeRAM構(gòu)造的另一示例性實(shí)施例； 圖9至圖14示出了 FeRAM構(gòu)造工藝的第一示例性實(shí)施例； 圖15至圖18示出了 FeRAM構(gòu)造工藝的其它示例性實(shí)施例。 應(yīng)該注意的是，這些圖意在示出在特定示例性實(shí)施例中釆用的方法、結(jié) 構(gòu)和/或材料的通常的特性，并意在補(bǔ)充下面提供的描述。然而，這些附圖不 是按比例的，不會精確地反映任何給定實(shí)施例的精確結(jié)構(gòu)或性能特性，并不 應(yīng)該理解為限定或限制示例性實(shí)施例包含的特性或值的范圍。具體地講，為 了清晰起見，可以縮小或擴(kuò)大層、區(qū)域和/或結(jié)構(gòu)元件的相對厚度和位置。在 不同的附圖中使用相似或相同的標(biāo)號意在表示相似或相同元件或特征的存 在。
具體實(shí)施方式
現(xiàn)在，將在下文中參照附圖來更充分地描述本發(fā)明，在附圖中示出了本 發(fā)明的實(shí)施例。然而，本發(fā)明可以以許多不同的形式來實(shí)施，并不應(yīng)該理解 為局限于這里闡述的實(shí)施例。相反，提供這些實(shí)施例，使得本公開將是徹底 的和完全的，并將本公開的全部范圍充分傳達(dá)給本領(lǐng)域的技術(shù)人員。相同的 標(biāo)號始終表示相同的元件。本領(lǐng)域的技術(shù)人員還應(yīng)該理解，當(dāng)元件比如層、區(qū)域或基底被稱作在另 一元件上時(shí)，它可以直接在另一元件上，或者也可存在中間元件。相反，當(dāng) 元件被稱作直接在另一元件上時(shí)，不存在中間元件。還應(yīng)該理解的是，當(dāng)元 件并稱作連接或結(jié)合到另 一元件時(shí)，它可以直接連接或直接結(jié)合到另 一元件， 或者可存在中間元件。相反，當(dāng)元件被稱作直接連接或直接結(jié)合到另一元件 時(shí)，不存在中間元件。如圖4所示，F(xiàn)eRAM構(gòu)造的第一示例性實(shí)施例包括存儲器區(qū)或單元區(qū)A 和外圍區(qū)或邏輯電路區(qū)B,為了方便起見，已經(jīng)將單元區(qū)A和邏輯電路區(qū)B
組合在單張視圖上。然而，如本領(lǐng)域技術(shù)人員要理解的，在實(shí)際的器件上，這兩個(gè)區(qū)可以分隔得很遠(yuǎn)。如圖4所示，基底100已被多個(gè)淺溝槽隔離(STI) 結(jié)構(gòu)102分隔為有源區(qū)102'和202'。包括源114s和共漏114d區(qū)的多個(gè)摻雜形成在有源區(qū)的上部中。柵電極 結(jié)構(gòu)110、 210包括柵電介質(zhì)104、 204、第一導(dǎo)電圖案106、 206和第二導(dǎo)電 圖案108、 208，絕緣分隔件112、 212形成在柵電極結(jié)構(gòu)110、 210的側(cè)壁上。 然后，在現(xiàn)有的結(jié)構(gòu)之上形成第一層間電介質(zhì)層116,形成多個(gè)接觸開口以 暴露源/漏(有時(shí)筒稱為S/D)區(qū)的一部分。第一層間電介質(zhì)層116也會經(jīng)受 一個(gè)或多個(gè)平面化工藝(包括例如回蝕和化學(xué)機(jī)械拋光(CMP)),從而提供 適用于另外處理的基本平面化的表面。然后，形成穿過接觸開口的多個(gè)導(dǎo)電 塞118s、 118d、 218d和218s (除非被另外地表示否則共同地用118、 218表 示)，以提供S/D區(qū)的每個(gè)的電通路。隨后，為了分別建立與對應(yīng)的導(dǎo)電塞 118、 218的電接觸，在第一層間電介質(zhì)層116上形成另外的導(dǎo)電圖案120s、 120d和220d 、 220s (除非被另外地表示否則共同地用120、 220表示)。如 圖4所示，導(dǎo)電圖案120d也可以被稱作位線(BL)。然后，在現(xiàn)有的結(jié)構(gòu)之上可形成第二層間電介質(zhì)層122,形成多個(gè)接觸 開口以暴露下面的導(dǎo)電圖案120、 220的一部分。第二層間電介質(zhì)層122也會 經(jīng)受如前所述的一個(gè)或多個(gè)平面化工藝，以提供適用于另外的處理的基本平 面化的表面。然后，形成穿過接觸開口的多個(gè)導(dǎo)電塞124,以提供到導(dǎo)電圖 案120的電通3各。在單元區(qū)A中，通過在第二層間電介質(zhì)層122的表面和穿過層間電介質(zhì) 層形成的導(dǎo)電塞124上沉積下電極層或底電極層，來形成鐵電電容器圖案 132。然后，在導(dǎo)電塞和第二層間電介質(zhì)層122的暴露的表面上形成鐵電材料 層，最后，在鐵電材料層的暴露的表面上形成頂電極層或上電極層。然后， 將這樣堆疊的材料圖案化并蝕刻，以在第二層間電介質(zhì)層122的表面上形成 分離的鐵電電容器132,其中，鐵電電容器132包括底電極圖案126、鐵電材 料圖案128和上電極圖案130。隨后，在鐵電電容器132和第二層間電介質(zhì)層122的暴露的表面上形成 第三層間電介質(zhì)層134。接著，在第三層間電介質(zhì)層134中形成接觸開口 136、 236，以暴露單元區(qū)A中的上電極圖案130的一部分和外圍區(qū)B中的導(dǎo)電圖 案220的一部分。然后，用第一導(dǎo)電材料140、 240填充這些接觸開口 136、236,其中，第一導(dǎo)電材料140、 240通常為鵠(W)或其它難熔金屬、金屬 或其合金的組合。接著，去除第一導(dǎo)電材料的上部，適于用作阻擋層的第二導(dǎo)電材料142'、 242'用于完成上電極圖案130和導(dǎo)電圖案220與第三層間電介質(zhì)層134的上表 面之間的導(dǎo)電通路。如將理解的，根據(jù)所利用的沉積工藝和相對厚度， 一個(gè) 或多個(gè)平面化操作可用來實(shí)現(xiàn)圖4中示出的結(jié)構(gòu)并提供適用于另外的處理的 基本平面化的表面。然后，在第三層間電介質(zhì)層134的上表面和第二導(dǎo)電材料142'、 242'的暴 露表面上形成導(dǎo)電層。然后將該導(dǎo)電層圖案化并蝕刻，以得到單元區(qū)A中的 金屬板結(jié)構(gòu)144和外圍區(qū)中的金屬1 (METAL 1 )圖案244。圖5中示出了可選的構(gòu)造，在圖5中，將在單元區(qū)中形成接觸開口延遲 到在外圍區(qū)中形成導(dǎo)電塞240'且提供用于連接導(dǎo)電塞的金屬1圖案244之后。 接著，在金屬1圖案244上形成第四金屬間電介質(zhì)層146，且形成穿過層間 電介質(zhì)層146， 134的開口，以暴露外圍區(qū)中金屬1圖案244的一部分和單元 區(qū)中上電極圖案130的一部分。然后，用第一導(dǎo)電材料140'、 240'填充這些接觸開口，其中，第一導(dǎo)電材 料140'、 240'通常為鴒(W)或其它難熔金屬、金屬或其合金的組合。然后， 去除第一導(dǎo)電材料的上部，適于用作阻擋層的第二導(dǎo)電材料142'、 242'用于完 成上電極圖案130和金屬1圖案244與第四金屬間電介質(zhì)層146的上表面之 間的導(dǎo)電通路。如將理解的，根據(jù)所利用的沉積工藝和相對厚度， 一個(gè)或多 個(gè)平面化操作可用來實(shí)現(xiàn)圖5中示出的結(jié)構(gòu)并提供適用于另外的處理的基本 平面4t的表面。隨后，在第四金屬間電介質(zhì)層146的上表面和第二導(dǎo)電材料142'、 242' 的暴露表面上形成導(dǎo)電層，其中，第二導(dǎo)電材料142'、 242'填充單元區(qū)中的接 觸開口的上部和外圍區(qū)中通路開口的上部。然后，將該導(dǎo)電層圖案化并蝕刻， 以得到單元區(qū)A中的金屬板圖案結(jié)構(gòu)144和外圍區(qū)中的金屬2 (METEL 2) 圖案246。如圖6和圖7所示，如上所述的FeRAM結(jié)構(gòu)和相關(guān)的構(gòu)造工藝可以根 據(jù)圖4和圖5中示出的FeRAM結(jié)構(gòu)的接觸開口和/或通路開口中設(shè)置的阻擋 層區(qū)142'、 242'的形成來更改。具體地講，如圖6所示，可以從接觸和/或通 路開口結(jié)構(gòu)的上部省略阻擋層區(qū)142'、 242',可以提供阻擋層圖案342'、 442'
來替代阻擋層區(qū)142'、 242',其中，阻擋層圖案342'、 442'在單元區(qū)中的金屬 板圖案344和外圍區(qū)中的金屬1圖案444的下面。類似地，如圖7所示，可 以從接觸和/或通路開口結(jié)構(gòu)的上部省略阻擋層區(qū)142'、 242',可以提供阻擋 層圖案342'、 442'來替代阻擋層區(qū)142'、 242'，其中，阻擋層圖案342'、 442' 在單元區(qū)中的金屬板圖案344和外圍區(qū)中的金屬2圖案446的下面。如圖8 和圖9所示，上述的FeRAM結(jié)構(gòu)和相關(guān)的構(gòu)造工藝可以相對于如圖4至圖7 中示出的阻擋結(jié)構(gòu)進(jìn)行修改。具體地講，如圖8所示，可以從單元區(qū)中的金 屬板圖案544和金屬1圖案644省略阻擋結(jié)構(gòu)，其中，金屬板圖案544和金 屬1圖案644利用貴金屬材料形成，且分別與塞340和金屬接觸件440直接 接觸。類似地，如圖9所示，可從單元區(qū)中的金屬板圖案544和外圍區(qū)中的 金屬2圖案644省略阻擋結(jié)構(gòu)，其中，金屬板圖案544和金屬2圖案644利 用貴金屬材料形成且分別與塞340'和通路445直接接觸。如圖10至圖14所示，F(xiàn)eRAM制造工藝的第一示例性實(shí)施例包括存儲器 區(qū)或單元區(qū)A和外圍區(qū)或邏輯電路區(qū)B，為了方便起見，將存儲器區(qū)或單元 區(qū)A和外圍區(qū)或邏輯電路區(qū)B組合在單張視圖上。然而，如本領(lǐng)域的技術(shù)人 員應(yīng)該理解的，在實(shí)際的器件上，這兩個(gè)區(qū)域可以分隔得很遠(yuǎn)。如圖IO所示，基底10(M皮多個(gè)淺溝槽隔離(STI)結(jié)構(gòu)102分隔為有源 區(qū)102'和202'。包括源114s和共漏114d區(qū)的多個(gè)摻雜區(qū)形成在有源區(qū)的上部 中。柵電極結(jié)構(gòu)110、 210包括柵電介質(zhì)104、 204、第一導(dǎo)電圖案106、 206 和第二導(dǎo)電圖案108、 208，絕緣分隔件112、 212形成在4冊電極結(jié)構(gòu)110、 210 的側(cè)壁上。然后，在現(xiàn)有的結(jié)構(gòu)之上形成第一層間電介質(zhì)層116,形成多個(gè) 接觸開口以暴露源/漏(有時(shí)筒稱為S/D)區(qū)的一部分。第一層間電介質(zhì)層116 也會經(jīng)受一個(gè)或多個(gè)平面化工藝(包括例如回蝕和化學(xué)機(jī)械拋光(CMP)), 從而提供適用于另外的處理的基本平面化的表面。然后，形成穿過接觸開口 的多個(gè)導(dǎo)電塞118s、 118d、 218d和218s (除非另外地被表示，否則共同地用 118、 218表示)，以提供S/D區(qū)的每個(gè)的電通路。隨后，為了分別建立與對 應(yīng)的導(dǎo)電塞118、 218的電接觸，在第一層間電介質(zhì)層116上形成另外的導(dǎo)電 圖案120s、 120d和220d 、 220s (除非被另外地表示，否則共同地用120、 220表示)。如圖10所示，導(dǎo)電圖案120d也可以被稱作位線(BL)。如圖11所示，然后，在現(xiàn)有的結(jié)構(gòu)之上可形成第二層間電介質(zhì)層122， 形成多個(gè)接觸開口以暴露下面的導(dǎo)電圖案120、 220的一部分。第二層間電介
質(zhì)層122也會經(jīng)受如前所述的一個(gè)或多個(gè)平面化工藝，以提供適用于另外的處理的基本平面化的表面。然后，形成穿過接觸開口的多個(gè)導(dǎo)電塞124,以 提供到導(dǎo)電圖案120的電通路。在單元區(qū)A中，通過在第二層間電介質(zhì)層122的表面和穿過層間電介質(zhì) 層形成的導(dǎo)電塞124上沉積下電極層或底電極層(未示出)，來形成鐵電電容 器圖案132。然后，在導(dǎo)電塞和第二層間電介質(zhì)層122的暴露的表面上形成 鐵電材料層(未示出)，最后，在鐵電材料層的暴露的表面上形成頂電極層或 上電極層(未示出)。然后，利用例如光致抗蝕劑圖案或硬掩模圖案(未示出) 將這樣堆疊的材料圖案化并將其蝕刻，以在第二層間電介質(zhì)層122的表面上 形成分離的鐵電電容器132，其中，鐵電電容器132包括底電極圖案126、鐵 電材料圖案128和上電極圖案130。如圖12所示，隨后，在鐵電電容器132和第二層間電介質(zhì)層122的暴露 的表面上形成第三層間電介質(zhì)層134。接著，在第三層間電介質(zhì)層134中形 成接觸開口 136、 236,以暴露單元區(qū)A中的上電極圖案130的一部分和外圍 區(qū)B中的導(dǎo)電圖案220的一部分。然后，通過沉積第一導(dǎo)電材料的層來填充 這些接觸開口 136、 236，其中，第一導(dǎo)電材料140、 240通常為鴒(W)或其 它難熔金屬、金屬或其合金的組合。接著，通常通過CMP和蝕刻的組合來去 除第一導(dǎo)電材料的上部，以暴露第三層間電介質(zhì)層134的上表面，并從接觸 開口中去除第一導(dǎo)電材料的一部分，以形成多個(gè)凹陷區(qū)域(未示出)。如圖13所示，隨后，去除第一導(dǎo)電材料層的上部，將適于用作阻擋層的 第二導(dǎo)電材料142的層沉積在第三層間電介質(zhì)層134的暴露表面上并使其填 充接觸開口的上部(即凹陷區(qū)域)。如將理解的，根據(jù)所利用的沉積工藝和相 對厚度， 一個(gè)或多個(gè)平面化操作可用來實(shí)現(xiàn)圖13中示出的結(jié)構(gòu)并提供適用于 另外的處理的基本平面化的表面。如圖14所示，然后，通過例如適當(dāng)?shù)腃MP工藝、回蝕工藝或其組合來 去除第二導(dǎo)電材料142的上部，以暴露第三層間電介質(zhì)層134的上部，從而 提供在接觸開口的上部中的第二導(dǎo)電材料142'、 242'的圖案以及適用于另外的 處理的基本平面化的表面。隨后，在第三層間電介質(zhì)層134和第二導(dǎo)電材料142'、 242'的暴露表面上 形成導(dǎo)電層。接著，將該導(dǎo)電層圖案化并蝕刻，以得到單元區(qū)A中的金屬板 結(jié)構(gòu)144和外圍區(qū)中的金屬1圖案244。在圖15至圖17中示出制造方法的可選示例性實(shí)施例。如圖15所示，制 造方法的初始階^爻可以與如上所述的關(guān)于所示出的FeRAM結(jié)構(gòu)的形成相同。 然而，如圖15所反映的，通過例如適當(dāng)?shù)腃MP工藝來去除第一導(dǎo)電層的上 部的較少部分，由此，保留第一導(dǎo)電層的充足的部分，以用導(dǎo)電塞的圖案填 充接觸開口。然后，在第三層間電介質(zhì)層134的上表面和接觸塞上沉積阻擋 材料的層(未示出)。然后，在阻擋材料層上形成第二導(dǎo)電層(未示出)，以 形成復(fù)合導(dǎo)電層或堆疊的導(dǎo)電層(未示出)。然后將該復(fù)合層圖案化并蝕刻， 以得到如圖16所示的單元區(qū)A中的金屬板結(jié)構(gòu)342'、 344和外圍區(qū)中的金屬 1圖案442'、 444。如本領(lǐng)域的技術(shù)人員應(yīng)該理解的，如上所述的結(jié)構(gòu)元件可適用于提供包 括例如圖17中示出的FeRAM構(gòu)造的另外的示例性實(shí)施例，在圖17中示出 的FeRAM構(gòu)造中，存儲器單元和外圍區(qū)中的導(dǎo)電結(jié)構(gòu)不同。如圖17所示， 在單元區(qū)中形成金屬板導(dǎo)體的過程中與使用阻擋材料層342'相關(guān)的優(yōu)點(diǎn)不需 要在外圍區(qū)中重復(fù)。對制造方法的相應(yīng)修改可包括例如圖案化和蝕刻順序， 其中，阻擋材料層只保護(hù)在單元區(qū)中和(可選擇地)在阻擋層可以提供一些 有利條件的外圍區(qū)的部分中。如本領(lǐng)域的技術(shù)人員也應(yīng)該理解的，如上所述的結(jié)構(gòu)元件可用于提供包 括例如圖18中示出的FeRAM構(gòu)造的另外的示例性實(shí)施例，其中，存儲器單 元區(qū)和外圍區(qū)中的導(dǎo)電結(jié)構(gòu)相同，但是從設(shè)置在接觸開口和/或通路開口中的 導(dǎo)電塞的上部區(qū)域中和從有利于貴金屬圖案的板和金屬1圖案的下方省略了 阻擋層部分。為了達(dá)到上述詳細(xì)的制造方法和FeRAM結(jié)構(gòu)的目的，所期望的是將由 從Ir、 IrRu合金、IrTi合金、Ir02、 Pt、 SrRu03 (SRO)、 CaRu03 (CRO)及 其組合和混合物(包括例如Ir/Ir02)組成的組中選擇的一種或多種材料來制 造電極。如本領(lǐng)域的技術(shù)人員應(yīng)該理解的，可以利用包括例如濺射、CVD、 ALD的多種技術(shù)來沉積這些材料，每種材料和材料的組合表現(xiàn)出與它們對氧、 氫、金屬(例如Pb)的擴(kuò)散的抵抗力、熱穩(wěn)定性、與適當(dāng)?shù)蔫F電相關(guān)的耐疲 勞性、生長特性、泄露和處理特性相關(guān)的優(yōu)點(diǎn)和缺點(diǎn)。類似地， 一種或多種電極/阻擋材料和/或貴金屬導(dǎo)體的使用將會表現(xiàn)出相 對于傳統(tǒng)的硅制造技術(shù)的一個(gè)或多個(gè)綜合問題(issue )。這些問題可包括例如 對氧、氫對鐵電材料(例如PZT )的損壞的敏感度或介面勢壘(interface barrier)。
然而，本領(lǐng)域的技術(shù)人員應(yīng)該理解，通過包括例如使用抗氧化阻擋材料(例如TiAlN或TaSiN)、由例如A1203 (藍(lán)寶石)和/或1102形成的包封阻擋層 (EBL)、減少的氫材料和處理、減少的熱預(yù)算處理和/或損壞固化(damage curing)的4支術(shù)和方法，可以減少或消除這些問題。為了達(dá)到本公開的目的，那些可用于形成貴金屬導(dǎo)體的金屬包括Pt、 Ru、 Ir、 Rh、 Os、 Pd和Sr及其合金和組合。在一些情況下，這些貴金屬的氧化物、 氮化物和/或氧氮化物可以與金屬組合使用，用于提高最終的FeRAM器件的 操作壽命過程中對參量移位的抵抗力。阻擋層可以由例如SRO、 CRO及其組形成。如本領(lǐng)域技術(shù)人員將從上面的描述和對應(yīng)的附圖中所理解的，示例性實(shí) 施例包括制造溝槽隔離結(jié)構(gòu)的方法，該方法可以通過減小溝槽隔離結(jié)構(gòu)(尤 其是具有較高的縱橫比的溝槽隔離結(jié)構(gòu))中的空隙的產(chǎn)生和/或減小在E/B工 藝的過程中外圍區(qū)中的過蝕刻損害的可能性，來提供減少的泄漏、改進(jìn)的工 藝良率和/或改進(jìn)的可靠性。如本領(lǐng)域技術(shù)人員將理解的，絕緣材料、半導(dǎo)體材料和導(dǎo)電材料的其它料這樣的可選的組合，以提供特性的適當(dāng)組合，由此，示例性實(shí)施例的優(yōu)點(diǎn) 中的至少一些被實(shí)現(xiàn)，并因此應(yīng)該包括除去傳統(tǒng)的ATE結(jié)構(gòu)，其中，除去傳 統(tǒng)的ATE結(jié)構(gòu)有利于金屬圖案與鐵電電容器的直接連接及阻擋層材料和/或 貴金屬的導(dǎo)電圖案的使用，從而提高最終的FeRAM器件的可靠性和可制造性。域的技術(shù)人員應(yīng)該理解，在不脫離本公開的范圍和精神的情況下，可以對特 定材料和技術(shù)進(jìn)行各種傳統(tǒng)的更改、添加和替代。
權(quán)利要求
1、一種半導(dǎo)體器件，包括半導(dǎo)體基底；晶體管陣列，形成在半導(dǎo)體基底上；導(dǎo)線，設(shè)置在晶體管陣列上方，并電連接到與第一晶體管相關(guān)的第一源/漏區(qū)；電容器結(jié)構(gòu)，具有下電極、上電極及設(shè)置在上電極和下電極之間的電介質(zhì)材料，其中，電容器結(jié)構(gòu)設(shè)置在由導(dǎo)線的上表面限定的第一基準(zhǔn)平面的上方，并電連接到與第一晶體管相關(guān)的第二源/漏區(qū)；導(dǎo)電板，設(shè)置在由電容器結(jié)構(gòu)的上表面限定的第二基準(zhǔn)平面的上方；導(dǎo)電塞，建立上電極和導(dǎo)電板之間的直接垂直電接觸，其中，導(dǎo)電塞是既包括主導(dǎo)體又包括阻擋材料的復(fù)合結(jié)構(gòu)。
2、 一種FeRAM器件，包括 半導(dǎo)體基底；晶體管陣列，形成在半導(dǎo)體基底上；位線，設(shè)置在晶體管陣列的上方，并電連接到與第一晶體管相關(guān)的漏區(qū)； 鐵電結(jié)構(gòu)，具有下電極、上電極及設(shè)置在下電極和上電極之間的鐵電材料，其中，鐵電結(jié)構(gòu)設(shè)置在由位線的上表面限定的第一基準(zhǔn)平面的上方，并電連接到與第一晶體管相關(guān)的源區(qū)；導(dǎo)電板，設(shè)置在由鐵電結(jié)構(gòu)的上表面限定的第二基準(zhǔn)平面的上方； 導(dǎo)電塞，建立上電極和導(dǎo)電板之間的直接垂直電接觸，其中，導(dǎo)電塞是既包括主導(dǎo)體又包括阻擋材料的復(fù)合結(jié)構(gòu)。
3、 根據(jù)權(quán)利要求2所述的FeRAM器件，其中，導(dǎo)電塞還包括 阻擋材料的下層，其中，阻擋材料選自由SrRu03和CaRu03組成的組，且具有Tb的厚度； 主導(dǎo)體的上層。
4、 根據(jù)權(quán)利要求3所述的FeRAM器件，其中，主導(dǎo)體選自于由難熔金 屬及其組合和合金組成的組，且具有Tp的厚度，其中，滿足表達(dá)式Tp^Tb。
5、 根據(jù)權(quán)利要求4所述的FeRAM器件，其中，厚度Tp和厚度Tb限定 了至少為4的厚度比Tp:Tb。
6、 根據(jù)權(quán)利要求2所述的FeRAM器件，其中，導(dǎo)電塞還包括 阻擋材料的上層，其中，阻擋材料選自于由SrRu03和CaRu03組成的組，且具有Tb的厚度。
7、 根據(jù)權(quán)利要求6所述的FeRAM器件，其中，導(dǎo)電塞還包括 主導(dǎo)體的下層，具有Tp的厚度，其中，滿足表達(dá)式T^Tb。
8、 根據(jù)權(quán)利要求6所述的FeRAM器件，其中，主導(dǎo)體選自于由難熔金 屬及其組合和合金組成的組。
9、 根據(jù)權(quán)利要求6所述的FeRAM器件，其中，厚度Tp和厚度Tb限定 了至少為4的厚度比Tp:Tb。
10、 根據(jù)權(quán)利要求2所述的FeRAM器件，其中，阻擋材料沿著導(dǎo)電塞 的側(cè)表面和底表面形成外部層，并環(huán)繞由主導(dǎo)體形成的芯。
11、 根據(jù)權(quán)利要求10所述的FeRAM器件，其中，阻擋材料選自于由 SrRu03和CaRu03組成的組，且具有Tb的厚度；主導(dǎo)體的芯具有平均直徑Tw, 其中，滿足表達(dá)式Tw^2Tb。
12、 一種FeRAM器件，包括 半導(dǎo)體基底；晶體管陣列，形成在半導(dǎo)體基底上；位線，設(shè)置在晶體管陣列的上方，并電連接到與第一晶體管相關(guān)的漏區(qū)；鐵電結(jié)構(gòu)，具有下電極、上電極及設(shè)置在下電極和上電極之間的鐵電材 料，其中，鐵電結(jié)構(gòu)設(shè)置在由位線的上表面限定的第一基準(zhǔn)平面的上方，并 電連接到與第 一晶體管相關(guān)的源區(qū)；復(fù)合導(dǎo)電板，包括阻擋材料的底層和主導(dǎo)體的上層，其中，主導(dǎo)體設(shè)置 在由鐵電結(jié)構(gòu)的上表面限定的第二基準(zhǔn)平面的上方；導(dǎo)電塞，建立上電極和導(dǎo)電板之間的直接垂直電接觸。
13、 根據(jù)權(quán)利要求12所述的FeRAM器件，其中，阻擋材料選自由SrRu03 和CaRu03組成的組，且具有Tb的厚度；主導(dǎo)體的上層具有Tp的厚度。
14、 一種FeRAM器件，包括 半導(dǎo)體基底；晶體管陣列，形成在半導(dǎo)體基底上；位線，設(shè)置在晶體管陣列的上方，并電連接到與第一晶體管相關(guān)的源區(qū)； 鐵電結(jié)構(gòu)，具有下電極、上電極及設(shè)置在下電極和上電極之間的鐵電材 料，其中，鐵電結(jié)構(gòu)設(shè)置在由位線的上表面限定的第一基準(zhǔn)平面的上方，并電連接到與第 一晶體管相關(guān)的漏區(qū)；導(dǎo)電板，基本上不含銅和鋁，且設(shè)置在由鐵電結(jié)構(gòu)的上表面限定的第二基準(zhǔn)平面的上方；導(dǎo)電塞，建立上電極和導(dǎo)電板之間的直接垂直電接觸。
15、 根據(jù)權(quán)利要求14所述的FeRAM器件，其中，導(dǎo)電板包括主金屬， 其中，主金屬選自由Pt、 Ru、 Ir、 Rh、 Os、 Pd、 Sr及其混合物、組合和合金 組成的組。
16、 根據(jù)權(quán)利要求15所述的FeRAM器件，其中，導(dǎo)電板包含主金屬的 氮化物或氧化物。
17、 根據(jù)權(quán)利要求2所述的FeRAM器件，其中，上電極包括直接形成 在由Ir02制成的層上的由Ir制成的頂層。
18、 根據(jù)權(quán)利要求17所述的FeRAM器件，其中，將原始極化值Pro的 至少90%保持至少101()的編程周期。
19、 根據(jù)權(quán)利要求2所述的FeRAM器件，其中，上電極包括直接形成 在金屬的氧化物的層上的該金屬的頂層，其中，金屬選自由銥、釕、釕/鍶合 金和釕/4丐合金組成的組。
20、 一種形成FeRAM器件的方法，包括 在半導(dǎo)體基底中形成晶體管陣列；在晶體管上方形成第 一層間絕緣層；在晶體管陣列上方的第一層間絕緣層中形成電連接到與第一晶體管相關(guān)的源區(qū)的位線；形成第二層間絕緣層；在位線上方在第二層間絕緣層上形成鐵電結(jié)構(gòu)，其中，鐵電結(jié)構(gòu)包括下 電極、上電極及設(shè)置在下電極和上電極之間的鐵電材料，其中，鐵電結(jié)構(gòu)電 連接到與第一晶體管相關(guān)的漏區(qū)；形成第三層間絕緣層；形成穿過第三層間絕緣層的導(dǎo)電塞，以接觸上電極； 在第三層間絕緣層上形成導(dǎo)電板，其中，導(dǎo)電板通過導(dǎo)電塞電連接到上 電極，其中，導(dǎo)電塞是既包括主導(dǎo)體又包括阻擋材料的復(fù)合結(jié)構(gòu)。
21、 根據(jù)權(quán)利要求20所述的形成FeRAM器件的方法，其中，形成導(dǎo)電 塞的步驟還包括形成穿過第三層間絕緣層的開口 ，以暴露上電極的上表面的一部分； 沉積主導(dǎo)體的層，其中，主導(dǎo)體的層的厚度足以填充開口； 去除主導(dǎo)體的上部，以暴露第三層間絕緣層的上表面，并形成平面化的 表面，從而形成塞的主導(dǎo)電圖案；去除主導(dǎo)體圖案的上部，以形成凹陷區(qū)域； 沉積足以填充凹陷區(qū)域的阻擋材料的層；去除阻擋材料的上部，以暴露第三層間絕緣層的上表面來形成復(fù)合導(dǎo)電塞。
22、 根據(jù)權(quán)利要求20所述的形成FeRAM器件的方法，其中，形成導(dǎo)電 塞的步驟還包括形成穿過第三層間絕緣層的開口，以暴露上電極的上表面的一部分； 沉積足以填充開口的阻擋材料的層；去除阻擋材料的上部，以暴露第三層間絕緣層的上表面來形成平面化表面并形成阻擋材料圖案；去除阻擋材料圖案的上部，以形成凹陷區(qū)域； 沉積主導(dǎo)體的層，其中，主導(dǎo)體的層的厚度足以填充凹陷區(qū)域； 去除主導(dǎo)體的上部，以暴露第三層間絕緣層的上表面，并形成平面化的表面，從而形成復(fù)合導(dǎo)電塞。
23、 根據(jù)權(quán)利要求20所述的FeRAM器件的方法，其中，形成導(dǎo)電塞的 步驟還包括形成穿過第三層間絕緣層的開口 ，以暴露上電極的上表面的 一部分； 沉積阻擋材料的正投影層，其中，阻擋材料足以在開口中暴露的表面上形成阻擋材料的層，以形成直徑減小的開口；沉積主導(dǎo)體的層，其中，主導(dǎo)體的層的厚度足以填充直徑減小的開口； 去除阻擋材料和主導(dǎo)體的上部，以暴露第三層間絕緣層的上表面并形成平面化的表面，從而形成復(fù)合導(dǎo)電塞。
24、 一種形成FeRAM器件的方法，包括 在半導(dǎo)體基底中形成晶體管陣列；在晶體管上方形成第 一層間絕緣層；在晶體管陣列上方的第一層間絕緣層中形成電連接到與第一晶體管相關(guān)的源區(qū)的位線；形成第二層間絕緣層；在位線上方在第二層間絕緣層上形成鐵電結(jié)構(gòu)，其中，鐵電結(jié)構(gòu)包括下 電極、上電極及設(shè)置在下電極和上電極之間的鐵電材料，其中，鐵電結(jié)構(gòu)電 連接到與第 一晶體管相關(guān)的漏區(qū)；形成第三層間絕緣層；形成穿過第三層間絕緣層的導(dǎo)電塞，以接觸上電極； 在第三層間絕緣層的表面上形成阻擋層； 在阻擋層的表面上形成主導(dǎo)體層；形成板圖案并蝕刻主導(dǎo)體層和阻擋層，以形成第三層間絕緣層上的導(dǎo)電 板圖案，其中，導(dǎo)電板通過阻擋材料和導(dǎo)電塞直接連接到上電極。
全文摘要
本發(fā)明提供了用于金屬圖案與鐵電電容器的直接連接的FeRAM器件構(gòu)造及其制造方法。FeRAM器件構(gòu)造利用包含在導(dǎo)電塞中的一個(gè)或多個(gè)阻擋層的組合、包含在主導(dǎo)電圖案或利用一種或多種貴金屬形成的導(dǎo)電圖案中的阻擋層，來抑制與傳統(tǒng)的FeRAM構(gòu)造相關(guān)的參量移位。
文檔編號H01L21/768GK101132008SQ20071014650
公開日2008年2月27日 申請日期2007年8月17日 優(yōu)先權(quán)日2006年8月23日
發(fā)明者任桐賢, 劉東哲, 崔錫憲, 許長垠, 金益秀 申請人:三星電子株式會社