專利名稱：一種分裂槽柵快閃存儲器及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路中的非揮發(fā)性半導(dǎo)體存儲器技術(shù)領(lǐng)域，具體涉及一種分 5裂槽柵快閃存儲器及其制備方法。
背景技術(shù)：
半導(dǎo)體存儲器是半導(dǎo)體產(chǎn)業(yè)的重要組成部分，隨著各種移動設(shè)備中對數(shù)據(jù)存儲要求的 日益增大，對能在斷電情況下仍然保存數(shù)據(jù)的非揮發(fā)性半導(dǎo)體存儲器的需求也越來越大。
10快閃存儲器(Flash Memory,可以簡稱為閃存)是發(fā)展最快的非揮發(fā)性半導(dǎo)體存儲器。從 二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問世以來，隨著技術(shù)的發(fā)展，它被廣泛用于手機(jī)、筆記 本電腦、掌上電腦和U盤等移動通訊設(shè)備和個(gè)人電腦中。如今閃存已經(jīng)占據(jù)了非揮發(fā)性半 導(dǎo)體存儲器的大部分市場份額。研制高存儲密度、高可靠性和低功耗、低工作電壓的閃存， 都是閃存技術(shù)發(fā)展的重要推動力。
15浮柵閃存(Floating Gate Flash Memory)是現(xiàn)在實(shí)際應(yīng)用最廣的閃存技術(shù)，因?yàn)楹蛡?統(tǒng)CMOS工藝兼容、結(jié)構(gòu)簡單等優(yōu)點(diǎn)得到迅猛發(fā)展。但是隨著閃存單元尺寸的急劇縮小， 浮柵閃存的等比例縮小面臨巨大挑戰(zhàn)，特別是65nm技術(shù)節(jié)點(diǎn)后，浮柵閃存越來越難于滿 足低功耗、低電壓、高可靠性要求，其中最重要的制約因素是可靠性要求。浮柵閃存的存 儲電荷在多晶硅浮柵中連續(xù)分布，當(dāng)隧穿氧化層中有泄漏通道時(shí)，浮柵所有存儲電子都可
20從這個(gè)通道丟失；因此，隧穿氧化層不能按等比例縮小要求持續(xù)減薄。為保證至少10年 數(shù)據(jù)保持能力，隧穿氧化層最薄為8~9nm。厚的隧穿氧化層限制了工作電壓的降低，也降 低了柵控能力、導(dǎo)致短溝道效應(yīng)惡化、限制了尺寸的縮小和存儲密度的進(jìn)一步提高。
在這種情況下，分離陷阱(DiscreteTrap)閃存受到越來越多的關(guān)注和研究。與浮柵閃 存不同，分離陷阱閃存利用電荷存儲層一氮化硅中的分離陷阱來存儲電荷。由于陷阱的能
25級在電荷存儲層中是分離且受限的，因此存儲電荷不能自由移動；當(dāng)電荷存儲層周圍的氧 化層中有泄漏通道時(shí)，只有附近陷阱的電荷才能泄漏。因此，分離陷阱閃存的保持能力有 很大提高；可采用更薄的隧穿氧化層，降低工作電壓和提高其等比例縮小能力。為了進(jìn)一 步提高分離陷阱閃存的存儲密度，利用氮化硅的分離陷阱這一特性，電荷可區(qū)域化存儲在 氮化硅陷阱層的兩端，即形成每單元可存兩位數(shù)據(jù)的NROM閃存，如文獻(xiàn)1所示(B. Eitan，
30 R Pavan, I. Bloom, et al.， "NROM: A novel localized trapping, 2-bit nonvolatile memory cell," DeWce vol. 21, Nov. 2000， pp. 543-545)。
然而，文獻(xiàn)1的這種常規(guī)平面NROM閃存，如圖1所示，其柵長的等比例縮小仍然受 到兩個(gè)方面的限制(1)為了抑制電荷存儲層一氮化硅兩端的存儲數(shù)據(jù)之間的串?dāng)_、使兩 位數(shù)據(jù)有效分開，柵長不能太??；(2)為了抑制溝道熱電子編程注入(Channel Hot Electron Injection, CHEI)可能導(dǎo)致的同一位線非選中單元的源漏穿通效應(yīng)，也會限制柵長的縮小。 5這兩個(gè)因素限制了 NROM閃存單元面積的縮小，即限制了存儲密度的進(jìn)一步提高；根據(jù) 2006年的國際半導(dǎo)體技術(shù)發(fā)展藍(lán)圖(ITRS'2006)，即使到了 35nm技術(shù)節(jié)點(diǎn)，NROM閃存 的柵長的要求仍然大于140nm (對應(yīng)的有效溝道長度約110nm)。同時(shí)，常規(guī)平面NROM 閃存的CHEI編程的注入效率差、編程功耗大的缺點(diǎn)，也限制了NROM閃存在低功耗方面 的應(yīng)用。
10

發(fā)明內(nèi)容
針對上述NROM閃存的問題，為了提高分離陷阱閃存的編程注入效率、降低功耗， 提高柵長的等比例縮小的能力，進(jìn)一步提高存儲密度，本發(fā)明提出了一種分裂槽柵快閃存 儲器。
15 —種分裂槽柵快閃存儲器，該快閃存儲器基于平面結(jié)構(gòu)，溝道的上面為包括隧穿氧化
層、氮化硅陷阱層和阻擋氧化層的柵堆棧結(jié)構(gòu)，柵堆棧結(jié)構(gòu)的上面為多晶硅控制柵，n+源 和漏的表面與溝道中間的表面平行，溝道的兩端與n+源和漏之間，各有一個(gè)完全相同的溝 槽，溝槽的正下方包括一部分的溝道和一部分的n+源或漏；在溝道的區(qū)域形成分裂槽柵結(jié) 構(gòu)，器件的溝道由兩端的與溝槽對應(yīng)的兩個(gè)非平面溝道和中間的平面溝道組成，多晶硅控 20制柵和柵堆棧結(jié)構(gòu)完全覆蓋溝槽和溝道，多晶硅控制柵有兩個(gè)與溝槽對應(yīng)的突出部。 所述的溝槽的寬度為30nm 40nm、深度為30nm 60nm。 所述n+源和漏的結(jié)深與溝槽的深度相同。
所述的分裂槽柵結(jié)構(gòu)的溝道，可以使得有效溝道長度增大、比柵長大30nm 60nm。 所述的隧穿氧化層的厚度為3nm 4nm，所述的氮化硅陷阱層的厚度為4nm 5nm，所 25述的阻擋氧化層的厚度為5nm 6nm。
本發(fā)明的另一目的是提供一種上述的分裂槽柵快閃存儲器的制備方法。該制備方法， 包括下列步驟
1)淀積二氧化硅、磷硅玻璃和氮化硅三層結(jié)構(gòu)；柵版光刻；刻蝕氮化硅、磷硅玻璃 和二氧化硅，形成三層硬掩膜。 30 2)采用第一種選擇腐蝕液一氫氟酸溶液、氟化氨溶液和水的混合液，同速率橫向腐
蝕磷硅玻璃和二氧化硅，形成自對準(zhǔn)的硬掩膜凹陷結(jié)構(gòu)。
3) 淀積、刻蝕多晶硅，填充凹陷結(jié)構(gòu)；淀積、刻蝕氮化硅，形成側(cè)墻；有源區(qū)版光 亥IJ，刻蝕場區(qū)，淀積二氧化硅并平坦化形成淺槽隔離。
4) 濕法腐蝕氮化硅硬掩膜；刻蝕填充凹陷結(jié)構(gòu)的多晶硅，再刻蝕襯底硅，自對準(zhǔn)形 成溝槽。
5 5)采用第二種選擇腐蝕液一氫氟酸溶液和水的稀釋液，腐蝕磷硅玻璃和下面的二氧
化硅，形成分裂槽柵結(jié)構(gòu)的溝道。
6) 熱生長隧穿氧化層，淀積氮化硅陷阱層和阻擋氧化層，形成柵堆棧結(jié)構(gòu)；淀積多 晶硅，摻雜注入磷、快速熱退火激活，平坦化，形成多晶硅控制柵。
7) 腐蝕二氧化硅，源漏注入砷、退火激活，形成n+源和漏。
10所述的步驟2)中，橫向腐蝕磷硅玻璃和二氧化硅的尺寸為30nm 40nm，這個(gè)尺寸定 義了溝槽的寬度。
所述的步驟4)中，刻蝕襯底硅的尺寸為30nm 60nm，這個(gè)尺寸定義了溝槽的深度。 所述的步驟6)中，熱生長的隧穿氧化層的厚度為3nm 4nm，淀積的氮化硅陷阱層的 厚度為4nm 5nm,淀積的阻擋氧化層的厚度為5nm 6nm。
15 其中，本發(fā)明的分裂槽柵快閃存儲器的一些關(guān)鍵結(jié)構(gòu)參數(shù)，如分裂槽柵結(jié)構(gòu)的溝槽的 深度H和寬度W、柵長Lg和有效溝道長度Leff、溝道摻雜濃度和分布、n+源和漏的結(jié)深， 都可以根據(jù)設(shè)計(jì)的需要而對工藝參數(shù)作出調(diào)整。本發(fā)明的制備方法，采用常規(guī)平面NROM 閃存的制備工藝，如氧化、淀積、刻蝕和腐蝕等，并首次采用不同腐蝕液對PSG和Si02 不同選擇腐蝕性的工藝，通過新的工藝集成(ProcessIntegration),可以自對準(zhǔn)實(shí)現(xiàn)分裂槽
20柵結(jié)構(gòu)的溝槽和溝道、多晶硅控制柵等，從而實(shí)現(xiàn)分裂槽柵快閃存儲器。該制備方法，與 常規(guī)平面NORM閃存的制備方法完全兼容。
相比于文獻(xiàn)1的常規(guī)平面NROM閃存，本發(fā)明的分裂槽柵快閃存儲器的優(yōu)點(diǎn)在于:(l) 在相同版圖的條件下(即柵長Lg相同)，分裂槽柵閃存可以使得有效溝道長度增大、且比 柵長大30nm 60nm (而常規(guī)平面NROM的有效溝道長度比柵長小30nm 40nm); (2)有
25效溝道長度的增大，可以抑制源漏穿通效應(yīng)，同時(shí)也可以抑制兩位存儲數(shù)據(jù)之間的串?dāng)_， 提高柵長的等比例縮小能力，分裂槽柵閃存的柵長可以縮小到80nm甚至更小，而常規(guī)平 面NROM閃存的柵長最小只能縮小到130nm; (3)采用分裂槽柵結(jié)構(gòu)，可以使得CHEI 編程時(shí)在溝槽拐角的電場增大，因而使得編程注入效率提高5 10倍，同時(shí)有效溝道長度 的增大可以使得編程電流減小、編程功耗可以降低2~3倍。
30因此，本發(fā)明所提出的分裂槽柵閃存，可以提高柵長的等比例縮小能力，實(shí)現(xiàn)更高存 儲密度，并提高編程注入效率、減小編程功耗，在高密度、高速和低功耗的存儲應(yīng)用中，
有著明顯優(yōu)勢和廣泛的應(yīng)用前景。


圖1為文獻(xiàn)l中的常規(guī)平面NROM閃存的剖面示意圖，其中 5 101—體硅襯底(p-慘雜) 102 —溝道(常規(guī)的平面溝道)
103 —多晶硅柵控制柵(Poly-Si Control-Gate)
104 —阻擋氧化層 105 —氮化硅陷阱層 106 —隧穿氧化層 〗07—氮化硅側(cè)墻 108—氧化硅側(cè)墻
109—n+源 110—n+漏 10 lll—柵長Lg 112—有效溝道長度Uff
圖2為本發(fā)明所提供的分裂槽柵快閃存儲器的剖面示意圖，其中
201 —體硅襯底(p-摻雜)
202 —分裂槽柵結(jié)構(gòu)的溝道(分為三部分，兩端各有一個(gè)與溝槽對應(yīng)的非平面溝道，中間 為平面溝道)
15 203 —多晶硅柵控制柵(有兩個(gè)與溝槽對應(yīng)的突出部)
204 —阻擋氧化層 205—氮化硅陷阱層206 —隧穿氧化層
207 —氮化硅側(cè)墻 208—氧化硅側(cè)墻
209—n+源 210—n+漏
211—柵長Lg 212—有效溝道長度L祖 20 213 —溝槽的寬度W 214—溝槽的深度H
圖3(a)和(b)為本發(fā)明提供的分裂槽柵閃存的編程注入效率和漏端電流、以及源漏穿通
電壓和兩位存儲數(shù)據(jù)的串?dāng)_特性，與現(xiàn)有的常規(guī)平面NROM閃存的比較圖表。
圖4(a)-(h)是本發(fā)明提供的分裂槽柵閃存的制備方法的工藝流程及其各步驟所對應(yīng)產(chǎn)
品結(jié)構(gòu)的示意圖。圖4(a)-(h)中，相同的標(biāo)號表示相同的部件 25 401—體硅襯底(p-摻雜)
402—Si02/PSG/Si3N4三層硬掩膜中的二氧化硅
403 — Si(VPSG/Si3N4三層硬掩膜中的磷硅玻璃
404— SiO2/PSG/Si3N4三層硬掩膜中的氮化硅
405— 硬掩膜凹陷結(jié)構(gòu)(橫向尺寸為W) 406—填充凹陷結(jié)構(gòu)的多晶硅
30 407—氮化硅側(cè)墻 408 —淺槽隔離的場區(qū)上的二氧化硅
409—淺槽隔離的源漏上的二氧化硅 410—分裂槽柵結(jié)構(gòu)的溝槽(寬度W、深度H)
411一分裂槽柵結(jié)構(gòu)的溝道
412—二氧化硅側(cè)墻
413 —隧穿氧化層(Tunnel Oxide)
414一氮化硅陷阱層(Trapping Nitride) 416 —多品硅柵控制柵
415 —阻擋氧化層(BlockOxide)
417—n+源
418—n+漏
具體實(shí)施例方式
以下結(jié)合附圖詳細(xì)描述本發(fā)明所提供的分裂槽柵快閃存儲器及其制備方法，但不構(gòu)成 對本發(fā)明的限制。
如圖2所示，為本實(shí)施例的分裂槽柵快閃存儲器。該快閃存儲器基于平面結(jié)構(gòu)。該快 10閃存儲器，溝道202的兩端與n+源209和n+漏210之間，各有一個(gè)完全相同的溝槽，溝 槽的寬度214即W為30nm 40nm、深度213即H為30nm 60nm，溝槽的正下方包括一部 分的溝道和一部分的n+源或漏溝道202分為三個(gè)部分，溝道的兩端各有一個(gè)與溝槽對應(yīng) 的非平面溝道，溝道的中間為平面溝道，在溝道的區(qū)域形成分裂槽柵結(jié)構(gòu) (Split-Recess-Channel);溝道202的上面為柵堆棧結(jié)構(gòu)，包括厚度為3nm 4nm的隧穿氧 15化層206、厚度為4nm 5nm的氮化硅陷阱層205和厚度為5nm 6nm的阻擋氧化層204; 柵堆棧結(jié)構(gòu)的上面為多晶硅控制柵203;多晶硅控制柵203和柵堆棧結(jié)構(gòu)完全覆蓋溝槽和 溝道202，多晶硅控制柵203有兩個(gè)與溝槽對應(yīng)的突出部；n+源209和n+漏210的表面與 溝道202中間的表面平行，n+源和漏的結(jié)深與溝槽的深度相同。
在本實(shí)施例中，溝槽的寬度214即W為35nm、深度213即H為40nm，隧穿氧化層 20 206為4nm、氮化硅陷阱層205為4nm和阻擋氧化層204為6nm， n+源209和n+漏210 的結(jié)深都為40nm。該分裂槽柵閃存的有效溝道長度212即Leff比柵長211即Lg大30nm， 而相同版圖的常規(guī)平面NROM閃存的Lf比Lg小30nm。
本實(shí)施例中的分裂槽柵快閃存儲器，與文獻(xiàn)1的常規(guī)平面NROM閃存的比較，如圖 3(a)和(b)所示。兩種閃存的版圖相同即柵長相同，溝槽的結(jié)構(gòu)、柵堆棧結(jié)構(gòu)、源漏結(jié)深、 25溝道摻雜分布等相同；本發(fā)明的分裂槽柵快閃存儲器的結(jié)構(gòu)參數(shù)如上段所述。圖3(a)為柵 長130mn的兩種閃存的編程注入效率和漏端電流的比較圖中橫坐標(biāo)為柵電壓(Vg)，左 邊的縱坐標(biāo)為編程注入效率(柵電流Ig與漏端電流Id的比值)，右邊的縱坐標(biāo)為漏端電流 (Id);在漏壓5V (伏特)時(shí)，可以看出，本發(fā)明的分裂槽柵閃存的編程注入效率可以提 高5 10倍，而編程功耗(漏端電流與漏端電壓之積)可以降低2 3倍。圖3(b)為兩種閃 30存的源漏穿通電壓和兩位存儲數(shù)據(jù)的串?dāng)_特性的比較圖中橫坐標(biāo)為柵長Lg的變化，從 250nm縮小到80nm，左邊的縱坐標(biāo)為，右邊的縱坐標(biāo)為；可以看出，本發(fā)明的分裂槽柵
閃存，由于分裂槽柵結(jié)構(gòu)的溝槽可以增大有效溝道長度，因此可以抑制源漏穿通效應(yīng)和兩 位數(shù)據(jù)的串?dāng)_問題，提高柵長等比例縮小能力，分裂槽柵閃存的柵長可以縮小到80nm甚 至更小，而常規(guī)平面NROM的柵長最小只能縮小到130nm。因此，本發(fā)明所提出的分裂 槽柵閃存，在高密度、高速和低功耗的存儲應(yīng)用中，有著明顯優(yōu)勢和廣泛的前景。 5本發(fā)明制備分裂槽柵快閃存儲器的方法，包括下列步驟
步驟1:在p型體硅襯底上，溝道硼注入；淀積5nm 15nm 二氧化硅(Si02)、 100nm 200nm磷硅玻璃(PSG)和20nm 30nm氮化硅(Si3N4);柵版光刻，柵長為80 300nrn; 刻蝕形成Si3N4/PSG/Si02三層硬掩膜。
步驟2:首次采用第一種選擇腐蝕液(40%HF的氫氟酸溶液、40%NH4F的氟化氨溶 10液和水的混合溶液，這種溶液對PSG和Si02的腐蝕速率相同，而對硅和Si3N4近似不腐蝕)， 橫向腐蝕PSG和SiO2 30nm 40nm，形成自對準(zhǔn)的PSG/Si02硬掩膜凹陷結(jié)構(gòu)。凹陷結(jié)構(gòu)的 橫向尺寸定義了溝槽的寬度。
步驟3:淀積多晶硅30nm 50nm，刻蝕多晶硅填充凹陷結(jié)構(gòu)；再淀積Si3N4 15nm 20nm， RIE刻蝕形成側(cè)墻；有源區(qū)版光刻，刻蝕場區(qū)；淀積Si02并平坦化形成淺槽隔離。 15 歩驟4:濕法腐蝕Si3N4硬掩膜，刻蝕填充凹陷結(jié)構(gòu)的多晶硅，再襯底硅30 60nm (這
個(gè)尺寸定義了溝槽的深度)，自對準(zhǔn)形成溝槽。
步驟5:首次采用第二種選擇腐蝕液(氫氟酸溶液40y。HF和水的稀釋液，這種溶液對 PSG的腐蝕速率很快，對Si02的腐蝕速率較慢，而對硅和Si3N4近似不腐蝕)，腐蝕PSG
和下面的薄Si02，形成分裂槽柵結(jié)構(gòu)的溝道。同時(shí)源漏區(qū)和場區(qū)上的Si02腐蝕很少。
20步驟6:犧牲氧化改善溝道表面質(zhì)量，形成柵堆棧結(jié)構(gòu)(熱生長隧穿氧化層3nm 4nm， 淀積氮化硅陷阱層4nm 5nm，淀積阻擋氧化層5nm 6nm);淀積多晶硅150nm 200nm， 摻雜注入磷、快速熱退火(RTP)激活，CMP平坦化，形成多晶硅控制柵。
歩驟7:腐蝕SiO2剩下約20nm作為注入的緩沖層，源漏注入砷，RTP退火激活雜質(zhì), 形成n+源和漏；去掉緩沖層。 25如圖4所示。圖4(a)—(h)所示的各剖面結(jié)構(gòu)與該制備方法中的各步驟對應(yīng)。 以下結(jié)合各附圖對該制備方法進(jìn)行詳細(xì)說明-
歩驟h在p型體硅襯底上，溝道硼注入；淀積10nm的Si02、 150nrn的PSG和20nm
的SbN4;柵版光刻，版圖的柵長為80nm到250nm變化；刻蝕形成Si3N4/PSG/Si02三層硬
掩膜。形成的剖面結(jié)構(gòu)如圖4(a)所示。
30步驟2:采用第一種選擇腐蝕液(40%HF的氫氟酸溶液、40%NH4F的氟化氨溶液和
水的混合溶液，這種溶液對PSG和Si02的腐蝕速率相同，而對硅和Si3N4近似不腐蝕)，
橫向腐蝕PSG和Si02約35nm，形成自對準(zhǔn)的PSG/Si02硬掩膜凹陷結(jié)構(gòu)。凹陷結(jié)構(gòu)的橫 向尺寸定義了溝槽的寬度W。形成的剖面結(jié)構(gòu)如圖4(b)所示。
步驟3:淀積多晶硅40nm，刻蝕多晶硅填充凹陷結(jié)構(gòu)；再淀積Si3N4 15nm，刻蝕形成 側(cè)墻；形成的剖面結(jié)構(gòu)如圖4(c)所示。有源區(qū)版光刻，刻蝕場區(qū)；淀積Si02并平坦化形成 5淺槽隔離；形成的剖面結(jié)構(gòu)如圖4(d)所示。
步驟4:濕法腐蝕Si3N4硬掩膜，刻蝕填充凹陷結(jié)構(gòu)的多晶硅，再刻蝕襯底硅40nm(溝 槽的深度H)，自對準(zhǔn)形成溝槽。形成的剖面結(jié)構(gòu)如圖4(e)所示(在這及以后的工藝流程的 剖面結(jié)構(gòu)圖，只是畫出有源區(qū)的部分)。
步驟5:釆用第二種選擇腐蝕液(氫氟酸溶液40。/。HF和水的稀釋液，這種溶液對PSG 10的腐蝕速率很快，對和Si02的腐蝕速率較慢，而對硅和Si3N4近似不腐蝕)，腐蝕150nm 的PSG和下面的10nm的Si02，形成分裂槽柵結(jié)構(gòu)的溝道。同時(shí)源漏區(qū)和場區(qū)上的Si02 腐蝕很少。形成的剖面結(jié)構(gòu)如圖4(f)所示。
步驟6:犧牲氧化改善溝道表面質(zhì)量；熱生長隧穿氧化層4nm，淀積氮化硅陷阱層4nm， 淀積阻擋氧化層6nm，形成柵堆棧結(jié)構(gòu)；淀積多晶硅150nm，摻雜注入磷，快速熱退火(RTP) 15激活，平坦化，形成多晶硅控制柵。形成的剖面結(jié)構(gòu)如圖4(g)所示。
步驟7:腐蝕SiO2剩下約20nm作注入緩沖層，源漏注入砷、RTP退火激活，形成結(jié) 深40nm的n+源和漏；去掉Si02緩沖層。形成的剖面結(jié)構(gòu)如圖4(e)所示。
步驟8:進(jìn)一步進(jìn)行常規(guī)后續(xù)工藝，淀積低氧層，退火致密，刻蝕引線孔，淀積金屬， 光刻、刻蝕形成金屬線，合金，鈍化。 20最后得到可以用于測試的分裂槽柵快閃存儲器，其溝槽的寬度為35rnn、深度為40mn， 隧穿氧化層為4nm、氮化硅陷阱層為4nm和阻擋氧化層為6nm， n+源和漏的結(jié)深為40nm; 其有效溝道長度Leff比柵長Lg大30nm。
以上通過詳細(xì)實(shí)施例描述了本發(fā)明所提供的分裂槽柵快閃存儲器及其制備方法，本領(lǐng) 域的技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi)，可以對本發(fā)明的結(jié)構(gòu)做一定的變 25形或修改；其制備方法也不限于實(shí)施例中所公開的內(nèi)容。
權(quán)利要求
1、一種分裂槽柵快閃存儲器，該快閃存儲器基于平面結(jié)構(gòu)，溝道的上面為包括隧穿氧化層、氮化硅陷阱層和阻擋氧化層的柵堆棧結(jié)構(gòu)，柵堆棧結(jié)構(gòu)的上面為多晶硅控制柵，n+源和漏的表面與溝道中間的表面平行，其特征在于溝道的兩端與n+源和漏之間各有一個(gè)完全相同的溝槽，溝槽的正下方包括一部分的溝道和一部分的n+源或漏，在溝道的區(qū)域形成分裂槽柵結(jié)構(gòu)，器件的溝道由兩端的與溝槽對應(yīng)的兩個(gè)非平面溝道和中間的平面溝道組成，多晶硅控制柵和柵堆棧結(jié)構(gòu)完全覆蓋溝槽和溝道，多晶硅控制柵有兩個(gè)與溝槽對應(yīng)的突出部。
2、 如權(quán)利要求1所述的分裂槽柵快閃存儲器，其特征在于所述的溝槽的寬 度為30nm 40nm、深度為30nm 60nm。
3、如權(quán)利要求1或2所述的分裂槽柵快閃存儲器，其特征在于所述n+源和 漏的結(jié)深與溝槽的深度相同。
4、如權(quán)利要求1所述的分裂槽柵快閃存儲器，其特征在于所述的隧穿氧化層的厚度為3nm 4nm，所述的氮化硅陷阱層的厚度為4nm 5nm，所述的阻擋氧化 層的厚度為5nm 6nm。
5、 一種制備如權(quán)利要求1所述的分裂槽柵快閃存儲器的方法，其特征在于-包括以下步驟1) 淀積二氧化硅、磷硅玻璃和氮化硅三層結(jié)構(gòu)；柵版光刻；刻蝕氮化硅、磷 硅玻璃和二氧化硅，形成三層硬掩膜；2) 釆用第一種選擇腐蝕液一氫氟酸溶液、氟化氨溶液和水的混合液，同速率 20橫向腐蝕磷硅玻璃和二氧化硅，形成自對準(zhǔn)的硬掩膜凹陷結(jié)構(gòu)；3) 淀積、刻蝕多晶硅，填充凹陷結(jié)構(gòu)；淀積、刻蝕氮化硅，形成側(cè)墻；有源 區(qū)版光刻，刻蝕場區(qū)，淀積二氧化硅并平坦化形成淺槽隔離；4) 濕法腐蝕氮化硅硬掩膜；刻蝕填充凹陷結(jié)構(gòu)的多晶硅，再刻蝕襯底硅，自 對準(zhǔn)形成溝槽； 5)釆用第二種選擇腐蝕液一氫氟酸溶液和水的稀釋液，腐蝕磷硅玻璃和下面的二氧化硅，形成分裂槽柵結(jié)構(gòu)的溝道；6) 熱生長隧穿氧化層，淀積氮化硅陷阱層和阻擋氧化層，形成柵堆棧結(jié)構(gòu)； 淀積多晶硅，摻雜注入磷、快速熱退火激活，平坦化，形成多晶硅控制柵；7) 腐蝕二氧化硅，源漏注入砷、退火激活，形成n+源和漏。
6、 如權(quán)利要求5所述的制備方法，其特征在于，所述的步驟2)中，橫向腐蝕 磷硅玻璃和二氧化硅的尺寸為30nm 40nm。
7、 如權(quán)利要求5所述的制備方法，其特征在于，所述的步驟4)中，刻蝕襯底 硅的尺寸為30nm 60nm。
8、 如權(quán)利要求5所述的制備方法，其特征在于，所述的步驟6)中，熱生長的 隧穿氧化層的厚度為3nm 4nm，淀積的氮化硅陷阱層的厚度為4mn 5nm，淀積的 阻擋氧化層的厚度為5nm 6nm。
全文摘要
本發(fā)明提供了一種分裂槽柵快閃存儲器及其制備方法，屬于超大規(guī)模集成電路中的非揮發(fā)性半導(dǎo)體存儲器技術(shù)領(lǐng)域。該快閃存儲器基于平面結(jié)構(gòu)，其溝道的兩端與n+源和漏之間，各有一個(gè)完全相同的溝槽，溝槽的正下方包括一部分的溝道和一部分的n+源或漏；溝道分為三個(gè)部分，溝道的兩端各有一個(gè)與溝槽對應(yīng)的非平面溝道，溝道的中間為平面溝道，在溝道的區(qū)域形成分裂槽柵結(jié)構(gòu)；多晶硅控制柵和柵堆棧結(jié)構(gòu)完全覆蓋溝槽和溝道，多晶硅控制柵有兩個(gè)與溝槽對應(yīng)的突出部；n+源和漏的結(jié)深與溝槽的深度相同。本發(fā)明可以提高柵長的等比例縮小能力，并提高編程注入效率、減小編程功耗。本發(fā)明制備方法與常規(guī)平面NORM閃存的制備方法完全兼容。
文檔編號H01L29/423GK101110449SQ20071010596
公開日2008年1月23日 申請日期2007年6月5日 優(yōu)先權(quán)日2007年6月5日
發(fā)明者吳大可, 周發(fā)龍, 興 張, 如 黃 申請人:北京大學(xué)