專利名稱：靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜電放電保護(hù)電路。
技術(shù)背景當(dāng)兩個(gè)不導(dǎo)電物體接觸與分離時(shí)，都有可能會(huì)引起電子的轉(zhuǎn)移，而使得 這兩個(gè)不導(dǎo)電物體產(chǎn)生額外電荷，此額外產(chǎn)生得電荷即為靜電。而當(dāng)物體上累計(jì)的靜電對電位相對較低的物體放電時(shí)，便產(chǎn)生靜電放電(Electro-Static Discharge, ESD)現(xiàn)象。 一般，靜電放電的產(chǎn)生可分為直接型及間接型兩大類， 其中直接型是指物體與經(jīng)由摩擦產(chǎn)生的電荷的另 一帶電物體直接接觸，間接 型則指物體本身因四周的電荷產(chǎn)生變化而感應(yīng)起電。然而，當(dāng)帶有靜電的物體接觸到集成電路的金屬管腳時(shí)，所產(chǎn)生的瞬間 高壓放電會(huì)經(jīng)由金屬管腳影響內(nèi)部電路。因此，靜電放電為造成集成電路失 效的主要潛在因素之一。另一方面，由于金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor, MOS )晶體管組件具有高輸入阻抗的特性，因此特別易受靜 電放電的影響而受損。隨著集成電路的日益復(fù)雜，亞微米工藝與極小線寬對 瞬間過壓的敏銳度也隨之提高，僅需約15伏至20伏的電壓，便會(huì)對金屬氧 化物半導(dǎo)體的柵極氧化層造成損害，而靜電放電脈沖的峰值常常會(huì)高達(dá)數(shù)千 伏。因此，為提高集成電路的可靠度，需在集成電路中加入靜電放電保護(hù)電 路，以避免因靜電放電現(xiàn)象而造成集成電路損壞。中國專利號為99107074.7的發(fā)明公開了 一種多晶硅二極管的靜電放電保 護(hù)裝置，包括多晶硅二極管電路、 一電阻器以及電源保護(hù)電路。多晶硅二極 管靜電放電保護(hù)過程為當(dāng)靜電放電時(shí)，多晶硅二極管提供多電流路徑，將 靜電電荷導(dǎo)流至電源保護(hù)電路，使得靜電放電電流不會(huì)流經(jīng)內(nèi)部電路，造成 內(nèi)部電路的毀損，也由于二氧化硅的場氧化層的隔離，使得靜電放電電流不會(huì)流入襯底造成半導(dǎo)體的損毀，達(dá)到保護(hù)的目的。另外，從靜電放電保護(hù)的角度來說，靜電放電保護(hù)電路還應(yīng)能夠處理各 種靜電放電情況。由于靜電放電電壓有負(fù)也有正，因而常規(guī)對于芯片受靜電放電影響的測試模式也有四種PS-在輸入/輸出引腳上接入ESD正放電電 壓，將VDD引腳空置，將VSS引腳接地；NS-在輸入/輸出引腳上接入ESD 負(fù)放電電壓，將VDD引腳空置，將VSS引腳接地；PD-在輸入/輸出引腳上 接入ESD正放電電壓，將VSS引腳空置，將VDD引腳接地；ND -在輸入/ 輸出引腳上接入ESD負(fù)放電電壓，將VSS引腳空置，將VDD引腳接地。更 進(jìn)一步來說，由于靜電放電可能從芯片的任意一個(gè)引腳輸入，從任意一個(gè)引 腳輸出，所以對于整片芯片的靜電放電可靠性驗(yàn)證還有另外兩種模式， 一種 是正向模式，即在輸入/輸出引腳上4妻入ESD正放電電壓，將VDD和VSS引 腳空置，而將剩余的其他引腳接地，或者是在VDD引腳上接入ESD正放電 電壓，將VSS引腳接地，其他引腳空置；另一種是反向模式，即在輸入/輸出 引腳上接入ESD負(fù)放電電壓，將VDD和VSS引腳空置，而將剩余的其他引 腳接地，或者是在VDD引腳上接入ESD負(fù)放電電壓，將VSS引腳接地，其 他引腳空置。相對于前四種常規(guī)模式來說，這另外兩種驗(yàn)證模式使得芯片內(nèi) 部電路更易受靜電放電的損害。因此， 一個(gè)較好的靜電放電保護(hù)電路應(yīng)該能 夠處理上述的正靜電放電和負(fù)靜電放電。發(fā)明內(nèi)容本發(fā)明解決的問題是提供一種能夠處理正靜電放電和負(fù)靜電放電的靜電 放電保護(hù)電路。為解決上述問題，本發(fā)明提供了一種靜電放電保護(hù)電路，包括，靜電放電電路，接收來自芯片引腳的電壓并向可控傳輸門電路傳送，并 且在芯片開始上電時(shí)，接收從芯片引腳進(jìn)入的靜電放電電壓，并通過晶體管乂t于l爭電方文電電壓進(jìn)4于;故電；可控傳輸門電路，接收靜電放電電路傳送的電壓并向芯片內(nèi)部電路傳送， 并且在芯片開始上電時(shí)，延遲打開傳輸門阻隔靜電放電電壓被傳送到芯片內(nèi)部電路。所述靜電放電電路包括第一PMOS管、第一NMOS管和電阻，所述第一 PMOS管的柵極與源極短接于Vdd,所述第一 NMOS管的柵極與源極短接于 Vss,所述第一 PMOS管的漏極和第一 NMOS管的漏極相連，并與電阻的一 端相連構(gòu)成靜電放電電路的輸入，電阻另一端為靜電放電電路的輸出。所述可控傳輸門電路包括用于接收靜電放電電路傳送的電壓并向芯片內(nèi)啟或關(guān)閉的CMOS反相器以及延遲控制信號產(chǎn)生電路，所述CMOS反相器的 輸入接收延遲控制信號產(chǎn)生電路提供的延遲控制信號。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明靜電放電保護(hù)電路通過 靜電放電電路在芯片上電時(shí)對于靜電放電電壓進(jìn)行放電，并通過可控傳輸門 電路延遲打開傳輸門來阻隔靜電放電電壓，并使靜電放電電壓在靜電放電電 路中放電，使得芯片在上電完成之后，靜電放電電壓消耗完，從而使得內(nèi)部 電路免受靜電放電損害的目的。


圖l是本發(fā)明靜電放電保護(hù)電路示意圖；圖2是本發(fā)明實(shí)施例靜電放電保護(hù)電路的靜電放電電路的第一種實(shí)現(xiàn)方 式示意圖；圖3是本發(fā)明實(shí)施例靜電放電保護(hù)電路的靜電放電電路的第二種實(shí)現(xiàn)方 式示意圖；圖4是本發(fā)明實(shí)施例靜電放電保護(hù)電路的靜電放電電路的第三種實(shí)現(xiàn)方式示意圖；圖5是本發(fā)明實(shí)施例靜電放電保護(hù)電路的可控傳輸門電路圖； 圖6是本發(fā)明實(shí)施例可控傳輸門電路的控制信號產(chǎn)生電路圖； 圖7是人體模型和機(jī)器模型的放電時(shí)間圖。
具體實(shí)施方式
本發(fā)明靜電放電保護(hù)電路通過靜電放電電路在芯片上電時(shí)對于靜電放電 電壓進(jìn)行放電，并通過可控傳輸門電路延遲打開傳輸門來阻隔靜電放電電壓， 并使靜電放電電壓在靜電放電電路中放電，使得芯片在上電完成之后，靜電 放電電壓消耗完。參照圖1所示，本發(fā)明靜電放電保護(hù)電路包括，^電放電電路1和可控 傳輸門電路2。所述靜電放電電路1,接收來自芯片引腳的電壓并向可控傳輸門電路2傳 送，并且在芯片開始上電時(shí)，接收從芯片引腳進(jìn)入的靜電放電電壓，并通過 晶體管對于靜電放電電壓進(jìn)行放電；參照圖2所示，本實(shí)施例靜電放電電路1包括第一 PMOS管10、第一 NMOS管11和電阻12,所述第一 PMOS管10的柵極與源極短接于Vdd,所 述第一 NMOS管11的柵極與源極短接于Vss,所述第一 PMOS管10的漏極 和第一NMOS管11的漏極相連，并與電阻12的一端相連構(gòu)成靜電放電電路 的輸入，用來在芯片上電時(shí)，接收靜電放電電壓，電阻12的另一端構(gòu)成靜電 放電電路的輸出，通過該輸出向可控傳輸門電路2傳送電壓。所述Vdd電平 通常為3.3V, Vss通常接地。其中所述PMOS管用于負(fù)的靜電i文電，NMOS 管用于正的靜電放電，PMOS管和NMOS管的放電原理都是基于電容的充放 電原理，是本領(lǐng)域技術(shù)人員公知技術(shù)，而電阻12則起到了 一個(gè)限流的作用。本實(shí)施例的靜電放電電路的第二種實(shí)現(xiàn)方式，參照圖3所示，由PMOS管13和NMOS管14組成，其中PMOS管13的柵極與源極短接于Vdd，NMOS 管14的柵極與源極短接于Vss, PMOS管13的漏極和NMOS管14的漏極相 連構(gòu)成輸入輸出雙向端口 ，芯片引腳電壓通過該輸出端口向可控傳輸門電路2 傳送。所述Vdd電平通常為3.3V, Vss通常"l妄地。PMOS管和NMOS管也分 別用于負(fù)的靜電放電和正的靜電放電。本實(shí)施例的靜電放電電路的第三種實(shí)現(xiàn)方式，參照圖4所示，PMOS管 101、 PMOS管102和PMOS管103的柵極均接Vss, PMOS管101的源極接 Vdd, PMOS管102的源極和PMOS管101的漏極相接，PMOS管103的源極 和PMOS管102的漏極相接，PMOS管101、 PMOS管102和PMOS管103 共同構(gòu)成等效電阻Rl。 NMOS管104的源極和漏極短接于Vss構(gòu)成等效電容 CI,柵極與PMOS管103的漏極相連。CMOS反相器106的輸入與CMOS反 相器105的輸出相連，CMOS反相器107的輸入與CMOS反相器106的輸出 相連，并且CMOS反相器105的輸入與NMOS管104的柵才及相連。等效電阻 Rl和等效電容CI以及CMOS反相器105、 CMOS反相器106和CMOS反相 器107構(gòu)成了靜電放電的探測電路。而NMOS管108和NMOS管109，其中 NMOS管108和NMOS管109的漏極都接Vdd,源極都接Vss, NMOS管108 和NMOS管109的柵極相連，并與CMOS反相器107的輸出相連。NMOS 管108和NMOS管109用于旁路靜電放電電流。芯片引腳電壓通過該電路向 可控傳輸門電路2傳送。所述Vdd電平通常為3.3V, Vss通常接地。一般來說，上述三種靜電放電電路面臨正的靜電放電和負(fù)的靜電放電都 能夠起到保護(hù)內(nèi)部電路的功能了，但是對于靜電放電較大的情況，經(jīng)過上述 靜電放電電路的殘留靜電放電電壓仍有10V - 15V,仍然會(huì)對于MOS管的柵 極氧化層產(chǎn)生損害。因此，本發(fā)明靜電放電保護(hù)電路還引入了可控傳輸門電 路來使得靜電放電保護(hù)更完善。所述可控傳輸門電路2，接收靜電放電電路1傳送的電壓并向芯片內(nèi)部電 路傳送，并且在芯片開始上電時(shí)，延遲打開傳輸門阻隔靜電放電電壓被傳送 到芯片內(nèi)部電路，使得靜電放電電壓在所述靜電放電電路消耗完。參照圖5所示，所述可控傳輸門電路2包括用于接收靜電放電電路1傳送的電壓并向芯片內(nèi)部電路傳送的CMOS傳輸門和向CMOS傳輸門提供互補(bǔ) 信號來控制傳輸門開啟或關(guān)閉的CMOS反相器以及延遲控制信號產(chǎn)生電路 (圖中未標(biāo)出)。CMOS傳輸門是一種開關(guān)電路，由一個(gè)NMOS管和一個(gè)PMOS管并聯(lián)而 成，提供給所述NMOS管和PMOS管的柵電壓也設(shè)置為互補(bǔ)信號，例如提供 給NMOS管的柵電壓是邏輯高電平的話，那么提供給PMOS管的柵電壓就是 邏輯低電平，從而實(shí)現(xiàn)CMOS傳輸門在兩個(gè)節(jié)點(diǎn)之間的雙向開關(guān)功能。CMOS 傳輸門的工作模式如下提供給NMOS管的柵電壓是邏輯高電平，而提供給 PMOS管的柵電壓是邏輯低電平的時(shí)候，兩個(gè)晶體管都導(dǎo)通，并在CMOS傳 輸門的兩個(gè)節(jié)點(diǎn)之間形成一個(gè)低阻電流通路。相反，提供給NMOS管的柵電 壓是邏輯低電平，而提供給PMOS管的柵電壓是邏輯高電平的時(shí)候，兩個(gè)晶 體管都截止，CMOS傳輸門的兩個(gè)節(jié)點(diǎn)之間是開路狀態(tài)，這種狀態(tài)也稱為高 阻狀態(tài)。對于向CMOS傳輸門提供互補(bǔ)信號的電路實(shí)現(xiàn)中最方便的就是提供 控制信號，再通過反相器得到該控制信號的互補(bǔ)信號。而反相器包括電阻負(fù)載型反相器、NMOS負(fù)載反相器和CMOS反相器。 CMOS反相器包括工作在互補(bǔ)模式下的NMOS管和PMOS管。CMOS反相器 的工作模式如下當(dāng)邏輯高電平輸入時(shí)，NMOS管下拉輸出節(jié)點(diǎn)，而PMOS 管充當(dāng)負(fù)載，反相器輸出邏輯低電平；當(dāng)邏輯低電平輸入時(shí)，PMOS管上拉 輸出節(jié)點(diǎn)，而NMOS管充當(dāng)負(fù)載，反相器輸出邏輯高電平。繼續(xù)參照圖5所示，所述CMOS反相器包括第二 PMOS管20和第二NMOS管21,所述第二 PMOS管20的柵極與所述第二 NMOS管21的柵極 相連構(gòu)成CMOS反相器的輸入，所述第二 PMOS管20的漏;敗與所述第二 NMOS管21的漏極相連構(gòu)成CMOS反相器的輸出，所述第二 PMOS管20的 源極接Vdd,所述第二 NMOS管21的源極^接于Vss。所述Vdd電平通常為 3.3V, Vss通常接地。所述CMOS反相器的輸入接收延遲控制信號FP產(chǎn)生電 路提供的延遲控制信號FP，所述延遲控制信號FP的作用就是^^得CMOS傳 輸門延遲打開。參照圖6所示，所述延遲控制信號FP產(chǎn)生電路包括由第四PMOS管201 、 第五PMOS管202和第六PMOS管203的柵極接Vss，第四PMOS管201 、 第五PMOS管202和第六PMOS管203串聯(lián)連接構(gòu)成的等效電阻R2以及第 四NMOS管204的源極和漏極短接于Vss構(gòu)成的等效電容C2，以及連接等效 電容C2和等效電阻R2并呈串聯(lián)連接的CMOS反相器205、 CMOS反相器206、 CMOS反相器207和CMOS反相器208構(gòu)成的反相器組。其中，等效電阻R2 和等效電容C2接收輸入信號Vdd,即3.3V的高電平，并將Vdd延遲，而反 相器組的作用在于使得輸出信號FP在等效電阻R2和等效電容C2將Vdd延 遲期間維持在0V，從而使得CMOS傳輸門在延遲期間始終處于關(guān)閉狀態(tài)。所述CMOS傳輸門包括第三PMOS管22和第三NMOS管23,所述第三 PMOS管22的源極和第三NMOS管23的源極相連構(gòu)成CMOS傳輸門的輸出， 形成與集成電路內(nèi)部電路的電路通路，用于向芯片內(nèi)部電路傳送電壓。所述第三PMOS管22的漏才及和第三NMOS管23的漏;敗相連，構(gòu)成CMOS傳輸 門的輸入，并與靜電放電電路1的電阻12的另一端相連，用來接收靜電放電 電路1傳送的電壓。所述第三PMOS管22的柵極與所述CMOS反相器的輸 出相連，所述第三NMOS管23的柵極與所述CMOS反相器的輸入相連。這 樣，第三NMOS管23受延遲控制信號FP的控制，而第三PMOS管22則受 由CMOS反相器產(chǎn)生的延遲控制信號FP的互補(bǔ)信號控制。更由于MOS管的對稱結(jié)構(gòu)，也可以將PMOS管和NMOS管的源極相連作為CMOS傳輸門的 輸入，PMOS管和NMOS管的漏極相連作為CMOS傳輸門的輸出。下面通過對于本發(fā)明靜電放電保護(hù)電路在面臨靜電放電時(shí)的具體電路操 作情況來使得本發(fā)明的靜電放電保護(hù)電路更加清楚。通常對于靜電放電保護(hù)會(huì)測試其在三個(gè)模型下的可靠度。人體模型 (Human Body Model, HBM)表示人體由于4妄觸芯片或者產(chǎn)生感應(yīng)電壓對于 芯片的影響；機(jī)器模型(Machine Model, MM)表示芯片接觸其他機(jī)器產(chǎn)生 的感應(yīng)電壓對于芯片的影響；充放電器件模型(Charge Device Model, CDM) 表示在芯片組裝過程中或裝運(yùn)套管中積聚的電荷對于芯片的影響。通常來說， 機(jī)器模型相對于人體模型會(huì)產(chǎn)生更大的感應(yīng)電流，如圖7所示。但無論是人 體模型還是機(jī)器模型，在經(jīng)過晶體管放電后，感應(yīng)電流都會(huì)在200ns之后逐漸 降為零。因此，當(dāng)芯片開始上電時(shí)，會(huì)因?yàn)樯鲜龅脑蚨馐莒o電放電的影 響，但根據(jù)上述數(shù)據(jù)只要能夠在芯片上電的時(shí)候?qū)㈧o電放電電壓阻隔200ns 以上，就能夠防止靜電放電電壓被傳送到芯片內(nèi)部電路，從而起到較好的保 護(hù)芯片內(nèi)部電路的作用了。本實(shí)施例的靜電放電保護(hù)電路，以上述第一種靜電放電電^各為例，當(dāng)面 臨靜電放電時(shí)，靜電放電電路1在接收到正的靜電放電電壓時(shí)，就開始通過 第一NMOS管11進(jìn)行放電，而靜電放電電路1在接收到負(fù)的靜電放電電壓時(shí)， 就開始通過第一 PMOS管10進(jìn)行放電，此時(shí)電阻12起到了 一個(gè)對于產(chǎn)生的 感應(yīng)電流進(jìn)行限制的作用。而本實(shí)施例的可控傳輸門電路，通過之前的描述可知，受控于延遲控制 信號FP，而延遲控制信號FP是由Vdd產(chǎn)生的。對于芯片來說，達(dá)到Vdd電 平的時(shí)間，即芯片上電的時(shí)間本就比靜電放電的時(shí)間稍慢，再經(jīng)過將Vdd延 遲產(chǎn)生延遲控制信號FP的操作，因而當(dāng)延遲控制信號FP達(dá)到Vdd電平，也就是3.3V的高電平時(shí)，CMOS傳輸門的NMOS管的柵極接收延遲控制信號 FP導(dǎo)通，CMOS傳輸門的PMOS管的柵極接收延遲控制信號FP經(jīng)CMOS反 相器輸出的互補(bǔ)信號導(dǎo)通。CMOS傳輸門因?yàn)檠舆t控制信號FP的延遲到來， 而在經(jīng)過了一段時(shí)間之后才形成了一個(gè)低阻電流通路接收靜電放電電路1傳 送的電壓并將該電壓向芯片內(nèi)部電路傳送。通過對于本發(fā)明的靜電放電保護(hù) 電路的仿真得知，在保護(hù)力度最差的情況下，也就是在PMOS管和NMOS管 速度最快的FF corner情況下，延遲控制信號FP的延遲時(shí)間也達(dá)到了 750ns, 遠(yuǎn)遠(yuǎn)大于靜電放電持續(xù)的200ns時(shí)間，因此，當(dāng)本發(fā)明靜電放電保護(hù)電路的 CMOS傳輸門開啟接收靜電放電電路1傳送的電壓時(shí)，靜電力文電也早已經(jīng)被 靜電放電電路1消耗殆盡了。因此，在CMOS傳輸門開啟后，傳送到內(nèi)部電 路的就只是正常的工作電壓而沒有靜電放電電壓了 ，從而內(nèi)部電路就免于受 到靜電放電的損害了。綜上所述，本發(fā)明靜電放電保護(hù)電路利用一個(gè)比靜電放電時(shí)間稍慢的延 遲信號，來控制可控傳輸門電路延遲打開來阻隔靜電放電電壓，并使之在靜 電放電電路中放電，起到了保護(hù)內(nèi)部電路免受靜電放電損害的目的。
權(quán)利要求
1.一種靜電放電保護(hù)電路，其特征在于，包括，靜電放電電路，接收來自芯片引腳的電壓并向可控傳輸門電路傳送，并且在芯片開始上電時(shí)，接收從芯片引腳進(jìn)入的靜電放電電壓，并通過晶體管對于靜電放電電壓進(jìn)行放電；可控傳輸門電路，接收靜電放電電路傳送的電壓并向芯片內(nèi)部電路傳送，并且在芯片開始上電時(shí)，延遲打開傳輸門阻隔靜電放電電壓被傳送到芯片內(nèi)部電路。
2. 如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，所述靜電放電電路 包括第一PMOS管、第一NMOS管和電阻，所述第一PMOS管的柵極與 源極短接于Vdd,所述第一 NMOS管的柵極與源極短接于Vss,所述第一 PMOS管的漏極和第一NMOS管的漏極相連，并與電阻的一端相連構(gòu)成靜 電放電電路的輸入，電阻另 一 端為靜電放電電^各的輸出。
3. 如權(quán)利要求2所述的靜電放電保護(hù)電路，其特征在于，所述Vdd電平為 3.3V, Vss接地，所述PMOS管用于負(fù)的靜電放電，所述NMOS管用于正 的l爭電》文電。
4. 如權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，所述可控傳輸門電 路包括用于接收靜電放電電路傳送的電壓并向芯片內(nèi)部電路傳送的 CMOS傳輸門和向CMOS傳輸門提供互補(bǔ)信號來控制傳輸門開啟或關(guān)閉 的CMOS反相器以及延遲控制信號產(chǎn)生電路，所述CMOS反相器的輸入 接收延遲控制信號產(chǎn)生電路提供的延遲控制信號。
5. 如權(quán)利要求4所述的靜電放電保護(hù)電路，其特征在于，所述CMOS反相器 包括第二 PMOS管和第二 NMOS管，所述第二 PMOS管的柵極與所述第 二 NMOS管的柵極相連構(gòu)成CMOS反相器的輸入，所述第二 PMOS管的 漏極與所述第二 NMOS管的漏極相連構(gòu)成CMOS反相器的輸出，所述第 二 PMOS管的源極接Vdd,所述第二 NMOS管的源極接于Vss。
6. 如權(quán)利要求5所述的靜電放電保護(hù)電路，其特征在于，所述Vdd電平為 3.3V, Vss接地。
7. 如權(quán)利要求4至6任一項(xiàng)所述的靜電放電保護(hù)電路，其特征在于，所述延 遲控制信號產(chǎn)生電路包括由第四PMOS管、第五PMOS管和第六PMOS 管和第四NMOS管組成的RC和連接RC并呈串聯(lián)連接的CMOS反相器組， 所述RC作為延遲控制信號產(chǎn)生電路的輸入接收Vdd，所述CMOS反相器 組輸出延遲控制信號。
8. 如權(quán)利要求4至6任一項(xiàng)所述的靜電放電保護(hù)電路，其特征在于，所述 CMOS傳輸門包括第三PMOS管和第三NMOS管，所述第三PMOS管的 源極和第三NMOS管的源極相連構(gòu)成與芯片內(nèi)部電路的電路通路，所述第 三PMOS管的漏極和第三NMOS管的漏極相連，并接收靜電放電電路的 傳送的電壓，所述第三PMOS管的柵極與所述CMOS反相器的輸出相連， 所述第三NMOS管的柵極與所述CMOS反相器的輸入相連，接收延遲控 制信號產(chǎn)生電路提供的延遲控制信號。
9. 如權(quán)利要求7所述的靜電放電保護(hù)電路，其特征在于，所述CMOS傳輸門 包括第三PMOS管和第三NMOS管，所述第三PMOS管的源極和第三 NMOS管的源極相連構(gòu)成與芯片內(nèi)部電路的電路通路，所述第三PMOS 管的漏極和第三NMOS管的漏極相連，并接收靜電放電電路的傳送的電 壓，所述第三PMOS管的柵極與所述CMOS反相器的輸出相連，所述第 三NMOS管的柵極與所述CMOS反相器的輸入相連，接收延遲控制信號 產(chǎn)生電路提供的延遲控制信號。
全文摘要
本發(fā)明公開了一種靜電放電保護(hù)電路，包括靜電放電電路和與靜電放電電路輸出相連的可控傳輸門電路。所述靜電放電電路通過其中的晶體管對于靜電放電電壓進(jìn)行放電達(dá)到消耗靜電放電電壓的目的。所述可控傳輸門電路通過關(guān)閉傳輸門阻隔靜電放電電壓，直到所述靜電放電電路將靜電放電電壓消耗完為止。本發(fā)明靜電放電保護(hù)電路能夠起到保護(hù)內(nèi)部電路免受靜電放電損害的目的。
文檔編號H01L23/60GK101330208SQ200710042349
公開日2008年12月24日 申請日期2007年6月21日 優(yōu)先權(quán)日2007年6月21日
發(fā)明者俞大立, 晶 劉, 程惠娟, 范禮賢, 陳先敏 申請人:中芯國際集成電路制造(上海)有限公司