專利名稱：具有嵌入式eeprom的電可編程器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路以及其用于半導(dǎo)體器件制造的處理。更具體地說， 本發(fā)明提供了一種具有嵌入式電可擦除可編程只讀存儲器 (electrically-erasable programmable read-only memory, EEPROM)的可編 程器件及其制作方法。僅作為實例，本發(fā)明已應(yīng)用于具有嵌入式EEPROM 的一次可編程(one-time programmable, OTP)器件。但是，應(yīng)該i人識到， 本發(fā)明具有更為廣泛的應(yīng)用范圍。
背景技術(shù)：
集成電路或者"IC"已經(jīng)從在單片硅上制作的少量互連器件發(fā)展到 數(shù)百萬個器件。目前的IC提供了遠遠超過最初想象的性能和復(fù)雜度。 為了改善復(fù)雜度和電路密度(即，能夠封裝到給定芯片面積上的器件的 數(shù)量)，最小器件特征尺寸，也稱為器件"幾何形狀"，已隨著每一代IC而變得更小?，F(xiàn)在制造的半導(dǎo)體器件具有小于四分之一微米寬的特征。增加電路密度不僅改善了 IC的復(fù)雜度和性能，而且也為消費者提 供了更低成本的部件。IC制造設(shè)備可以花費數(shù)億或甚至數(shù)十億美元。每一制造設(shè)備將具有一定的晶片生產(chǎn)量，且每一 晶片上面將有一定數(shù)目的IC。因此，通過使IC的單個器件更小，在每個晶片上可以制造更多器件，從而提高制造設(shè)備的生產(chǎn)量。此外，制造設(shè)備的產(chǎn)量還取決于制 造工藝的復(fù)雜度。例如，附加的遮蔽步驟和/或附加的離子注入步驟會 使生產(chǎn)量顯著減少并使成本顯著增加。利用芯片代工服務(wù)制造定制集成電路已經(jīng)發(fā)展了數(shù)年。無生產(chǎn)線芯 片公司通常設(shè)計定制集成電路。這樣的定制集成電路需要制造一套通常稱為"掩模原版(reticle)"的定制掩模。在中國上海的稱為Semiconductor International Manufacturing Company (SMIC)的芯片4戈工7^司就是進 行代工服務(wù)的芯片公司的一個實例。盡管在過去這些年中，無生產(chǎn)線芯 片公司和代工服務(wù)已經(jīng)增加，但仍然存在許多局限。例如，難以有效地 制造具有嵌入式EEPROM的可擦除可編程只讀存儲器(EPROM)。在本說明書中，且更具體地是在以下，將對這些以及其他局限進行更具體的 描述。根據(jù)上述可以看到，需要改進的半導(dǎo)體器件以及制造半導(dǎo)體器件的 方法。發(fā)明內(nèi)容本發(fā)明涉及集成電路及其用于半導(dǎo)體器件制造的處理。更具體地 說，本發(fā)明提供了 一種具有嵌入式電可擦除可編程只讀存儲器(EEPROM)的可編程器件及其制作方法。僅作為實例，本發(fā)明已應(yīng)用于 具有嵌入式EEPROM的一次可編程(OTP)器件。但是，應(yīng)該認識到， 本發(fā)明具有更為廣泛的應(yīng)用范圍。在一特定實施例中，本發(fā)明提供了一種用于制作半導(dǎo)體器件方法。 該方法包括如下步驟提供包括第一器件區(qū)和第二器件區(qū)的襯底；在第 一器件區(qū)和第二器件區(qū)中生長第一柵氧化物層；在第一器件區(qū)中形成第 一擴散區(qū)，并且在第二器件區(qū)中形成第二擴散區(qū)和第三擴散區(qū)。另外， 該方法包括注入第一多個離子以在第一器件區(qū)中形成第四擴散區(qū)以及 在第二器件區(qū)中形成第五擴散區(qū)。第四擴散區(qū)與第一擴散區(qū)重疊。此外，該方法包括在第一器件區(qū)中形成第一柵，并且在第二器件區(qū)中形成第 二柵和第三柵；以及在第一柵、第二柵、第三柵以及笫一柵氧化物層上 沉積第一電介質(zhì)層。此外，該方法包括對第一器件區(qū)中的第一柵氧化物 層的第一部分以及第一電介質(zhì)層的第一和第二部分進行蝕刻。第一電介 質(zhì)層的第一部分在第一柵上，并且第一電介質(zhì)層的第二部分在第一柵氧 化物層的第一部分上。此外，該方法包括在第一器件區(qū)中生長柵間氧化 物層和第二柵氧化物層。柵間氧化物層在第一柵上，且第二柵氧化物層 在村底上。此外，該方法包括至少在第一器件區(qū)中的第二氧化物層、 柵間氧化物層以及第一電介質(zhì)層上形成第四柵；在第二器件區(qū)中的第一 電介質(zhì)層上形成笫五柵；以及注入第二多個離子以形成多個源區(qū)和多個 漏區(qū)。對第一器件區(qū)中的第一電介質(zhì)層的第一和第二部分以及第一柵氧 化物層的第一部分進行蝕刻不去除第二器件區(qū)中的第一電介質(zhì)層的任 何部分。根據(jù)另一個實施例， 一種用于制造半導(dǎo)體器件的方法包括提供包括第一器件區(qū)和第二器件區(qū)的襯底；在第一器件區(qū)和第二器件區(qū)中生長 第一柵氧化物層；以及在第一器件區(qū)中形成第一擴散區(qū)，并且在第二器 件區(qū)中形成第二擴散區(qū)和第三擴散區(qū)。另外，該方法包括注入第一多個 離子以在第一器件區(qū)中形成第四擴散區(qū)且在第二器件區(qū)中形成第五擴 散區(qū)。第四擴散區(qū)與第一擴散區(qū)重疊。此外，該方法包括在第一器件 區(qū)中形成第一柵，并且在第二器件區(qū)中形成第二柵和第三柵；以及在第 一柵、第二柵、第三柵以及第一柵氧化物層上沉積第一電介質(zhì)層。此外，該方法包括對第一器件區(qū)中的第一柵氧化物層的第一部分以及第一電 介質(zhì)層的第一和第二部分進行蝕刻。第一電介質(zhì)層的第一部分在第一柵 上，并且第一電介質(zhì)層的第二部分在第一柵氧化物層的第一部分上。此 外，該方法包括在第一器件區(qū)中生長柵間氧化物層和第二柵氧化物層， 柵間氧化物層在第一柵上，第二柵氧化物層在襯底上；以及至少在第一 器件區(qū)中的第二氧化物層、柵間氧化物層以及第一電介質(zhì)層上形成第四 柵。此外，本方法包括在第二器件區(qū)中的第一電介質(zhì)層上形成第五柵； 以及注入第二多個離子以形成多個源區(qū)和多個漏區(qū)。柵間氧化物層具有 范圍從100A到250A的厚度，并且形成第四柵包括使用第一電介質(zhì)層 作為蝕刻停止層。根據(jù)另一個實施例， 一種具有嵌入式EEPROM器件的半導(dǎo)體器件 包括在硅晶片上的一次可編程器件以及在硅晶片上的電可擦除可編程 器件。 一次可編程器件包括第一柵氧化物層和第二柵氧化物層。第二柵 氧化物層比第一柵氧化物層薄。此外， 一次可編程器件包括在第一柵 氧化物層上的第一柵；在第一柵上的第一電介質(zhì)層；在第一柵上的柵間 氧化物層；以及在第一電介質(zhì)層、柵間氧化物層以及第二柵氧化物層上 的第二柵。利用本發(fā)明實現(xiàn)了超過傳統(tǒng)技術(shù)的許多好處。例如，本技術(shù)提供了 與用于制造EEPROM的工藝完全兼容的制造可編程器件的工藝。在某 些實施例中，該方法提供了使用依賴傳統(tǒng)技術(shù)的工藝的便利。另外，該 方法通常不要求對傳統(tǒng)設(shè)備和工藝進行任何實質(zhì)修改。根據(jù)該實施例， 可以實現(xiàn)這些好處中的一個或多個。將在本說明書中，且更具體地是在 以下，對這些以及其它好處進行更詳細的描述。參考詳細描述以及隨后的附圖，可以更充分地理解本發(fā)明的各種另外的目的、特征和優(yōu)點。


圖1為根據(jù)本發(fā)明一實施例的用于形成可編程器件的簡化方法；圖2為根據(jù)本發(fā)明 一 實施例的用于離子注入和柵氧化物形成的簡化 工藝；圖3為根據(jù)本發(fā)明一實施例的用于光刻和離子注入的簡化工藝；圖4為根據(jù)本發(fā)明一實施例的用于隧穿氧化物形成的簡化工藝；圖5為根據(jù)本發(fā)明一實施例的用于柵和氧化物-氮化物-氧化物形成 的簡化工藝；圖6為根據(jù)本發(fā)明一實施例的用于氧化物-氮化物-氧化物光刻和閾 值調(diào)節(jié)的簡化工藝；圖7為根據(jù)本發(fā)明一實施例的用于對氧化物-氮化物-氧化物以及柵 氧化物進行蝕刻的簡化工藝；圖8為根據(jù)本發(fā)明一實施例的用于生長柵和柵間氧化物的簡化工藝；圖9為根據(jù)本發(fā)明一實施例的用于多晶硅沉積的簡化工藝；圖IO為根據(jù)本發(fā)明一實施例的用于控制柵光刻的簡化工藝；圖ll為根據(jù)本發(fā)明一實施例的用于控制柵蝕刻的簡化工藝；圖12為根據(jù)本發(fā)明一實施例的用于柵光刻的筒化工藝；圖13為根據(jù)本發(fā)明一實施例的用于柵光刻的簡化工藝；圖14為才艮據(jù)本發(fā)明一實施例的用于光刻和離子注入的簡化工藝；圖15為根據(jù)本發(fā)明一實施例的用于間隔物形成的簡化工藝；圖16示出了才艮據(jù)本發(fā)明一實施例的用于光刻和離子注入的簡化工藝；圖17為根據(jù)本發(fā)明一實施例的用于具有嵌入式EEPROM器件的電 可編程器件的簡化系統(tǒng)；圖18為根據(jù)本發(fā)明 一實施例的用于具有嵌入式EEPROM器件的電 可編程器件的簡化頂視圖。
具體實施方式
本發(fā)明涉及集成電路及其用于半導(dǎo)體器件制造的處理。更具體地 說，本發(fā)明提供了一種具有嵌入式電可擦除可編程只讀存儲器 (electrically-erasable programmable read-only memory, EEPROM)的 可編程器件及其制作方法。僅作為實例，本發(fā)明已應(yīng)用于具有嵌入式 EEPROM的一次可編程(one國time programmable, OTP)器件。但是， 應(yīng)該認識到，本發(fā)明具有更為廣泛的應(yīng)用范圍。圖l為根據(jù)本發(fā)明一實施例的用于形成可編程器件的簡化方法。方 法100包括如下工藝1. 用于離子注入和柵氧化物形成的工藝110;2. 用于光刻和離子注入以進行闊值調(diào)節(jié)的工藝115;3. 用于形成隧穿氧化物的工藝120;4. 用于柵和氧化物-氮化物-氧化物形成的工藝125;5. 用于氧化物-氮化物-氧化物光刻和閾值調(diào)節(jié)的工藝130;6. 用于氧化物-氮化物-氧化物蝕刻的工藝135;7. 用于柵和柵間氧化物形成的工藝140;8. 用于多晶硅沉積的工藝145;9. 用于控制柵光刻的工藝150;10. 用于控制柵蝕刻的工藝155;11. 用于柵光刻的工藝160;12. 用于柵蝕刻的工藝165;13. 用于輕摻雜漏或源形成的工藝170;14. 用于間隔物形成的工藝175;15. 用于漏和源形成的工藝180。上述的工藝順序提供了根據(jù)本發(fā)明一實施例的方法。這里，在不脫 離權(quán)利要求的范圍的情況下，可以提供可替選的方案，其中可增加工藝、 去除一個或多個工藝或者根據(jù)不同的順序提供工藝。通過本說明書且更 具體地是在以下可以找到本發(fā)明的進一步細節(jié)。在工藝110，進行離子注入并形成柵氧化物。圖2為根據(jù)本發(fā)明一 實施例的用于離子注入和柵氧化物形成的簡化工藝110。該圖只是一個 實例，其不應(yīng)該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該 理解許多變化、替換和修改。如圖2所示，通過氧化物生長工藝形成兩 個柵氧化物層210和212。例如，柵氧化物層210和212具有較高的擊 穿電壓。作為另一個實例，柵氧化物層210和212具有范圍從200A到 300A的厚度。作為另一個實例，柵氧化物層210和212位于單個硅晶 片襯底上。此外，進行離子注入以形成擴散區(qū)220、 222和224。例如， 注入物質(zhì)為砷。注入能量的范圍可以從25KeV到80keV，且注入劑量 的范圍可以從1E14到3E15 1/cm2。作為另一個實例，擴散區(qū)220用于 在可編程器件工作期間的電子隧穿，而擴散區(qū)222和224用于在 EEPROM工作期間的電子隧穿。在工藝115，進行光刻和離子注入以調(diào)節(jié)閾值電壓。圖3為才艮據(jù)本 發(fā)明一實施例的用于光刻和離子注入的簡化工藝115。該圖只是一個實 例，其不應(yīng)該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理 解許多變化、替換和修改。如圖3所示，通過光刻工藝形成光致抗蝕劑 層230，且光致抗蝕劑層230覆蓋擴散區(qū)222和224。利用光致抗蝕劑 層230進行離子注入工藝，以形成擴散區(qū)240和242，擴散區(qū)240和242 分別用于調(diào)節(jié)可編程器件和EEPROM的閾值電壓。例如，離子注入工 藝使用用于N溝道型單元的B或BF2離子。注入能量的范圍可以從硼5KeV到25KeV，這等于BF2 20KeV到100KeV，且注入劑量的范圍可 以從5E12到1E13 1/cm2。在工藝120，形成隧穿氧化物。圖4為根據(jù)本發(fā)明一實施例的用于 隧穿氧化物形成的簡化工藝120。該圖只是一個實例，其不應(yīng)該對權(quán)利 要求的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和 修改。如圖4所示，通過光刻工藝形成光致抗蝕劑層250、 252和254。 進行濕蝕刻工藝以將柵氧化物層212的未被光致抗蝕劑覆蓋的部分去 除。隨后，將隧穿氧化物層260生長到例如范圍從60A到IOO人的厚度。在工藝125，形成柵和氧化物-氮化物-氧化物層。圖5為根據(jù)本發(fā)明 一實施例的用于柵和氧化物-氮化物-氧化物形成的簡化工藝125。該圖 只是一個實例，其不應(yīng)該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù) 人員應(yīng)該理解許多變化、替換和修改。如圖5所示，通過多晶硅沉積和 蝕刻工藝形成柵270、 272和274。例如，這些柵的厚度范圍為從70nm 到300nm。浮動?xùn)?74的一部分位于隧穿氧化物層260上。此外，在柵 270、 272和274上以及在柵氧化物層210和212上形成氧化物-氮化物-氧化物層280和282。在一個實施例中，每個氧化物-氮化物-氧化物層 包括第一氧化物層、氮化物層和第二氧化物層。例如，第一氧化物層、 氮化物層和第二氧化物層中的每層的厚度范圍為從30A到150A。在工藝130,進行氧化物-氮化物-氧化物光刻和閾值調(diào)節(jié)。圖6為根 據(jù)本發(fā)明一實施例的用于氧化物-氮化物-氧化物光刻和閾值調(diào)節(jié)的簡化 工藝130。該圖只是一個實例，其不應(yīng)該對權(quán)利要求的范圍有過度限制。 本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修改。如圖6所示，通過 光刻工藝形成光致抗蝕劑層2卯和292。在一個實施例中，光致抗蝕劑 層2卯只覆蓋氧化物-氮化物-氧化物層280的部分，相反，光致抗蝕劑 層292覆蓋整個氧化物-氮化物-氧化物層282。進行離子注入工藝以形 成在柵氧化物層210下并且沒有被光致抗蝕劑層2卯或浮動?xùn)?70覆蓋 的擴散區(qū)300。例如，離子注入工藝4吏用用于N溝道單元的B、 BF2、 In離子。注入能量的范圍可以從5KeV到100KeV，且注入劑量的范圍 可以從1E12到2E14 1/cm2。在工藝135，對氧化物-氮化物-氧化物以及柵氧化物進行蝕刻。圖7 為根據(jù)本發(fā)明一實施例的用于對氧化物-氮化物-氧化物以及柵氧化物進行蝕刻的簡化工藝135。該圖只是一個實例，其不應(yīng)該對權(quán)利要求的范 圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修改。如 圖7所示，在豎直方向上進行基本上各向異性的蝕刻，并去除氧化物-氮化物-氧化物層280的和柵氧化物層210的暴露到豎直蝕刻的部分。 相反，氧化物-氮化物-氧化物層282和柵氧化物層212受光致抗蝕劑層 292保護，因此保持完好。例如，各向異性蝕刻使用干蝕刻工藝。在工藝140,形成柵和柵間氧化物。圖8為才艮據(jù)本發(fā)明一實施例的 用于生長柵和柵間氧化物的簡化工藝140。該圖只是一個實例，其不應(yīng) 該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變 化、替換和修改。如圖8所示，在在工藝130將氧化物-氮化物-氧化物 層280和柵氧化物層210分別去除的區(qū)域中，生長氧^ft物層310和320。 例如，柵氧化物層310的厚度范圍為從50A到150A，而柵間氧化物層 320的厚度范圍為從150A到250A。作為另一個實施例，柵間氧化物層 320的厚度基本上等于210A。在一個實施例中，柵氧化物層310比柵氧 化物層210薄，并且柵氧化物層310的擊穿電壓比柵氧化物層210的擊 穿電壓低。在工藝145，沉積多晶硅。圖9為根據(jù)本發(fā)明一實施例的用于多晶 硅沉積的筒化工藝145。該圖只是一個實例，其不應(yīng)該對權(quán)利要求的范 圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修改。如 圖9所示，通過沉積工藝形成多晶珪層330和332。多晶珪層330和332 中每一個的厚度范圍為從70nm到300nm。在工藝150,進行控制柵光刻。圖IO為根據(jù)本發(fā)明一實施例的用于 控制柵光刻的簡化工藝150。該圖只是一個實例，其不應(yīng)該對權(quán)利要求 的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修改。 如圖IO所示，進行光刻工藝以形成光致抗蝕劑層340和342，作為結(jié)構(gòu) 410、 420、 510和520的一部分。結(jié)構(gòu)410對應(yīng)于圖9所示的結(jié)構(gòu)400， 而結(jié)構(gòu)420對應(yīng)于與結(jié)構(gòu)400相同但在結(jié)構(gòu)400之后的另一個結(jié)構(gòu)。結(jié) 構(gòu)510對應(yīng)于圖9所示的結(jié)構(gòu)500，而結(jié)構(gòu)520對應(yīng)于與結(jié)構(gòu)500相同 的，但在結(jié)構(gòu)500之后的另一個結(jié)構(gòu)。在工藝155，進行蝕刻以形成控制柵。圖ll為根據(jù)本發(fā)明一實施例 的用于控制柵蝕刻的筒化工藝155。該圖只是一個實例，其不應(yīng)該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修改。如圖11所示，進行蝕刻工藝以將多晶硅層330和332的未被 光致抗蝕劑層340或342或者氧化物-氮化物-氧化物層280或282保護 的部分去除。氧化物-氮化物-氧化物層280或282起蝕刻停止的作用。在工藝160,進行柵光刻。圖12為根據(jù)本發(fā)明一實施例的用于柵光 刻的筒化工藝160。該圖只是一個實例，其不應(yīng)該對權(quán)利要求的范圍有 過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修改。如圖12 所示，通過光刻工藝形成抗蝕劑層610、 612和614。至少一部分多晶珪 層330和柵氧化物層320未被任何抗蝕劑層覆蓋。在工藝165,進行蝕刻以形成柵結(jié)構(gòu)。圖13為根據(jù)本發(fā)明一實施例 的用于柵光刻的簡化工藝165。該圖只是一個實例，其不應(yīng)該對權(quán)利要 求的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修 改。如圖13所示，進行蝕刻工藝以將多晶硅層330的和柵氧化物層310 的未被光致抗蝕劑層610、 612或614保護的部分去除，并且形成柵620 和622。在工藝170，進行光刻和離子注入以形成輕摻雜的漏和源。圖14為 根據(jù)本發(fā)明一實施例的用于光刻和離子注入的簡化工藝170。該圖只是 一個實例，其不應(yīng)該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù)人員 應(yīng)該理解許多變化、替換和修改。如圖14所示，通過光刻工藝形成抗 蝕劑層630和632。至少部分柵氧化物層212未被光致抗蝕劑層630或 632、氧化物-氮化物-氧化物層282或者柵272覆蓋。通過柵氧化物層 212的這些部分，進行離子注入工藝以形成輕摻雜漏642。在一個實施 例中，注入使用磷離子作為注入物質(zhì)。注入能量的范圍可以是從50KeV 到100KeV，且注入劑量的范圍可以是從5E13到4E14 1/cm2。在工藝175，形成間隔物。圖15為根據(jù)本發(fā)明一實施例的用于間隔物 形成的簡化工藝175。該圖只是一個實例，其不應(yīng)該對權(quán)利要求的范圍有 過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修改。如圖15 所示，為柵270、 272、 274、 620、 622和332形成間隔物650和66。例如， 每個間隔物的厚度范圍為從50nm到150nm。在另一個實例中，間隔物由 氧化物、氮化物或復(fù)合的氧化物/氮化物層制成。在工藝180，進行光刻和離子注入以形成重摻雜源和漏。圖16示出 了根據(jù)本發(fā)明一實施例的用于光刻和離子注入的簡化工藝180。該圖只 是一個實例，其不應(yīng)該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù)人 員應(yīng)該理解許多變化、替換和修改。如圖16所示，進行離子注入工藝 以形成重摻雜源和漏670和672。在一個實施例中，注入4吏用砷離子作 為注入物質(zhì)。注入能量的范圍可以從5KeV到70KeV,且注入劑量的范 圍可以從1E15到6E15 1/cm2。如以上討論的和這里進一步強調(diào)的，圖l-16只是一些實例，其不應(yīng) 該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變 化、替換和修改。例如，方法100包括在工藝180之后形成一個或多個 層間電介質(zhì)(interlayer dielectric, ILD)層以及進行某些生產(chǎn)線后端 (back-end-of畫line)工藝。圖17為根據(jù)本發(fā)明一實施例的用于具有嵌入式EEPROM器件的電 可編程器件的簡化系統(tǒng)。器件1700包括如下部件1. 電可編程器件1710和1712;2. EEPROM器件1720和1722。上述電子器件提供了用于根據(jù)本發(fā)明一實施例的系統(tǒng)1700的部件。 還可以提供其它替選方案，這些替選方案可以在不脫離在此的權(quán)利要求 的范圍的情況下添加某些電可編程器件和/或EEPROM器件、去除器件 1710、 1712、 1720和1722中的一個或多個或者利用不同連接對一個或 多個器件進行布置。在一個實施例中，用方法100制作系統(tǒng)1700。在另 一個實施例中，在同一個硅晶片上制作器件1710和1712以及器件1720 和1722。如圖17所示，器件1710和1712包括柵氧化物層1210。例如，柵 氧化物層1210具有高擊穿電壓。作為另一個實例，柵氧化物層1210的 厚度范圍為200A到300A。另外，器件1710和1712包括擴散區(qū)1220。 例如，擴散區(qū)1220具有范圍從1E18到1E20 1/cm3的摻雜劑濃度以及 范圍從0.2um到0.5um的深度。作為另一個實例，擴散區(qū)1220在可編 程器件工作期間被用于電子隧穿。此外，器件1710和1712包括擴散區(qū)1240,所述擴散區(qū)1240被用于對可編程器件的閾值電壓進行調(diào)節(jié)。例 如，擴散區(qū)1240具有范圍從1E16到1E18 1/ 113的摻雜劑濃度以及范 圍從0.3um到0.6um的深度。如圖17所示，器件1710和1712包括柵1270。例如，柵1270由多 晶硅制成。作為另一個實例，這些柵的厚度范圍為從70nm到300nm。 另外，器件1710和1712包括至少在柵1270上的氧化物-氮化物-氧化物 層1280。在一個實施例中，每個氧化物-氮化物-氧化物層1280包括第 一氧化物層、氮化物層和第二氧化物層。例如，第一氧化物層、氮化物 層和第二氧化物層中每個的厚度范圍為從30A到150A。此外，器件1710 和1712包括至少在一部分柵氧化物層1210下面的擴散區(qū)1300。例如， 擴散區(qū)1300的摻雜劑濃度的范圍為從1E16到1E18 1/cm3，且深度范圍 為從0.6v到2.5v。此外，器件1710和1712包括氧化物層1310和1320。 例如，柵氧化物層1310的厚度范圍為從50A到150A，而柵間氧化物層 1320的厚度范圍為從150A到250A。在一個實施例中，柵氧化物層1310 比柵氧化物層1210薄，并且具有比柵氧化物層1210低的擊穿電壓。如圖17所示，器件1710和1712包括柵1620和1622。例如，這些 柵中每一個具有范圍從70nm到300nm的厚度。此外，器件1710和1712 包括用于柵1270、 1620和1622的間隔物1650。例如，每個間隔物的厚 度范圍為從50nm到150nm。在另一個實施例中，間隔物由氧化物、氮 化物或復(fù)合氧化物/氮化物層制成。此外，器件1710和1712包括重摻雜 漏和/或源1670。例如，每個重摻雜漏和/或源1670具有范圍為從1E15 到6E15 1/cm2的摻雜劑濃度和范圍為從0.1um到0.4um的深度。在一 個實施例中，器件1710和1712還包括層間電介質(zhì)層1670和常規(guī) ILD&BEOL工藝的層1672。如圖17所示，器件1720和1722包括柵氧化物層1220。例如，柵 氧化物層1220具有高擊穿電壓。作為另一個實例，柵氧化物層1220的 厚度范圍為從200人到300A。另外，器件1720和1722包括擴散區(qū)1222 和1224。例如，擴散區(qū)1222和1224中每一個具有范圍從1E18到1E20 1/cm3的摻雜劑濃度以及范圍從0.2um到0.8um的深度。作為另一個實 例，擴散區(qū)1222和1224在EEPROM器件工作期間用于電子隧穿。此 外，器件1720和1722包括擴散區(qū)1242，所述擴散區(qū)1242用于對EEPROM器件的閾值電壓進行調(diào)節(jié)。例如，擴散區(qū)1242具有范圍從 5E15到2E16 1/cm3的摻雜劑濃度，以及范圍從0.3um到0.8um的深度。 此外，器件1720和1722包括隧穿氧化物層1260。例如，隧穿氧化物層 1260具有范圍從50A到150A的厚度。如圖17所示，器件1720和1722中每一個包括柵1272和1274。例 如，柵1272和1274由多晶硅制成。作為另一個實例，這些柵的厚度范 圍為從70nm到300nm。在另一個實例中， 一部分浮動?xùn)?274位于隧 穿氧化物層260上。另外，器件1720和1722包括至少在柵1272和1274 上的氧化物-氮化物-氧化物層1282。在一個實施例中，每個氧化物-氮化 物-氧化物層1282包括第一氧化物層、氮化物層和第二氧化物層。例如， 第一氧化物層、氮化物層和第二氧化物層中每個的厚度范圍為從50A到 150A。如圖17所示，器件1720和1722包括控制柵1332。此外，器件1720 和1722包括輕摻雜漏1642 (單元的源可以是摻雜或不摻雜的)。例如， 輕摻雜漏中每一個具有范圍從1E18到1E20 1/cm3的摻雜劑濃度以及范 圍為從0.2um到0.6um的厚度。此外，器件1720和1722包括用于柵 1272、 1274和1322的間隔物1660。例如，每個間隔物具有范圍從50nm 到150nm的厚度。在另一個實施例中，間隔物由氧化物、氮化物或復(fù) 合氧化物/氮化物層制成。此外，器件1720和1722包括重摻雜漏和/或 源1672。例如，每個重摻雜漏和/或源1672具有范圍為從1E15到6E15 1/cm2的摻雜劑濃度和范圍為從0.1um到0.4um的深度。在一個實施例 中，器件1720和1722還包括層間電介質(zhì)層1680和常規(guī)ILD&BEOL 工藝的層1682。如以上討論的和這里進一步強調(diào)的，圖17只是一個實例，其不應(yīng) 該對權(quán)利要求的范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變 化、替換和^f務(wù)改。例如，器件1710和1712用作一次可編程(OTP)器件。 在一個實施例中，這些OTP器件不能由紫外線照射擦除，但是可由X 射線擦除。作為另 一個實例，器件1710和1712包括封裝中的石英窗口 ， 并且用作可擦除可編程只讀存儲器(EPROM)器件。在一個實施例中， EPROM器件可由紫外線輻射擦除。圖18為根據(jù)本發(fā)明 一實施例的用于具有嵌入式EEPROM器件的電可編程器件的簡化頂視圖。該圖只是一個實例，其不應(yīng)該對權(quán)利要求的 范圍有過度限制。本領(lǐng)域的技術(shù)人員應(yīng)該理解許多變化、替換和修改。圖18是單元的俯視圖，圖17是圖18沿線AA，(在圖18中示出)的截 面圖。還應(yīng)該理解，這里所描述的實例和實施例僅出于說明的目的，并且 本領(lǐng)域技術(shù)人員將能夠想到根據(jù)這些實例和實施例的各種修改或變化， 且這些修改或變化應(yīng)該包括在本申請的精神和范圍以及所附權(quán)利要求 的范圍內(nèi)。
權(quán)利要求
1.一種用于制作半導(dǎo)體器件的方法，該方法包括提供包括第一器件區(qū)和第二器件區(qū)的襯底；在所述第一器件區(qū)和所述第二器件區(qū)中生長第一柵氧化物層；在所述第一器件區(qū)中形成第一擴散區(qū)，并且在所述第二器件區(qū)中形成第二擴散區(qū)和第三擴散區(qū)；注入第一多個離子以在所述第一器件區(qū)中形成第四擴散區(qū)以及在所述第二器件區(qū)中形成第五擴散區(qū)，所述第四擴散區(qū)與所述第一擴散區(qū)重疊；在所述第一器件區(qū)中形成第一柵，并且在所述第二器件區(qū)中形成第二柵和第三柵；在所述第一柵、所述第二柵、所述第三柵以及所述第一柵氧化物層上沉積第一電介質(zhì)層；對所述第一器件區(qū)中的所述第一柵氧化物層的第一部分以及所述第一電介質(zhì)層的第一和第二部分進行蝕刻，所述第一電介質(zhì)層的第一部分在所述第一柵上，所述第一電介質(zhì)層的第二部分在所述第一柵氧化物層的第一部分上；在第一器件區(qū)中生長柵間氧化物層和第二柵氧化物層，所述柵間氧化物層在所述第一柵上，所述第二柵氧化物層在所述襯底上；至少在所述第一器件區(qū)中的所述第二氧化物層、所述柵間氧化物層以及所述第一電介質(zhì)層上形成第四柵；在所述第二器件區(qū)中的第一電介質(zhì)層上形成第五柵；注入第二多個離子以形成多個源區(qū)和多個漏區(qū)；其中，所述對所述第一器件區(qū)中的所述第一電介質(zhì)層的第一和第二部分以及所述第一柵氧化物層的第一部分進行蝕刻不去除所述第二器件區(qū)中的所述第一電介質(zhì)層的任何部分。
2. 如權(quán)利要求l所述的方法，其中所述第一電介質(zhì)層包括第一氧 化硅子層、氮化硅子層和第二氧化硅子層。
3. 如權(quán)利要求2所述的方法，其中所述第一氧化硅子層、所述氮 化硅子層和所述第二氧化硅子層中每一個具有范圍從30A到150A的厚度。
4. 如權(quán)利要求l所述的方法，其中所述柵間氧化物層具有范圍從 IOOA到250A的厚度。
5. 如權(quán)利要求4所述的方法，其中所述厚度基本上等于210 A。
6. 如權(quán)利要求l所述的方法，其中所述形成第四柵包括至少在所述第一器件區(qū)中的第二氧化物層、柵間氧化物層以及第一 電介質(zhì)層上沉積第一導(dǎo)電層；對所述第一導(dǎo)電層的第一部分進行蝕刻；對所述第 一導(dǎo)電層的第二部分以及所述第二柵氧化物層的第 一部 分進行蝕刻；其中，對所述第一導(dǎo)電層的第 一部分進行蝕刻包括使用所述第一電 介質(zhì)層作為蝕刻停止層。
7. 如權(quán)利要求l所述的方法，還包括在所述第 一 器件區(qū)和所述第二器件區(qū)中的所述第 一柵氧化物層上 形成第一光致抗蝕劑層；其中，所述第一柵氧化物層的第一部分暴露于所述第二器件區(qū)中。
8. 如權(quán)利要求7所述的方法，還包括對所述第 一柵氧化物層的所述第 一部分進行蝕刻以將所述襯底的 第一部分暴露于所述第二器件區(qū)中；在所述襯底的所述第一部分上生長隧穿氧化物層。
9. 如權(quán)利要求l所述的方法，其中所述注入第一多個離子與具有 范圍從5KeV到100KeV的注入能量以及范圍從1E12到2E14 1/cm2的 注入劑量的注入工藝有關(guān)。
10. 如權(quán)利要求9所述的方法，其中所述第一多個離子包括從由用 于N溝道單元的B、 BF2、 In離子構(gòu)成的組中所選擇的至少一種。
11. 如權(quán)利要求l所述的方法，其中所述形成第四柵在所述形成第 五柵之前或之后進行。
12. 如權(quán)利要求l所述的方法，其中所述注入第二多個離子包括 至少形成輕摻雜源區(qū)；至少形成源。
13. 如權(quán)利要求l所述的方法，其中所述第一柵、所述第二柵、所 述第三柵、所述第四柵以及所述第五柵中每一個包括多晶硅。
14. 一種用于制作半導(dǎo)體器件的方法，該方法包括提供包括第一器件區(qū)和第二器件區(qū)的襯底；在所述第一器件區(qū)和所述第二器件區(qū)中生長第一柵氧化物層；在所述第一器件區(qū)中形成第一擴散區(qū)，并且在所述第二器件區(qū)中形 成第二擴散區(qū)和第三擴散區(qū)；注入第一多個離子以在所述第一器件區(qū)中形成第四擴散區(qū)，并且在 所述第二器件區(qū)中形成第五擴散區(qū)，所述第四擴散區(qū)與所述第一擴散區(qū) 重疊；在所述第一器件區(qū)中形成第一柵，并且在所述第二器件區(qū)中形成第 ^微，矛二娜，在所述第一柵、所述第二柵、所述第三柵以及所述第一柵氧化物層上沉積第一電介質(zhì)層；對所述第一器件區(qū)中的所述第一柵氧化物層的第一部分以及所述 第一電介質(zhì)層的第一部分和第二部分進行蝕刻，所述第一電介質(zhì)層的第 一部分在所述第一柵上，所述第一電介質(zhì)層的第二部分在所述第一柵氧 化物層的第一部分上；在所述第一器件區(qū)中生長柵間氧化物層和第二柵氧化物層，所述柵 間氧化物層在所述第一柵上，所述第二柵氧化物層在所述襯底上；至少在所述第一器件區(qū)中的所述第二氧化物層、所述柵間氧化物層 以及所述第一電介質(zhì)層上形成第四柵；在所述第二器件區(qū)中的所述第一電介質(zhì)層上形成第五柵； 注入第二多個離子以形成多個源區(qū)和多個漏區(qū)；其中所述柵間氧化物層具有范圍從100A到250A的厚度； 所述形成第四柵包括使用所述第一電介質(zhì)層作為蝕刻停止層。
15. 如權(quán)利要求14所述的方法，其中所述形成第四柵包括至少在所述第 一器件區(qū)中的所述第二氧化物層、所述柵間氧化物層以及所述第 一 電介質(zhì)層上沉積第 一導(dǎo)電層；對所述第一導(dǎo)電層的第一部分進行蝕刻；對所述第一導(dǎo)電層的第二部分以及所述第二柵氧化物層的第一部 分進行蝕刻；其中，所述對所述第一導(dǎo)電層的所述第一部分進行蝕刻包括使用所 述第一電介質(zhì)層作為蝕刻停止層。
16. 如權(quán)利要求14所述的方法，其中所述第一電介質(zhì)層包括第一 氧化硅子層、氮化硅子層和第二氧化硅子層。
17. 如權(quán)利要求14所述的方法，其中所述第一氧化硅子層、所述 氮化硅子層和所述第二氧化硅子層中每一個具有范圍從50A到150A的 厚度。
18. 如權(quán)利要求l所述的方法，其中，所述注入第二多個離子包括 至少形成輕摻雜源區(qū)；至少形成源。
19. 一種具有嵌入式EEPROM器件的半導(dǎo)體器件，該半導(dǎo)體器件 包括在硅晶片上的一次可編程器件；在所述硅晶片上的電可擦除可編程器件；其中所述一次可編程器件包括第一柵氧化物層和第二柵氧化物層，所述第二柵氧化物層比所 述第一柵氧化物層??；在所述第 一柵氧化物層上的第 一柵；在所述第一柵上的第一電介質(zhì)層；在所述第一柵上的柵間氧化物層；在所述第一電介質(zhì)層、所述柵間氧化物層以及所述第二柵氧化 物層上的第二柵。
20. 如權(quán)利要求19所述的器件，其中所述第一電介質(zhì)層包括第一 氧化硅子層、氮化硅子層和第二氧化硅子層。
21.如權(quán)利要求19所述的器件，其中所述柵間氧化物層具有范圍 從100A到250A的厚度。
全文摘要
一種具有嵌入式EEPROM的電可編程器件及其制作方法。該方法包括提供包括第一器件區(qū)和第二器件區(qū)的襯底；在第一器件區(qū)和第二器件區(qū)中生長第一柵氧化物層；以及在第一器件區(qū)中形成第一擴散區(qū)，并且在第二器件區(qū)中形成第二擴散區(qū)和第三擴散區(qū)。此外，該方法包括注入第一多個離子以在第一器件區(qū)中形成第四擴散區(qū)以及在第二器件區(qū)中形成第五擴散區(qū)。第四擴散區(qū)與第一擴散區(qū)重疊。
文檔編號H01L21/70GK101330057SQ20071004234
公開日2008年12月24日 申請日期2007年6月21日 優(yōu)先權(quán)日2007年6月21日
發(fā)明者震 楊, 詹奕鵬, 黃聲河 申請人:中芯國際集成電路制造(上海)有限公司