專利名稱：Cmos器件鈍化層形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造技術(shù)領(lǐng)域，特別涉及一種CMOS器件鈍化層 形成方法。
背景技術(shù)：
當前，業(yè)界已公知，存在下述的壓電阻效應(yīng)在半導(dǎo)體膜層中產(chǎn)生 應(yīng)力，可造成膜層內(nèi)晶;格間隔發(fā)生變化，繼而導(dǎo)致能帶結(jié)構(gòu)發(fā)生變化， 進而使載流子遷移率發(fā)生變化。載流子遷移率是變大還是變小，根據(jù)襯 底的面方向、載流子的移動方向和應(yīng)力類型的差別而不同，所述應(yīng)力類 型包含拉應(yīng)力和壓應(yīng)力。例如，在以(100)面為主面的硅襯底內(nèi)，在 載流子的移動方向為(011)方向時，在載流子為電子的情況下，如果 在溝道區(qū)的電子移動的方向上產(chǎn)生拉應(yīng)力，則載流子的遷移率提高；在 載流子為空穴的情況下，如果在溝道區(qū)的空穴移動的方向上產(chǎn)生壓縮應(yīng) 力，則載流子的遷移率提高；載流子的遷移率提高的比例與應(yīng)力的大小 相關(guān)。由此，業(yè)界普遍采用對半導(dǎo)體膜層施加應(yīng)力的工藝，以提高載流子 遷移率，進而提高晶體管等的工作速度。2005年5月4曰公開的公告號為"CN1292472C"的中國專利中提供 了一種用于調(diào)節(jié)半導(dǎo)體器件的載流子遷移率的結(jié)構(gòu)和方法，通過在麗OS 或PMOS晶體管表面形成不同類型的應(yīng)力鈍化層以提高或調(diào)節(jié)載流子遷 移率。該方法包括如圖l所示，形成第一應(yīng)力鈍化層30，所述第一應(yīng) 力鈍化層30覆蓋位于所述半導(dǎo)體基底上的麗OS晶體管10和PMOS晶體 管20;如圖2所示，在所述麗OS晶體管10和PMOS晶體管20之間的第 一應(yīng)力鈍化層30表面形成介質(zhì)層40;如圖3所示，去除所述麗OS晶體 管10或PMOS晶體管20上的第一應(yīng)力鈍化層30和介質(zhì)層40;如圖4 所示，沉積第二應(yīng)力鈍化層50,所述第二應(yīng)力鈍化層50覆蓋所述第一應(yīng)力鈍化層30、介質(zhì)層40和PM0S晶體管20/NMOS晶體管10。然而，實際生產(chǎn)發(fā)現(xiàn)，如圖5所示，在經(jīng)歷后續(xù)去除部分所述第二 應(yīng)力鈍化層及介質(zhì)層，以形成CMOS器件鈍化層的步驟后，在所述第一 應(yīng)力鈍化層和第二應(yīng)力鈍化層的接合部形成有凸起60，影響后續(xù)工藝的 進行。如何去除所述凸起60，以使具有不同應(yīng)力類型的鈍化層間交界處 的平滑度滿足工藝要求，成為本領(lǐng)域技術(shù)人員亟待解決的首要問題。 發(fā)明內(nèi)容本發(fā)明提供了一種CMOS器件形成方法，可使具有不同應(yīng)力類型的 鈍化層間交界處的平滑度滿足工藝要求。本發(fā)明提供的一種CMOS器件鈍化層形成方法，包括提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少一個CMOS器件，所述 CMOS器件包含至少一個第一晶體管和至少一個第二晶體管；形成覆蓋所述第 一晶體管和第二晶體管的第 一應(yīng)力膜層，并在所述 第一晶體管上形成第一應(yīng)力體；去除覆蓋第二晶體管的第一應(yīng)力膜層；形成覆蓋所述第一應(yīng)力膜層和第二晶體管的第二應(yīng)力膜層，并在所 述第二晶體管上形成第二應(yīng)力體；形成犧牲層，所述犧牲層覆蓋所述第二應(yīng)力體，并填充所述第二應(yīng) 力體和已覆蓋第二應(yīng)力膜層的第 一應(yīng)力體間的間隔區(qū)域，且所述犧牲層 表面與覆蓋第二應(yīng)力膜層后的第一應(yīng)力體上表面平齊；形成圖形化的抗蝕劑層，抗蝕劑層圖形包含所述第 一應(yīng)力體和第二 應(yīng)力體的上表面圖形，且位于所述第一應(yīng)力體和第二應(yīng)力體的正上方；以所述抗蝕劑層為掩膜，以覆蓋所述第一應(yīng)力膜層的第二應(yīng)力膜層 為刻蝕停止層，去除部分犧牲層和第二應(yīng)力膜層；去除所述抗蝕劑層；以所述第 一應(yīng)力膜層為刻蝕停止層，去除犧牲層和部分第二應(yīng)力膜6層?？蛇x地，所述應(yīng)力膜層材料為氮化硅；可選地，所述犧牲層材料為 BARC;可選地，去除犧牲層和第二應(yīng)力膜層的方法為ICP刻蝕技術(shù)；可 選地，去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括壓力范圍為2 ~ 10M 毫米汞柱；可選地，去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括ICP 功率范圍為200 ~ 1000瓦；可選地，去除犧牲層和第二應(yīng)力膜層的工藝 參數(shù)包括偏壓范圍為100~ 500V;可選地，去除犧牲層和第二應(yīng)力膜 層的工藝參數(shù)包括反應(yīng)氣體氟烷的流量范圍為50 500sccm;可選地， 去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括反應(yīng)氣體二氟甲烷的流量 范圍為5 ~ 50sccm。本發(fā)明提供的一種CMOS器件鈍化層形成方法，包括 提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少一個CMOS器件，所述 CMOS器件包含至少一個第一晶體管和至少一個第二晶體管；形成覆蓋所述第一晶體管和第二晶體管的第一應(yīng)力膜層，并在所述 第一晶體管上形成第一應(yīng)力體；去除覆蓋第二晶體管的第一應(yīng)力膜層；形成覆蓋所述第一應(yīng)力膜層和第二晶體管的第二應(yīng)力膜層，并在所 述第二晶體管上形成第二應(yīng)力體；形成犧牲層，所述犧牲層覆蓋所述第二應(yīng)力膜層，并填充所述第二 應(yīng)力體和已覆蓋第二應(yīng)力膜層的第 一應(yīng)力體間的間隔區(qū)域；平整化所述犧牲層至覆蓋所述第一應(yīng)力體的第二應(yīng)力膜層；去除覆蓋所述第一應(yīng)力體的第二應(yīng)力膜層；形成圖形化的抗蝕劑層，所述抗蝕劑層覆蓋所述第 一應(yīng)力體和第二 應(yīng)力體的上表面；以所述抗蝕劑層為掩膜，去除所述第一應(yīng)力體和第二應(yīng)力體之間的 犧牲層和第二應(yīng)力膜層；去除所述抗蝕劑層?？蛇x地，所述應(yīng)力膜層材料為氮化硅；可選地，所述犧牲層材料為BARC;可選地，去除犧牲層和第二應(yīng)力膜層的方法為ICP刻蝕技術(shù)；可 選地，去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括反應(yīng)腔內(nèi)壓力范圍 為2 10M毫米汞柱；可選地，去除犧牲層和第二應(yīng)力膜層的工藝參數(shù) 包括ICP功率范圍為200 ~ 1000瓦；可選地，去除犧牲層和第二應(yīng)力 膜層的工藝參數(shù)包括偏壓范圍為100~ 500V;可選地，去除犧牲層和 第二應(yīng)力膜層的工藝參數(shù)包括反應(yīng)氣體氟烷的流量范圍為50 ~ 500sccm;可選地，去除犧牲層和第二應(yīng)力膜層的工藝參凄t包括反應(yīng) 氣體二氟曱烷的流量范圍為5 50sccm。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明提供的CMOS器件鈍化層形成方法，所述CMOS器件包含至少 一個第一晶體管和至少一個第二晶體管，通過在形成覆蓋第一晶體管和 第二晶體管的第一應(yīng)力膜層后，在第一晶體管上形成第一應(yīng)力體；隨后， 去除覆蓋第二晶體管的第一應(yīng)力膜層；繼而，形成覆蓋所述第一應(yīng)力膜 層和第二晶體管的第二應(yīng)力膜層，以在所述第二晶體管上形成第二應(yīng)力體；進而，形成犧牲層，所述犧牲層覆蓋所述第二應(yīng)力體，并填充所述 第二應(yīng)力體和已覆蓋第二應(yīng)力膜層的第 一應(yīng)力體間的間隔區(qū)域，且所述犧牲層表面與覆蓋第二應(yīng)力膜層后的第一應(yīng)力體上表面平齊；隨后，形 成圖形化的抗蝕劑層，抗蝕劑層圖形包含所述第 一應(yīng)力體和第二應(yīng)力體 的上表面圖形，且位于所述第一應(yīng)力體和第二應(yīng)力體的正上方；再后， 以所述抗蝕劑層為掩膜，以覆蓋所述第 一應(yīng)力膜層的第二應(yīng)力膜層為刻 蝕停止層，去除部分犧牲層和第二應(yīng)力膜層；繼而，去除所述抗蝕劑層； 最后，以所述第一應(yīng)力膜層為刻蝕停止層，去除犧牲層和部分第二應(yīng)力 膜層；即，通過形成犧牲層，填充所述第二應(yīng)力體和已覆蓋第二應(yīng)力膜 層的第 一應(yīng)力體間的間隔區(qū)域，且所述犧牲層表面與覆蓋第二應(yīng)力膜層 后的第一應(yīng)力體上表面平齊，繼而，同步去除所述第二應(yīng)力體和第一應(yīng)力體間的犧牲層和第二應(yīng)力膜層，可使CM0S器件鈍化層內(nèi)具有不同應(yīng) 力類型的應(yīng)力膜層交界處的平滑度滿足工藝要求；本發(fā)明提供的CMOS器件鈍化層形成方法，所述CM0S器件包含至少 一個第一晶體管和至少一個第二晶體管，通過形成覆蓋所述第一晶體管 和第二晶體管的第一應(yīng)力膜層后，在所述第一晶體管上形成第一應(yīng)力體；隨后，去除覆蓋第二晶體管的第一應(yīng)力膜層；再后，形成覆蓋所述 第一應(yīng)力膜層和第二晶體管的第二應(yīng)力膜層，在所述第二晶體管上形成 第二應(yīng)力體；而后，形成犧牲層，所述犧牲層覆蓋所述第二應(yīng)力膜層，并填充所述第二應(yīng)力體和已覆蓋第二應(yīng)力膜層的第 一應(yīng)力體間的間隔 區(qū)域；繼而，平整化所述犧牲層至覆蓋所述第一應(yīng)力體的第二應(yīng)力膜層； 進而，去除覆蓋所述第一應(yīng)力體的第二應(yīng)力膜層；隨后，形成圖形化的 抗蝕劑層，所述抗蝕劑層覆蓋所述第 一應(yīng)力體和第二應(yīng)力體的上表面； 再后，以所述抗蝕劑層為掩膜，去除所述第一應(yīng)力體和第二應(yīng)力體之間 的犧牲層和第二應(yīng)力膜層；最后，去除所述抗蝕劑層；即，通過形成犧 牲層，填充所述第二應(yīng)力體和已覆蓋第二應(yīng)力膜層的第 一應(yīng)力體間的間 隔區(qū)域，且所述犧牲層表面與覆蓋第二應(yīng)力膜層后的第 一應(yīng)力體上表面 平齊，繼而，同步去除所述第二應(yīng)力體和第一應(yīng)力體間的犧牲層和第二 應(yīng)力膜層，可使CM0S器件鈍化層內(nèi)具有不同應(yīng)力類型的應(yīng)力膜層交界 處的平滑度滿足工藝要求。


圖1為說明現(xiàn)有技術(shù)中形成第一應(yīng)力鈍化層后的半導(dǎo)體基體結(jié)構(gòu)示 意圖；圖2為說明現(xiàn)有技術(shù)中在第一應(yīng)力鈍化層表面形成介質(zhì)層后的半導(dǎo) 體基體結(jié)構(gòu)示意圖；圖3為說明現(xiàn)有技術(shù)中去除覆蓋部分半導(dǎo)體基體的介質(zhì)層及第一應(yīng) 力鈍化層后的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖4為說明現(xiàn)有技術(shù)中在去除覆蓋部分半導(dǎo)體基體的介質(zhì)層及第一 應(yīng)力膜后的半導(dǎo)體基體上形成第二應(yīng)力鈍化層后的半導(dǎo)體基體結(jié)構(gòu)示 意圖；圖5為說明現(xiàn)有技術(shù)中形成包含第一應(yīng)力膜和第二應(yīng)力膜后的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖6為說明本發(fā)明第一實施例的形成CMOS器件鈍化層的流程示意圖；圖7為說明本發(fā)明第一實施例的半導(dǎo)體基體結(jié)構(gòu)示意圖； 圖8為說明本發(fā)明第一實施例的形成拉應(yīng)力膜層后的半導(dǎo)體基體結(jié) 構(gòu)示意圖；圖9為說明本發(fā)明第一實施例的去除覆蓋部分半導(dǎo)體基體的拉應(yīng)力 膜層后的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖10為說明本發(fā)明第一實施例的形成壓應(yīng)力膜層后的半導(dǎo)體基體 結(jié)構(gòu)示意圖；圖11為說明本發(fā)明第一實施例的形成犧牲層后的半導(dǎo)體基體結(jié)構(gòu) 示意圖；圖12為說明本發(fā)明第一實施例的形成圖形化的抗蝕劑層后的半導(dǎo) 體基體結(jié)構(gòu)示意圖；圖13為說明本發(fā)明第一實施例的去除部分犧牲層和拉應(yīng)力膜層后 的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖14為說明本發(fā)明第一實施例的去除抗蝕劑層后的半導(dǎo)體基體結(jié) 構(gòu)示意圖；圖15為說明本發(fā)明第一實施例的去除犧牲層和部分拉應(yīng)力膜層后 的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖16為說明本發(fā)明第三實施例的形成CMOS器件鈍化層的流程示意圖；圖17為說明本發(fā)明第三實施例的半導(dǎo)體基體結(jié)構(gòu)示意圖； 圖18為說明本發(fā)明第三實施例的形成拉應(yīng)力膜層后的半導(dǎo)體基體 結(jié)構(gòu)示意圖；圖19為說明本發(fā)明第三實施例的去除覆蓋部分半導(dǎo)體基體的拉應(yīng) 力膜層后的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖20為說明本發(fā)明第三實施例的形成壓應(yīng)力膜層后的半導(dǎo)體基體 結(jié)構(gòu)示意圖；圖21為說明本發(fā)明第三實施例的形成犧牲層后的半導(dǎo)體基體結(jié)構(gòu) 示意圖；圖22為說明本發(fā)明第三實施例的平整化所述犧牲層至覆蓋所述拉 應(yīng)力體的壓應(yīng)力膜層后的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖23為說明本發(fā)明第三實施例的去除覆蓋所述拉應(yīng)力體的壓應(yīng)力 膜層后的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖24為說明本發(fā)明第三實施例的形成圖形化的抗蝕劑層后的半導(dǎo) 體基體結(jié)構(gòu)示意圖；圖25為說明本發(fā)明第三實施例的去除犧牲層和部分壓應(yīng)力膜層后 的半導(dǎo)體基體結(jié)構(gòu)示意圖；圖26為說明本發(fā)明第三實施例的去除抗蝕劑層后的半導(dǎo)體基體結(jié) 構(gòu)示意圖。
具體實施方式
盡管下面將參照附圖對本發(fā)明進行更詳細的描述，其中表示了本發(fā) 明的優(yōu)選實施例，應(yīng)當理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明 而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列的描述應(yīng)當被理解為對于本 領(lǐng)域技術(shù)人員的廣泛教導(dǎo)，而并不作為對本發(fā)明的限制。為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細 描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應(yīng)當認為在任何實際實施例的開發(fā)中，必須估文出大量實施細節(jié)以實 現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實 施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當認為這種開發(fā)工作可能是復(fù)雜和規(guī)工作。在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下列 說明和權(quán)利要求書本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均 采用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助 說明本發(fā)明實施例的目的。本文件中，面硅襯底的主面為(100),載流子的移動方向為(011)。如圖6所示，作為本發(fā)明的第一實施例，應(yīng)用本發(fā)明提供的方法形成 CMOS器件鈍化層的具體步驟包括步驟601:提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少一個CMOS器件， 所述CMOS器件包含至少一個NMOS晶體管和至少一個PMOS晶體管。如圖7所示，為了簡便起見，圖中僅示出麗OS晶體管120和PMOS晶體管 140的柵極結(jié)構(gòu)102 ，所述4冊才及結(jié)構(gòu)102包含4冊才及及環(huán)繞4冊極的側(cè)墻 (offset spacer)，而未示出其源極和漏才及、以及柵極氧化層和襯底中 的STI隔離溝槽。CMOS器件位于半導(dǎo)體襯底100上，所述CMOS器件包括至 少一個NMOS晶體管120和至少一個PMOS晶體管140,襯底包含但不限于包 括半導(dǎo)體元素的硅材料，例如單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)， 也可以是絕緣體上硅(SOI)。所述柵極可包含多晶硅，還可包含金屬硅 化物。步驟602:如圖8所示，形成覆蓋所述NMOS晶體管120和PMOS晶體管140 的拉應(yīng)力膜層200,并在所述NMOS晶體管120上形成拉應(yīng)力體210。形成所述拉應(yīng)力膜層200后，在器件包含的晶體管內(nèi)的導(dǎo)電溝道中具 有拉應(yīng)力。所述拉應(yīng)力膜層200材料可為氮化硅。所述拉應(yīng)力膜層MO的 厚度根據(jù)產(chǎn)品要求及工藝條件確定。已有研究表明，在載流子為電子的情況下，如果在導(dǎo)電溝道內(nèi)的電子 移動的方向上產(chǎn)生拉應(yīng)力，則載流子的遷移率提高；在載流子為空穴的 情況下，如果在溝道區(qū)的空穴移動的方向上產(chǎn)生壓應(yīng)力，則載流子的遷 移率提高，且載流子的遷移率提高的比例與應(yīng)力的大小相關(guān)；即，上述 形成的拉應(yīng)力膜層僅可用以提高麗OS晶體管內(nèi)的電子遷移率，而對提高 PMOS晶體管內(nèi)的空穴遷移率少有改善。為提高PMOS晶體管內(nèi)的空穴遷移 率，需在去除覆蓋PMOS晶體管的拉應(yīng)力膜層后，形成壓應(yīng)力膜層覆蓋所 述PMOS晶體管。所述拉應(yīng)力體210包含所述麗OS晶體管120內(nèi)的棚-極結(jié)構(gòu)及包圍所述 柵極結(jié)構(gòu)的所述拉應(yīng)力膜層。步驟603:如圖9所示，去除覆蓋PMOS晶體管140的拉應(yīng)力膜層200。去除覆蓋PMOS晶體管140的拉應(yīng)力膜層200的工藝可選用任何現(xiàn)有的 干式刻蝕方法或濕式刻蝕方法，在此不再贅述。步驟604:如圖10所示，形成覆蓋所述拉應(yīng)力膜層200和PMOS晶體管140 的壓應(yīng)力膜層300,并在所述PMOS晶體管140上形成壓應(yīng)力體310。形成所述壓應(yīng)力膜層3 0 0后，在器件包含的晶體管內(nèi)的導(dǎo)電溝道中具 有壓應(yīng)力。所述壓應(yīng)力膜層300材料可為氮化硅。所述壓應(yīng)力體310包含所述PMOS晶體管內(nèi)的柵極結(jié)構(gòu)及包圍所述柵極 結(jié)構(gòu)的所述壓應(yīng)力膜層300。步驟605:如圖ll所示，形成犧牲層400，所述犧牲層400覆蓋所述壓 應(yīng)力體310,并填充所述壓應(yīng)力體310與已覆蓋所述壓應(yīng)力膜層300的拉應(yīng) 力體210間的間隔區(qū)域，且所述犧牲層40O表面與覆蓋壓應(yīng)力膜層300后的 拉應(yīng)力體210上表面平齊。本文件內(nèi)，術(shù)語"平齊"意指兩膜層間高度差滿足工藝要求，即兩膜 層間的高度差在選定工藝條件下可被忽略。所述犧牲層材料可為BARC 。步驟606:如圖12所示，形成圖形化的抗蝕劑層500，形成的抗蝕劑層 500圖形包含所述拉應(yīng)力體210和壓應(yīng)力體310的上表面圖形，且位于所述 拉應(yīng)力體210和壓應(yīng)力體310的正上方。實踐中，所述形成圖形化的抗蝕劑層的過程包含所述抗蝕劑層的涂 覆、烘干、光刻、曝光及檢測等步驟，相關(guān)工藝可應(yīng)用各種傳統(tǒng)的方法，在此均不再贅述。步驟607:如圖13所示，以所述抗蝕劑層為掩膜，以覆蓋所述拉應(yīng)力 膜層200的壓應(yīng)力膜層300為刻蝕停止層，去除部分犧牲層400和壓應(yīng)力膜 層300?？刹捎秒妼?dǎo)耦合等離子體(ICP, Inductive Coupled Plasma)刻蝕技 術(shù)去除部分犧牲層和拉應(yīng)力膜層。涉及的工藝參數(shù)包括反應(yīng)腔內(nèi)壓力范圍為2~1G M毫米汞柱 (Torr); ICP功率范圍為200 - 1000瓦(W);偏壓(Bias)范圍為100~ 500V;反應(yīng)氣體氟烷(CF4)的流量范圍為50 500sccm;反應(yīng)氣體二氟 曱烷(CH2F2)的流量范圍為5 50sccm。步驟608:如圖14所示，去除所述抗蝕劑層500。去除所述抗蝕劑層的工藝可采用任何現(xiàn)有的方法，如氧氣灰化法等。步驟609:如圖15所示，以所述拉應(yīng)力膜層200為刻蝕停止層，去除犧 牲層400和部分壓應(yīng)力膜層300?？刹捎秒妼?dǎo)耦合等離子體(ICP, Inductive Coupled Plasma)刻蝕技 術(shù)去除部分犧牲層和拉應(yīng)力膜層。14涉及的工藝參數(shù)包括反應(yīng)腔內(nèi)壓力范圍為2-10 M毫米汞柱 (Torr); ICP功率范圍為200 - 1000瓦(W);偏壓(Bias)范圍為100~ 500V;反應(yīng)氣體氟烷(CF4)的流量范圍為50~ 500sccm;反應(yīng)氣體二氟 甲烷(CH2F2)的流量范圍為5 50sccm。需強調(diào)的是，未加說明的步驟均可采用傳統(tǒng)的方法獲得，且具體的工 藝參數(shù)根據(jù)產(chǎn)品要求及工藝條件確定。作為本發(fā)明的第二實施例，應(yīng)用本發(fā)明提供的方法形成CMOS器件鈍化 層的具體步驟包括首先，提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少一個CMOS器件，所 述CMOS器件包含至少一個麗OS晶體管和至少一個PMOS晶體管。隨后，形成覆蓋所述應(yīng)OS晶體管和PMOS晶體管的壓應(yīng)力膜層，并在所 述PMOS晶體管上形成壓應(yīng)力體。再后，去除覆蓋應(yīng)OS晶體管的所述壓應(yīng)力膜層。 繼而，形成覆蓋所述壓應(yīng)力膜層和麗OS晶體管的拉應(yīng)力膜層，并在所 述麗OS晶體管上形成拉應(yīng)力體。進而，形成犧牲層，所述犧牲層覆蓋所述拉應(yīng)力體，并填充所述拉應(yīng) 力體與已覆蓋所述拉應(yīng)力膜層的壓應(yīng)力體間的間隔區(qū)域，且所述犧牲層 表面與覆蓋拉應(yīng)力膜層后的壓應(yīng)力體上表面平齊。隨后，形成圖形化的抗蝕劑層，形成的抗蝕劑層圖形包含所述壓應(yīng)力 體和拉應(yīng)力體的上表面圖形，且位于所述壓應(yīng)力體和拉應(yīng)力體的正上方。再后，以所述抗蝕劑層為掩膜，以覆蓋所述壓應(yīng)力膜層的拉應(yīng)力膜層 為刻蝕停止層，去除部分犧牲層和拉應(yīng)力膜層。繼而，去除所述抗蝕劑層。最后，以所述壓應(yīng)力膜層為刻蝕停止層，去除犧牲層和部分拉應(yīng)力膜層。采用本發(fā)明提供的CMOS器件鈍化層形成方法，所述CMOS器件包含至少 一個第一晶體管和至少一個第二晶體管，通過在形成覆蓋第一晶體管和 第二晶體管的第一應(yīng)力膜層后，在第一晶體管上形成第一應(yīng)力體；隨后，去除覆蓋第二晶體管的第一應(yīng)力膜層；繼而，形成覆蓋所述第一應(yīng)力膜 層和第二晶體管的第二應(yīng)力膜層，以在所述第二晶體管上形成第二應(yīng)力體；進而，形成犧牲層，所述犧牲層覆蓋所述第二應(yīng)力體，并填充所述 第二應(yīng)力體和已覆蓋第二應(yīng)力膜層的第 一應(yīng)力體間的間隔區(qū)域，且所述 犧牲層表面與覆蓋第二應(yīng)力膜層后的第一應(yīng)力體上表面平齊；隨后，形 成圖形化的抗蝕劑層，抗蝕劑層圖形包含所述第 一應(yīng)力體和第二應(yīng)力體 的上表面圖形，且位于所述第一應(yīng)力體和第二應(yīng)力體的正上方；再后， 以所述抗蝕劑層為掩膜，以覆蓋所述第一應(yīng)力膜層的第二應(yīng)力膜層為刻 蝕停止層，去除部分犧牲層和第二應(yīng)力膜層；繼而，去除所述抗蝕劑層； 最后，以所述第一應(yīng)力膜層為刻蝕停止層，去除犧牲層和部分第二應(yīng)力 膜層，可使CM0S器件鈍化層內(nèi)具有不同應(yīng)力類型的應(yīng)力膜層交界處的平 滑度滿足工藝要求。如圖16所示，作為本發(fā)明的第三實施例，應(yīng)用本發(fā)明提供的方法形成 CMOS器件鈍化層的步驟包括步驟1601:如圖17所示，提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少 一個CMOS器件，所述CMOS器件包含至少一個腿OS晶體管122和至少一個 PMOS晶體管142。為了簡便起見，圖中僅示出麗OS晶體管122和PMOS晶體管142的柵極結(jié) 構(gòu)112,所述柵-極結(jié)構(gòu)112包含4冊才及及環(huán)繞4冊才及的側(cè)墻(offset spacer)， 而未示出其源才及和漏極、以及柵極氧化層和襯底中的STI隔離溝槽。CMOS 器件位于半導(dǎo)體襯底110上，所述CMOS器件包括至少一個NMOS晶體管122 和至少 一個PMOS晶體管142 ，半導(dǎo)體襯底110包含但不限于包括半導(dǎo)體元 素的硅材料，例如單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe)，也可以 是絕緣體上硅(SOI)。所述柵極可包含多晶硅，還可包含金屬硅化物。步驟1602:如圖18所示，形成覆蓋所述NM0S晶體管12Z和PM0S晶體管 142的拉應(yīng)力膜層220,并在所述麗OS晶體管122上形成拉應(yīng)力體212。形成所述拉應(yīng)力膜層220后，在器件包含的晶體管內(nèi)的導(dǎo)電溝道中具 有拉應(yīng)力。所述拉應(yīng)力膜220層材料可為氮化硅。所述4i應(yīng)力膜層"0的 厚度根據(jù)產(chǎn)品要求及工藝條件確定。所述拉應(yīng)力體212包含所述麗OS晶體管內(nèi)的柵極結(jié)構(gòu)及包圍所述柵極 結(jié)構(gòu)的所述拉應(yīng)力膜層220。步驟1603:如圖19所示，去除覆蓋PMOS晶體管142的拉應(yīng)力膜層220。步驟1604:如圖20所示，形成覆蓋所述拉應(yīng)力膜層"0和PMOS晶體管 142的壓應(yīng)力膜層320，并在所述PMOS晶體管142上形成壓應(yīng)力體312。形成所述壓應(yīng)力膜層320后，在器件包含的晶體管內(nèi)的導(dǎo)電溝道中具 有壓應(yīng)力。所述壓應(yīng)力膜層320材料可為氮化硅。所述壓應(yīng)力體312包含所述PMOS晶體管內(nèi)的柵極結(jié)構(gòu)及包圍所述柵極 結(jié)構(gòu)的所述壓應(yīng)力膜層320。步驟1605:如圖21所示，形成犧牲層420,所述犧牲層420覆蓋所述壓 應(yīng)力膜層320,并填充所述壓應(yīng)力體312和已覆蓋壓應(yīng)力膜層320的拉應(yīng)力 體212間的間隔區(qū)域。所述犧牲層42 0材^hf為BARC。步驟1606:如圖22所示，平整化所述犧牲層420至覆蓋所述拉應(yīng)力體 212的壓應(yīng)力膜層320。步驟1607:如圖23所示，去除覆蓋所述拉應(yīng)力體212的壓應(yīng)力膜層320。步驟1608:如圖24所示，形成圖形化的抗蝕劑層520，所述抗蝕劑層 520覆蓋所述拉應(yīng)力體212和壓應(yīng)力體312的上表面。步驟1609:如圖25所示，以所述抗蝕劑層520為掩膜，去除所述拉應(yīng)可采用電導(dǎo)耦合等離子體(ICP, Inductive Coupled Plasma)刻蝕技 術(shù)去除部分犧牲層和拉應(yīng)力膜層。涉及的工藝參數(shù)包括反應(yīng)腔內(nèi)壓力范圍為2~10 M毫米汞柱 (Torr); ICP功率范圍為200 - 1000瓦(W);偏壓(Bias)范圍為100~ 500V;反應(yīng)氣體氟烷(CF4)的流量范圍為50 500sccm;反應(yīng)氣體二氟 曱烷(CH2F2)的流量范圍為5~50sccm。步驟1610:如圖26所示，去除所述抗蝕劑層520。需強調(diào)的是，未加說明的步驟均可采用傳統(tǒng)的方法獲得，且具體的工 藝參數(shù)根據(jù)產(chǎn)品要求及工藝條件確定。作為本發(fā)明的第四實施例，應(yīng)用本發(fā)明提供的方法形成CMOS器件鈍化 層的步驟包括首先，提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少一個CMOS器件，所 述CMOS器件包含至少一個麗OS晶體管和至少一個PMOS晶體管。隨后，形成覆蓋所述麗OS晶體管和PMOS晶體管的壓應(yīng)力膜層，并在所 述PMOS晶體管上形成壓應(yīng)力體。再后，去除覆蓋麗OS晶體管的所述壓應(yīng)力膜層。 繼而，形成覆蓋所述壓應(yīng)力膜層和NMOS晶體管的拉應(yīng)力膜層，并在所 述麗OS晶體管上形成拉應(yīng)力體。進而，形成犧牲層，所述犧牲層覆蓋所述拉應(yīng)力膜層，并填充所述拉 應(yīng)力體和已覆蓋拉應(yīng)力膜層的壓應(yīng)力體間的間隔區(qū)域。隨后，平整化所述犧牲層至覆蓋所述壓應(yīng)力體的拉應(yīng)力膜層。再后，去除覆蓋所述壓應(yīng)力體的拉應(yīng)力膜層。而后，形成圖形化的抗蝕劑層，所述抗蝕劑層覆蓋所述壓應(yīng)力體和拉 應(yīng)力體的上表面。然后，以所述抗蝕劑層為掩膜，去除所述壓應(yīng)力體和^立應(yīng)力體之間的 犧牲層和部分拉應(yīng)力膜層。最后，去除所述抗蝕劑層。采用本發(fā)明提供的CMOS器件鈍化層形成方法，所述CM0S器件包含至少一個第一晶體管和至少一個第二晶體管，通過形成覆蓋所述第一晶體管和第二晶體管的第一應(yīng)力膜層后，在所述第一晶體管上形成第一應(yīng)力體； 隨后，去除覆蓋第二晶體管的第一應(yīng)力膜層；再后，形成覆蓋所述第一 應(yīng)力膜層和第二晶體管的第二應(yīng)力膜層，在所述第二晶體管上形成第二 應(yīng)力體；而后，形成犧牲層，所述犧牲層覆蓋所述第二應(yīng)力膜層，并填 充所述第二應(yīng)力體和已覆蓋第二應(yīng)力膜層的第 一應(yīng)力體間的間隔區(qū)域； 繼而，平整化所述犧牲層至覆蓋所述第一應(yīng)力體的第二應(yīng)力膜層；進而， 去除覆蓋所述第一應(yīng)力體的第二應(yīng)力膜層；隨后，形成圖形化的抗蝕劑 層，所述抗蝕劑層覆蓋所述第一應(yīng)力體和第二應(yīng)力體的上表面；再后， 以所述抗蝕劑層為掩膜，去除所述第 一應(yīng)力體和第二應(yīng)力體之間的犧牲 層和第二應(yīng)力膜層；最后，去除所述抗蝕劑層，可使CMOS器件鈍化層內(nèi) 具有不同應(yīng)力類型的應(yīng)力膜層交界處的平滑度滿足工藝要求。盡管通過在此的實施例描述說明了本發(fā)明，和盡管已經(jīng)足夠詳細地描 述了實施例，申請人不希望以任何方式將權(quán)利要求書的范圍限制在這種 細節(jié)上。對于本領(lǐng)域技術(shù)人員來說另外的優(yōu)勢和改進是顯而易見的。因 此，在較寬范圍的本發(fā)明不限于表示和描述的特定細節(jié)、表達的設(shè)備和 方法和說明性例子。因此，可以偏離這些細節(jié)而不脫離申i青人總的發(fā)明 概念的精神和范圍。
權(quán)利要求
1.一種CMOS器件鈍化層形成方法，其特征在于，包括提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少一個CMOS器件，所述CMOS器件包含至少一個第一晶體管和至少一個第二晶體管；形成覆蓋所述第一晶體管和第二晶體管的第一應(yīng)力膜層，并在所述第一晶體管上形成第一應(yīng)力體；去除覆蓋第二晶體管的第一應(yīng)力膜層；形成覆蓋所述第一應(yīng)力膜層和第二晶體管的第二應(yīng)力膜層，并在所述第二晶體管上形成第二應(yīng)力體；形成犧牲層，所述犧牲層覆蓋所述第二應(yīng)力體，并填充所述第二應(yīng)力體和已覆蓋第二應(yīng)力膜層的第一應(yīng)力體間的間隔區(qū)域，且所述犧牲層表面與覆蓋第二應(yīng)力膜層后的第一應(yīng)力體上表面平齊；形成圖形化的抗蝕劑層，抗蝕劑層圖形包含所述第一應(yīng)力體和第二應(yīng)力體的上表面圖形，且位于所述第一應(yīng)力體和第二應(yīng)力體的正上方；以所述抗蝕劑層為掩膜，以覆蓋所述第一應(yīng)力膜層的第二應(yīng)力膜層為刻蝕停止層，去除部分犧牲層和第二應(yīng)力膜層；去除所述抗蝕劑層；以所述第一應(yīng)力膜層為刻蝕停止層，去除犧牲層和部分第二應(yīng)力膜層。
2. 根據(jù)權(quán)利要求1所述的CMOS器件鈍化層形成方法，其特征在于 所述應(yīng)力膜層材料為氮化硅。
3. 根據(jù)權(quán)利要求1所述的CMOS器件鈍化層形成方法，其特征在于 所述犧牲層材料為BARC。
4. 根據(jù)權(quán)利要求1所述的CMOS器件鈍化層形成方法，其特征在于 去除犧牲層和第二應(yīng)力膜層的方法為ICP刻蝕技術(shù)。
5. 根據(jù)權(quán)利要求4所述的CMOS器件鈍化層形成方法，其特征在于去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括壓力范圍為2-10M毫米 汞柱。
6. 根據(jù)權(quán)利要求4所述的CMOS器件鈍化層形成方法，其特征在于 去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括ICP功率范圍為200 ~ 1000 瓦。
7. 根據(jù)權(quán)利要求4所述的CMOS器件鈍化層形成方法，其特征在于 去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括偏壓范圍為100~ 500V。
8. 根據(jù)權(quán)利要求4所述的CMOS器件鈍化層形成方法，其特征在于 去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括反應(yīng)氣體氟烷的流量范圍 為50~ 500sccm。
9. 根據(jù)權(quán)利要求4所述的CMOS器件鈍化層形成方法，其特征在于 去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括反應(yīng)氣體二氟曱烷的流量 范圍為5 ~ 50sccm。
10. —種CMOS器件鈍化層形成方法，其特征在于，包括 提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少一個CMOS器件，所述CMOS器件包含至少一個第一晶體管和至少一個第二晶體管；形成覆蓋所述第一晶體管和第二晶體管的第一應(yīng)力膜層，并在所述 第一晶體管上形成第一應(yīng)力體；去除覆蓋第二晶體管的第一應(yīng)力膜層；形成覆蓋所述第一應(yīng)力膜層和第二晶體管的第二應(yīng)力膜層，并在所述第二晶體管上形成第二應(yīng)力體；形成犧牲層，所述犧牲層覆蓋所述第二應(yīng)力膜層，并填充所述第二應(yīng)力體和已覆蓋第二應(yīng)力膜層的第 一應(yīng)力體間的間隔區(qū)域； 平整化所述犧牲層至覆蓋所述第 一應(yīng)力體的第二應(yīng)力膜層； 去除覆蓋所述第一應(yīng)力體的第二應(yīng)力膜層； 形成圖形化的抗蝕劑層，所述抗蝕劑層覆蓋所述第一應(yīng)力體和第二應(yīng)力體的上表面；以所述抗蝕劑層為掩膜，去除所述第一應(yīng)力體和第二應(yīng)力體之間的 犧牲層和第二應(yīng)力膜層；去除所述抗蝕劑層。
11. 根據(jù)權(quán)利要求10所述的CMOS器件鈍化層形成方法，其特征在 于所述應(yīng)力膜層材料為氮化硅。
12. 根據(jù)權(quán)利要求10所述的CMOS器件鈍化層形成方法，其特征在 于所述犧牲層材料為BARC。
13. 根據(jù)權(quán)利要求10所述的CMOS器件鈍化層形成方法，其特征在 于去除犧牲層和第二應(yīng)力膜層的方法為ICP刻蝕:技術(shù)。
14. 根據(jù)權(quán)利要求13所述的CMOS器件鈍化層形成方法，其特征在 于去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括壓力范圍為2 10M 毫米汞柱。
15. 根據(jù)權(quán)利要求13所述的CMOS器件鈍化層形成方法，其特征在 于去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括ICP功率范圍為200 ~ 1000瓦。
16. 根據(jù)權(quán)利要求13所述的CMOS器件鈍化層形成方法，其特征在 于去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括偏壓范圍為100 ~ 500V。
17. 根據(jù)權(quán)利要求13所述的CMOS器件鈍化層形成方法，其特征在 于去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括反應(yīng)氣體氟烷的流量 范圍為50~ 500sccm。
18. 根據(jù)權(quán)利要求13所述的CMOS器件鈍化層形成方法，其特征在 于去除犧牲層和第二應(yīng)力膜層的工藝參數(shù)包括反應(yīng)氣體二氟曱烷的 流量范圍為5 50sccm。
全文摘要
一種CMOS器件鈍化層形成方法，包括提供半導(dǎo)體基體，所述半導(dǎo)體基體包含至少一個第一晶體管和至少一個第二晶體管；形成第一應(yīng)力膜層，并形成第一應(yīng)力體；去除覆蓋第二晶體管的第一應(yīng)力膜層；形成第二應(yīng)力膜層，并形成第二應(yīng)力體；形成覆蓋所述第二應(yīng)力體，并填充所述第二應(yīng)力體和已覆蓋第二應(yīng)力膜層的第一應(yīng)力體間的間隔區(qū)域，且所述犧牲層表面與覆蓋第二應(yīng)力膜層后的第一應(yīng)力體上表面平齊的犧牲層；形成圖形化的抗蝕劑層；以所述抗蝕劑層為掩膜，去除部分犧牲層和第二應(yīng)力膜層；去除所述抗蝕劑層；以所述第一應(yīng)力膜層為刻蝕停止層，去除犧牲層和部分第二應(yīng)力膜層。可使具有不同應(yīng)力類型的鈍化層間交界處的平滑度滿足工藝要求。
文檔編號H01L21/8238GK101330054SQ20071004215
公開日2008年12月24日 申請日期2007年6月18日 優(yōu)先權(quán)日2007年6月18日
發(fā)明者張世謀, 張海洋, 韓寶東, 韓秋華 申請人:中芯國際集成電路制造(上海)有限公司