專利名稱：：利用通孔塞消除負(fù)載效應(yīng)的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路及其半導(dǎo)體器件的制造方法。更具體而言，本發(fā)明提供用于集成電路制造的蝕刻工藝的方法和裝置。通過(guò)示例性實(shí)施例，本發(fā)明已應(yīng)用于雙嵌入式的形成并減少通常與圖案分集相關(guān)的負(fù)載效應(yīng)。但是，應(yīng)該認(rèn)識(shí)到，本發(fā)明具有相當(dāng)廣泛的應(yīng)用范圍。
背景技術(shù)：
：集成電路或"IC"已經(jīng)從在單一珪晶片上制造的少數(shù)互連器件發(fā)展到數(shù)百萬(wàn)的器件。當(dāng)前的IC提供的性能以及復(fù)雜性遠(yuǎn)超過(guò)當(dāng)初的想象。為了實(shí)現(xiàn)在復(fù)雜性和電路密度(即能夠封裝在給定芯片區(qū)域上的器件的數(shù)量)方面的改進(jìn)，也被稱為器件"幾何圖形"的最小器件特征的尺寸隨著每一代的IC而變得越來(lái)越小。如今，半導(dǎo)體器件被制成具有小于四分之一微米寬的特征。增加電路密度不僅改進(jìn)了IC的復(fù)雜性和性能，而且還為消費(fèi)者提供了更低成本的部件。IC制造廠可能價(jià)值幾億、甚至幾十億美元。每一個(gè)制造廠將具有一定的晶片生產(chǎn)量，每一個(gè)晶片上具有一定量的IC。因此，通過(guò)使單個(gè)IC器件變得更小，可以在每一個(gè)晶片上制造更多的器件，從而增加制造廠的產(chǎn)量。使器件變小非常具有挑戰(zhàn)性，因?yàn)镮C制造中使用的每一個(gè)工藝都有局限性。也就是說(shuō)，給定的工藝通常僅工作至一定的特征尺寸，然后需要改變?cè)摴に嚮蚱骷紙D。這種局限性的實(shí)例是用于通過(guò)低成本和高效率方式制造集成電路的化學(xué)干蝕刻工藝。集成電路的制造涉及多種工藝。例如這些工藝具體包括晶片生長(zhǎng)、光刻、摻雜、氧化、沉積、蝕刻移除以及外延生長(zhǎng)。半導(dǎo)體器件和電路在用作襯底的晶片上形成。通常，單晶襯底由具有晶體的單一材料制成，所述晶體由均在一個(gè)特定方向上排列的原子形成。晶片生產(chǎn)的過(guò)程通常涉及產(chǎn)生大的半導(dǎo)體材料晶錠、使晶錠配向、移除雜質(zhì)、將晶錠切割成薄晶片和拋光切割的晶片。通常光刻工藝用于限定和使晶片的特定區(qū)域成形，以適合集成電路的特定設(shè)計(jì)。通常，布圖設(shè)計(jì)被用于產(chǎn)生光掩模(或中間掩模圖案，根據(jù)需要)。晶片表面通常覆蓋有光刻膠層。然后通過(guò)光掩模使晶片曝光。在膝光后，利用化學(xué)過(guò)程移除膝光的光刻膠區(qū)域。結(jié)果，晶片含有清除區(qū)域(移除光刻膠的區(qū)域)和光刻膠阻擋區(qū)域。接著，實(shí)施僅影響清除區(qū)域的各種工藝(例如蝕刻、氧化、擴(kuò)散等)。各種工藝完成之后，移除光刻膠材料。沉積是半導(dǎo)體制造中的另一種工藝。沉積通過(guò)沉積各種材料在絕緣體和互連層中提供連接。通常使用諸如化學(xué)氣相沉積(CVD)和低壓CVD(LPCVD)的技術(shù)。例如，沉積金屬以提供低電阻的互連，使用多晶硅作為導(dǎo)體以及沉積介電材料以產(chǎn)生絕緣層。蝕刻是半導(dǎo)體制造中的另一種重要工藝。蝕刻涉及利用物理過(guò)程、化學(xué)過(guò)程或其組合從晶片表面除去所選區(qū)域。通常，蝕刻的目的是精確地再生掩模圖案。為了實(shí)現(xiàn)該目的，通常希望蝕刻工藝在圖案和深度方面具有高度的選擇性，這通常通過(guò)化學(xué)干蝕刻來(lái)實(shí)現(xiàn)?；瘜W(xué)干蝕刻通常涉及在等離子體中產(chǎn)生反應(yīng)性物質(zhì)、使這些物質(zhì)擴(kuò)散到待蝕刻材料的表面、這些物質(zhì)吸附在表面上、表面上的這些物質(zhì)反應(yīng)形成揮發(fā)性物質(zhì)、表面吸附副產(chǎn)物并使解吸的物質(zhì)擴(kuò)散進(jìn)入氣體中。存在完成這些步驟的多種干蝕刻系統(tǒng)。例如，干蝕刻系統(tǒng)包括桶式蝕刻機(jī)、下游式蝕刻機(jī)、平行電極(平面)反應(yīng)器蝕刻機(jī)、堆疊平行電極蝕刻機(jī)、六極管組(hexodebatch)蝕刻機(jī)、磁控管離子蝕刻機(jī)等。在多種蝕刻工藝中，雙嵌入式蝕刻是最難的一種.由于與雙嵌入有關(guān)的復(fù)雜性，因此蝕刻和剝離過(guò)程的標(biāo)準(zhǔn)通常嚴(yán)格。例如，該工藝通常需要在蝕刻以及后續(xù)等離子體光刻膠剝離過(guò)程中避免在通孔底部上暴露銅，以保持接觸沉陷。通常，誤差容限一般非常小。在過(guò)去，傳統(tǒng)技術(shù)在制造過(guò)程中采用深紫外線光吸收氧化物(DUO)材料來(lái)填充通孔。例如，DUO材料在本申請(qǐng)中用作犧牲層。與利用DUO材料相關(guān)的一個(gè)挑戰(zhàn)是減少或消除由圖案分集所引起的負(fù)載效應(yīng)。不幸的是，傳統(tǒng)技術(shù)通常對(duì)于半導(dǎo)體的許多制造要求是不夠的.例如，在傳統(tǒng)技術(shù)中使用的DUO材料通常導(dǎo)致過(guò)多的負(fù)栽效應(yīng)。通過(guò)以下全面描述的本發(fā)明至少部分克服了傳統(tǒng)技術(shù)的這些和其它缺點(diǎn)。因此，需要一種用于半導(dǎo)體制造工藝的改進(jìn)方法和系統(tǒng)。
發(fā)明內(nèi)容本發(fā)明涉及集成電路及其半導(dǎo)體器件的制造方法。更具體而言，本發(fā)明提供用于集成電路制造的蝕刻工藝的方法和裝置。通過(guò)示例性實(shí)施例，本發(fā)明已應(yīng)用于雙嵌入式的形成.但是，應(yīng)該認(rèn)識(shí)到，本發(fā)明具有相當(dāng)廣泛的應(yīng)用。根據(jù)實(shí)施方案，本發(fā)明提供一種加工負(fù)栽效應(yīng)減少的集成電路的方法。該方法包括提供村底的步驟，該襯底的特征在于第一厚度。該方法還包括形成覆蓋襯底的中間金屬介電層的步驟。中間金屬介電層的特征在于第二厚度。該方法還包括形成覆蓋中間金屬介電層的第一光刻膠層的步驟。第一光刻膠層與第一圖案相關(guān)。另外，該方法包括形成至少部分位于中間金屬介電層內(nèi)部的笫一通孔的步驟。第一通孔的特征在于第一深度。該方法還包括移除第一光刻膠層的步驟。該方法還包括形成通孔塞的步驟。通孔塞位于第一通孔內(nèi)部。通孔塞的特征在于第一多維度。第一多維度包括第一高度和第一寬度。笫一高度小于或等于第一深度。另外，該方法包括形成覆蓋第一通孔的氧化物層的步驟。此外，該方法包括形成覆蓋氧化物層的第二光刻膠層的步驟。第二光刻膠層與第二圖案相關(guān)，該方法還包括形成至少部分位于中間金屬介電層內(nèi)部的第二通孔的步驟。第二通孔的特征在于第二多7維度。第二多維度包括第二深度和第二寬度.第二深度小于第一深度。第二寬度小于第一寬度。該方法還包括移除通孔塞和第二光刻膠層的步猓。根據(jù)另一個(gè)實(shí)施方案，本發(fā)明提供一種部分加工(partiallyprocess)集成電路。該部分加工集成電路包括襯底，該襯底的特征在于第一尺寸。該部分加工集成電路還包括覆蓋襯底的中間金屬介電層。中間金屬介電層包括第一通孔。第一通孔的特征在于第一深度。該部分加工集成電路還包括第一通孔內(nèi)的通孔塞位置。第一通孔塞位置的特征在于第一高度和第一寬度。第一高度小于第一深度.另外，該部分加工集成電路包括覆蓋通孔塞位置的填充層。填充層包括填充部分和覆蓋部分(blanketportion)。填充部分位于通孔塞位置內(nèi)。覆蓋部分的特征在于第二寬度。第二寬度大于第一寬度。根據(jù)本發(fā)明的又一個(gè)實(shí)施方案，本發(fā)明提供一種部分加工集成電路。該部分加工集成電路包括襯底，該襯底的特征在于第一尺寸。該部分加工集成電路還包括覆蓋襯底的中間金屬介電層。中間金屬介電層包括第一通孔。第一通孔的特征在于第一深度。該部分加工集成電路還包括第一通孔內(nèi)的通孔塞位置。第一通孔塞位置的特征在于第一高度和第一寬度。第一高度小于第一深度。另外，該部分加工集成電路包括位于通孔塞位置內(nèi)的通孔塞。通孔塞的特征在于第一高度。第一高度小于所述第一深度。另外，該部分加工集成電路包括覆蓋通孔塞位置的氧化物層。氧化物層包括填充部分和覆蓋部分。第一部分位于第一通孔內(nèi)并覆蓋通孔塞。覆蓋部分覆蓋第一通孔。覆蓋部分的特征在于第二寬度，其中第二寬度大于第一寬度。此外，該部分加工集成電路還包括覆蓋氧化物層的光刻膠層.光刻膠層包括至少一個(gè)開(kāi)孑L。所述至少一個(gè)開(kāi)孔的特征在于笫三寬度，其中第三寬度大于第一寬度。應(yīng)該理解，是^L據(jù)本發(fā)明的半導(dǎo)體上的深度的均勾性減少了DUO負(fù)載效應(yīng)。此外，本發(fā)明通過(guò)減少集成電路中圖案分集來(lái)減少DUO負(fù)載效應(yīng)。還應(yīng)該理解的是，本發(fā)明具有廣泛的應(yīng)用。例如，在半導(dǎo)體制造中本發(fā)明允許更好的均勻性和一致性。參考以下詳細(xì)說(shuō)明和附圖，可以更全面理解本發(fā)明的各種目的、特征和優(yōu)點(diǎn)。圖1A~1I是根據(jù)本發(fā)明的制造工藝過(guò)程中各階段雙嵌入式結(jié)構(gòu)的部分的典型橫截面?zhèn)纫晥D。圖2包括利用傳統(tǒng)方法的部分加工集成電路的圖。圖3包括根據(jù)本發(fā)明實(shí)施方案生產(chǎn)的部分加工集成電路的圖。具體實(shí)施方式本發(fā)明涉及集成電路及其半導(dǎo)體器件的制造方法。更具體而言，本發(fā)明提供用于集成電路制造的蝕刻工藝的方法和裝置。通過(guò)示例性實(shí)施例，本發(fā)明已應(yīng)用于雙嵌入式的形成。但是，應(yīng)該認(rèn)識(shí)到，本發(fā)明具有相當(dāng)廣泛的應(yīng)用。在過(guò)去，傳統(tǒng)技術(shù)在制造過(guò)程中采用深紫外光吸收氧化物(DUO)材料來(lái)填充通孔。例如，DUO材料在本申請(qǐng)中用作犧牲層。與利用DUO材料相關(guān)的一個(gè)挑戰(zhàn)是減少或消除由圖案分集所引起的負(fù)載效應(yīng)。不幸的是，傳統(tǒng)技術(shù)通常對(duì)于半導(dǎo)體的許多制造要求是不夠的。例如，在傳統(tǒng)技術(shù)中使用的DUO材料通常導(dǎo)致過(guò)多的負(fù)載效應(yīng)。根據(jù)傳統(tǒng)技術(shù)，DUO層厚度和均勻性是在嵌入加工過(guò)程中的重要特征。通常，通孔圖案區(qū)域中的DUO層厚度小于空白區(qū)域的厚度，因?yàn)椴糠諨UO填充在通孔中。當(dāng)通孔深和密集時(shí)，這種厚度差異通常較大。例如DUO層厚度差異可大于1200A。DUO層厚度差異給半導(dǎo)體制itit成許多問(wèn)題。因此，需要消除或減少DUO層厚度差異的技術(shù).根據(jù)本發(fā)明的特定實(shí)施方案，本發(fā)明通過(guò)在半導(dǎo)體制造過(guò)程中利用通孔塞來(lái)減少DUO層厚度差異。此外，本發(fā)明減少由圖案分集所引起的負(fù)載效應(yīng)。根據(jù)本發(fā)明的方法和系統(tǒng)在圖1A~1I中圖示說(shuō)明并在下文中進(jìn)行說(shuō)明。這些圖解僅提供實(shí)施例并且不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍，4^5域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改.圖1A1I提供了根據(jù)本發(fā)明一些實(shí)施方案實(shí)施的雙嵌入式工藝的實(shí)施例。例如，本發(fā)明在蝕刻過(guò)程中提供通孔塞以減少負(fù)載效應(yīng)。應(yīng)該理解的是，下文所描述的各個(gè)步驟對(duì)于各種應(yīng)用可以添加、移除、置換、重復(fù)或部分重復(fù)，這些步驟不應(yīng)該限制權(quán)利要求的范圍.圖1A是說(shuō)明根據(jù)本發(fā)明實(shí)施方案的待加工的雙嵌入式結(jié)構(gòu)的部分的簡(jiǎn)化圖。該圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍.本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改.結(jié)構(gòu)10包括導(dǎo)電區(qū)域100。導(dǎo)電區(qū)域100的材料取決于制造工藝和應(yīng)用。例如，導(dǎo)電區(qū)域100基本由銅制成。在導(dǎo)電區(qū)域100上覆蓋絕緣層110。在絕緣層110上是中間金屬介電(IMD)層120。例如，IMD層120由低k碳摻雜二氧化珪組成。結(jié)構(gòu)10包括在IMD層上的停止層(或硬掩模層)140。例如，停止層140由氮化硅(例如Si3N4)或氮氧化硅(例如SiON)組成。在停止層140上M抗反射涂層(BARC)160。例如BARC層160通常由有機(jī)材料制成，以減少在限定通孔的后續(xù)光刻圖案化過(guò)程中所不希望的;5L^射。如圖lA所示，通孔包括通孔圖案190。在BARC層160上是光刻膠(PR)層180。根據(jù)應(yīng)用，可以使用特定類型的PR層。例如，深紫外(DUV)光刻膠被用于使通孔圖案化，包括利用具有小于約250nm波長(zhǎng)的激發(fā)輻射源，以暴露光刻膠層180。僅僅作為實(shí)例，光刻J^180可以是任意常規(guī)的DUV,所述任意常規(guī)的DUV例如包括包含光產(chǎn)酸的化學(xué)放大光刻膠。其它的材料也可以用作PR層。例如，商業(yè)上可利用的光刻膠包括PMMA和聚丁烯砜。根據(jù)特定實(shí)施方案，制備結(jié)構(gòu)10用于蝕刻。例如，通過(guò)蝕刻工藝來(lái)形成通孔圖案190。圖1B是說(shuō)明根據(jù)本發(fā)明實(shí)施方案的部分加工集成電路的簡(jiǎn)化圖。該圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改。如圖1B所示，結(jié)構(gòu)10已經(jīng)被部分加工。在一些加工之后，結(jié)構(gòu)10包括通孔200,其被各向異性蝕刻通過(guò)BARC層160、停止層140和IMD層120的厚度，以產(chǎn)生緊密連通下層導(dǎo)電區(qū)域100的開(kāi)口.例如，各向異性蝕刻通常通過(guò)傳統(tǒng)等離子體反應(yīng)離子蝕刻(RIE)工藝來(lái)實(shí)施.在各向異性蝕刻之后，移除光刻膠層180和BARC層160。例如，光刻膠層180和BARC層化0可以通過(guò)濕化學(xué)法等離子體蝕刻工藝來(lái)移除.通常，現(xiàn)有技術(shù)再次填充通孔以準(zhǔn)備第二蝕刻過(guò)程。相反，根據(jù)本發(fā)明的特定實(shí)施方案，實(shí)施額外過(guò)程以形成可用于消除或減少負(fù)栽效應(yīng)的通孔塞。圖1C是說(shuō)明根據(jù)本發(fā)明實(shí)施方案沉積特定材料至部分加工半導(dǎo)體的簡(jiǎn)化圖。該圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改。如圖1C所示，犧牲層220保形地沉積在結(jié)構(gòu)10的通孔200上。只是作為實(shí)施例，犧牲層220是可流動(dòng)的有M料并且由光刻膠材料組成，該材料可以和用于后續(xù)使溝槽線孔圖案化的DUV光刻膠材料相同。根據(jù)特定實(shí)施方案，可以使用旋涂法來(lái)涂覆光敏樹(shù)脂材料以形成犧牲層220。犧牲層220用于產(chǎn)生通孔塞，該通孔塞可用于消除或減少負(fù)載效應(yīng)。根據(jù)多個(gè)實(shí)施方案，移除部分犧牲層220。圖1D是說(shuō)明根據(jù)本發(fā)明實(shí)施方案加工半導(dǎo)體上的犧牲層以產(chǎn)生通孔塞的簡(jiǎn)化圖。該圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改.如圖1C所示沉積犧牲層220之后，蝕刻并部分移除犧牲層220。結(jié)果，形成通孔塞240。通孔塞240的尺寸根據(jù)應(yīng)用而變化。通孔塞240填充部分或全部通孔200。例如，通孔塞240延伸在后續(xù)蝕刻的溝槽線孔的底部上方.例如，在回蝕刻過(guò)程中，蝕刻深度優(yōu)選接近后續(xù)溝槽深度。實(shí)施回蝕刻，使得通孔200保持至少部分填充，包括至少部分覆蓋通孔側(cè)壁，從而形成如圖1D所示的通孔塞240。只是作為實(shí)施例，通過(guò)傳統(tǒng)RIE工藝來(lái)實(shí)施回蝕刻過(guò)程。通常，DUO層在雙嵌入式工藝過(guò)程中被用于產(chǎn)生笫二通孔的蝕刻過(guò)程，該第二通孔不同于如前所述的第一通孔。DUO層通常被用于減少或消除負(fù)載效應(yīng)。但是，應(yīng)該理解的是，只有DUO層一般是不夠的。圖IE是說(shuō)明根據(jù)本發(fā)明實(shí)施方案沉積在部分加工半導(dǎo)體上的DUO層的簡(jiǎn)化圖。該圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改。如圖1E所示，DUO層250保形地沉積在通孔塞240上以填充剩余的通孔200。只是作為實(shí)施例，使用傳統(tǒng)旋涂法來(lái)形成DUO層250。如上所述，DUO層250的目的是消除或減少負(fù)載效應(yīng)，并不用于蝕刻過(guò)程本身。需要光刻膠材料來(lái)形成通孔圖案。圖IF是說(shuō)明根據(jù)本發(fā)明實(shí)施方案在部分加工半導(dǎo)體材料頂部上形成的光刻膠層的簡(jiǎn)化圖。該圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改。在DUO層250頂部上，光刻膠層260(例如溝槽線光刻膠)沉積在DUO層250上。例如，光刻膠層260通過(guò)膝光和顯影而被光刻圖案化，從而在DUO層250上形成用于溝槽線形成的圖案。才艮據(jù)特定實(shí)施方案，光刻膠是設(shè)計(jì)用于曝光和顯影的DUV光刻膠。例如，光刻膠被設(shè)計(jì)用于涉及小于約250nm波長(zhǎng)的蝕刻過(guò)程。例如，光刻膠層260材料類似于通孔塞240的材料。在形成光刻膠層260之后，準(zhǔn)備再次蝕刻結(jié)構(gòu)10。圖1G是說(shuō)明根據(jù)本發(fā)明實(shí)施方案已經(jīng)被蝕刻超過(guò)兩次的部分加工半導(dǎo)體的簡(jiǎn)化圖。該圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改。利用蝕刻工藝來(lái)蝕刻穿過(guò)UDO層250、停止層140、部分通孔塞240和部分IMD層120。蝕刻過(guò)程的結(jié)果是形成通孔280。根據(jù)特定實(shí)施方案，利用傳統(tǒng)蝕刻工藝.例如利用等離子體各向異性蝕刻工藝.在蝕刻過(guò)程之后，光刻膠層和部分蝕刻的通孔塞將被移除。圖1H是說(shuō)明根據(jù)本發(fā)明實(shí)施方案移除光刻膠和通孔塞之后的部分加工半導(dǎo)體的簡(jiǎn)化圖。該圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改。在移除過(guò)程中，光刻膠和通孔塞均從結(jié)構(gòu)10中移除。結(jié)果，形成清潔通孔。根據(jù)特定實(shí)施方案，光刻膠層和通孔塞由基本相同的材料制成，并因此容易同時(shí)移除。例如利用富氧等離子體來(lái)實(shí)施R舊灰化和清洗工藝，以移除通孔塞240和光刻膠層260。通常，在溝槽線孔280和通孔200的底部和側(cè)壁上形成阻擋層，接著用金屬填充，從而完成雙嵌入式結(jié)構(gòu)。例如，將銅填充到孔中.對(duì)于特定應(yīng)用，實(shí)施化學(xué)機(jī)械拋光(CMP)來(lái)平坦化，如圖ll所示。為了說(shuō)明本發(fā)明的益處和優(yōu)點(diǎn)，圖2和3圖示說(shuō)明了比較蝕刻深度的實(shí)驗(yàn)結(jié)果。圖2包括利用傳統(tǒng)方法部分加工的集成電路的圖像.更具體而言，圖310表示晶片中心附近的蝕刻的晶片。圖320表示晶片中心附近的雙嵌入式蝕刻，圖330表示晶片中心附近的蝕刻的晶片。圖340表示晶片邊緣附近的雙嵌入式蝕刻。在實(shí)驗(yàn)期間，晶片中心附近的雙嵌入式深度和蝕刻之間的差異測(cè)量為953埃.晶片中心附近的雙嵌入式深度和蝕刻之間的差異測(cè)量為972埃。蝕刻深度范圍測(cè)量為1032埃。應(yīng)該理解的是，根據(jù)各種實(shí)施方案，本發(fā)明提供更加均勻的蝕刻深度。圖3包括根據(jù)本發(fā)明實(shí)施方案生產(chǎn)的部分加工集成電路的圖像。這些圖僅是實(shí)施例，不應(yīng)該不當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到許多變化、替代和修改。更具體而言，圖350表示晶片中心附近的蝕刻的晶片.圖360表示晶片中心附近的雙嵌入式蝕刻。圖370表示晶片中心附近的蝕刻的晶片.圖380表示晶片邊緣附近的雙嵌入式蝕刻。在實(shí)驗(yàn)期間，晶片中心附近的雙嵌入式深度和蝕刻之間的差異測(cè)量為317埃。晶片中心附近的雙嵌入式深度和蝕刻之間的差異測(cè)量為536埃。蝕刻深度范圍測(cè)量為595埃。如實(shí)驗(yàn)數(shù)據(jù)和圖像所示，與現(xiàn)有技術(shù)相比，本發(fā)明在蝕刻深度方面提供了更好的均勻性。為了在本發(fā)明的實(shí)施方案和現(xiàn)有技術(shù)之間提供更好的比較，提供下表<table>tableseeoriginaldocumentpage13</column></row><table>根據(jù)實(shí)施方案，本發(fā)明提供一種加工負(fù)載效應(yīng)減少的集成電路的方法。該方法包括提供襯底的步驟，該襯底特征在于第一厚度。該方法還包括形成覆蓋襯底的中間金屬介電層的步驟。中間金屬介電層的特征在于第二厚度。該方法還包括形成覆蓋中間金屬介電層的第一光刻膠層的步驟.第一光刻膠層與第一圖案相關(guān)。另外，該方法包括形成至少部分位于中間金屬介電層內(nèi)部的笫一通孔的步驟。第一通孔的特征在于第一深度。該方法還包括移除第一光刻膠層的步驟。該方法還包括形成通孔塞的步驟。通孔塞位于第一通孔內(nèi)部。通孔塞的特征在于第一多維度。第一多維度包括第一高度和第一寬度。第一高度小于或等于第一深度。另外，該方法包括形成覆蓋第一通孔的氧化物層的步驟。此外，該方法包括形成覆蓋氧化物層的第二光刻膠層的步驟。第二光刻膠層與第二圖案相關(guān)。該方法還包括形成至少部分位于中間金屬介電層內(nèi)部的第二通孔的步驟。第二通孔的特征在于第二多維度。第二多維度包括第二深度和第二寬度.第二深度小于第一深度。第二寬度小于第一寬度。該方法還包括移除通孔塞和第二光刻膠層的步驟。例如，由圖1A1I所示的實(shí)施方案。根據(jù)另一個(gè)實(shí)施方案，本發(fā)明提供一種部分加工的集成電路。該部分加工集成電路包括襯底，該襯底的特征在于第一尺寸。該部分加工集成電路還包括覆蓋襯底的中間金屬介電層。中間金屬介電層包括第一通孔。第一通孔的特征在于第一深度。該部分加工集成電路還包括第一通孔內(nèi)的通孔塞位置。第一通孔塞位置的特征在于第一高度和第一寬度。第一高度小于第一深度。另外，該部分加工集成電路包括覆蓋通孔塞位置的填充層。填充層包括填充部分和覆蓋部分。填充部分位于通孔塞位置內(nèi)。覆蓋部分的特征在于第二寬度。第二寬度大于第一寬度。例如，由圖1E所示的實(shí)施方案。根據(jù)本發(fā)明的又一個(gè)實(shí)施方案，本發(fā)明提供一種部分加工集成電路。該部分加工集成電路包括襯底，該襯底的特征在于第一尺寸。該部分加工集成電路還包括覆蓋襯底的中間金屬介電層。中間金屬介電層包括第一通孔。第一通孔的特征在于第一深度。該部分加工集成電14路還包括第一通孔內(nèi)的通孔塞位置。第一通孔塞位置的特征在于第一高度和第一寬度.第一高度小于第一深度.另外，該部分加工集成電路包括位于通孔塞位置內(nèi)的通孔塞。通孔塞的特征在于第一高度。第一高度小于第一深度。此外，該部分加工集成電路包括覆蓋通孔塞位置的氧化物層。氧化物層包括填充部分和覆蓋部分。第一部分位于第一通孔內(nèi)并覆蓋通孔塞。覆蓋部分覆蓋第一通孔。覆蓋部分的特征在于第二寬度。第二寬度大于第一寬度.此外，該部分加工集成電路還包括覆蓋氧化物層的光刻膠層。光刻膠層包括至少一個(gè)孔。所述至少一個(gè)孔的特征在于第三寬度，其中第三寬度大于第一寬度.例如，由圖1F所示的實(shí)施方案。應(yīng)該理解的是，根據(jù)本發(fā)明半導(dǎo)體上的深度的均勻性減少DUO負(fù)載效應(yīng)。此外，本發(fā)明通過(guò)減少集成電路中圖案分集來(lái)減少DUO負(fù)載效應(yīng)。應(yīng)該理解，本文所描述的實(shí)施例和實(shí)施方案僅用于示例性目的，本領(lǐng)域技術(shù)人員在本發(fā)明的啟迪下可做出各種修改或變化，這些修改或變化包括在本申請(qǐng)的精神和范圍內(nèi)以及包括在所附權(quán)利要求的范圍內(nèi)。權(quán)利要求1.一種用于加工集成電路的方法，其中負(fù)載效應(yīng)減少，所述方法包括提供襯底，所述襯底的特征在于第一厚度；形成覆蓋襯底的中間金屬介電層；所述中間金屬介電層的特征在于第二厚度；形成覆蓋中間金屬介電層的第一光刻膠層，所述第一光刻膠層與第一圖案相關(guān)；形成至少部分位于中間金屬介電層內(nèi)部的第一孔；所述第一孔的特征在于第一深度；移除第一光刻膠層的步驟；形成通孔塞，所述通孔塞位于第一孔內(nèi)部，所述通孔塞的特征在于第一多維度，所述第一多維度包括第一高度和第一寬度，所述第一高度小于或等于所述第一深度；形成覆蓋第一孔的第一填充層；形成覆蓋第一填充層的第二光刻膠層，所述第二光刻膠層與第二圖案相關(guān)；形成至少部分位于中間金屬介電層內(nèi)部的第二孔，所述第二孔的特征在于第二多維度，所述第二多維度包括第二深度和第二寬度，所述第二深度小于第一深度；和移除通孔塞和第二光刻膠層。2.權(quán)利要求l的方法，其中笫一孔包含通孔，第二孔包含溝槽孔。3.權(quán)利要求l的方法，其中第一填充層包含氧化物層。4.權(quán)利要求l的方法，其中第二寬度小于第一寬度。5.權(quán)利要求l的方法，其中第二寬度大于第一寬度。6.權(quán)利要求l的方法，其中中間金屬介電層包含二氧化硅。7.權(quán)利要求2的方法，其中中間金屬介電層用碳摻雜。8.權(quán)利要求l的方法，其中第一光刻膠層包含BARC材料。9.權(quán)利要求l的方法，其中第一光刻膠層包含DUV光刻膠材料。10.權(quán)利要求l的方法，其中形成第一孔包括等離子體反應(yīng)離子蝕刻。11.權(quán)利要求1的方法，其中通孔塞和笫二光刻膠層基本包含相同的材料.12.權(quán)利要求l的方法，其中形成通孔塞包括形成覆蓋第一孔的第二填充層，所述第二填充層包括填充部分和覆蓋部分，所述填充部分位于孔內(nèi)，所述覆蓋部分的特征在于笫二寬度，所述第二寬度大于第一寬度；移除第二填充層的覆蓋部分；移除填充部分的第一部分，其中第二填充部分的第二部分保留在第一孔內(nèi)。13.權(quán)利要求l的方法，其中氧化物層包含DUO材料。14.一種部分加工集成電路，包含襯底，所述襯底的特征在于第一尺寸；覆蓋襯底的中間金屬介電層，所述中間金屬介電層包括第一孔，所述第一孔的特征在于第一深度；第一孔內(nèi)的通孔塞位置，所述通孔塞位置的特征在于第一高度和第一寬度，所述第一高度小于第一深度；覆蓋通孔塞位置的填充層，所述填充層包括填充部分和覆蓋部分，所述填充部分位于通孔塞位置內(nèi)，所述覆蓋部分的特征在于第二寬度，所述笫二寬度大于第一寬度。15.權(quán)利要求14的部分加工集成電路，其中第一填充層包含光刻膠材料.16.權(quán)利要求14的部分加工集成電路，其中中間金屬介電層包含二氧化硅。17.權(quán)利要求14的部分加工集成電路，其中中間金屬介電層用碳摻雜。18.權(quán)利要求14的部分加工集成電路，其中襯底基本包含純硅。19.一種部分加工集成電路，包含襯底，所述襯底的特征在于第一尺寸；覆蓋襯底的中間金屬介電層，所述中間金屬介電層包括第一孔，所述第一通孔的特征在于笫一深度；第一孔內(nèi)的通孔塞位置，所述第一通孔塞位置的特征在于第一高度和笫一寬度，所述第一高度小于第一深度；覆蓋通孔塞位置的氧化物層，所述氧化物層包括填充部分和覆蓋部分，第一部分位于第一孔內(nèi)并覆蓋通孔塞，所述覆蓋部分覆蓋第一孔，所述覆蓋部分的特征在于第二寬度，其中所述第二寬度大于第一寬度；和覆蓋氧化物層的光刻膠層，所述光刻膠層包括至少一個(gè)孔，所述至少一個(gè)孔的特征在于第三寬度，其中所述第三寬度大于第一寬度。20.權(quán)利要求19的部分加工集成電路，其中通孔塞包含光刻膠材料.21.權(quán)利要求19的部分加工集成電路，其中中間金屬介電層包含二氧化硅。22.權(quán)利要求19的部分加工集成電路,其中中間金屬介電層用碳摻雜。23.權(quán)利要求19的部分加工集成電路，其中氧化物層包括DUO材料。全文摘要一種利用通孔塞(viaplug)消除負(fù)載效應(yīng)的方法。根據(jù)實(shí)施方案，本發(fā)明提供一種加工集成電路的方法，其中負(fù)載效應(yīng)減少。該方法包括提供襯底的步驟，該襯底的特征在于第一厚度。該方法還包括形成覆蓋襯底的中間金屬介電層的步驟。中間金屬介電層的特征在于第二厚度。該方法還包括形成覆蓋中間金屬介電層的第一光刻膠層的步驟。第一光刻膠層與第一圖案相關(guān)。另外，該方法包括形成至少部分位于中間金屬介電層內(nèi)部的第一孔的步驟。第一通孔的特征在于第一深度。該方法還包括移除第一光刻膠層的步驟。該方法還包括形成通孔塞的步驟。文檔編號(hào)H01L21/768GK101330039SQ20071004214公開(kāi)日2008年12月24日申請(qǐng)日期2007年6月18日優(yōu)先權(quán)日2007年6月18日發(fā)明者吳湘惠,沈滿華,遲玉山,馬擎天申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司