專利名稱：靜電放電保護(hù)電路與適用于靜電放電保護(hù)的半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電保護(hù)電路，特別是涉及一種靜電放電保護(hù)電路、靜電放電保護(hù)裝置與適用于靜電放電保護(hù)的一種半導(dǎo)體結(jié)構(gòu)。
背景技術(shù)：
近年來，隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體組件的集成度(integration)已藉由縮減其中的線寬(line width)與增加堆棧的膜層數(shù)目等方法而日益增加。然而，當(dāng)集成電路(integrated circuits，IC)的尺寸逐漸縮小時(shí)，其可忍受的電流值也日益縮減，因此相對(duì)而言靜電放電(electrostaticdischarge，ESD)對(duì)其造成的傷害越來越不可忽視。當(dāng)電路組件接收到靜電放電，則在相當(dāng)短的時(shí)間內(nèi)，會(huì)有相當(dāng)大的電壓值或電流值流過電路組件，因此可能在一瞬間燒毀或是擊穿電路組件。
因此，傳統(tǒng)上為了避免靜電放電所造成的傷害，一般在集成電路中皆會(huì)在集成電路的高電位端(VDD)與低電位端(VSS)之間設(shè)置有靜電放電保護(hù)電路，用以分流(bypass)靜電放電電流，以避免靜電放電電流流過集成電路。
圖1A示出了已知的一種靜電放電保護(hù)電路的一示意圖。請(qǐng)參照?qǐng)D1A，其中靜電放電保護(hù)電路100a包括，連接在集成電路102的兩個(gè)墊片104與106之間的一柵極接地的N型金屬氧化物半導(dǎo)體(gate grounded N-typemetal oxide semiconductor，GGNMOS)晶體管108。其中墊片104連接到電壓VDD，而墊片106連接到電壓VSS。NMOS晶體管108的漏極連接到墊片104，而其源極、柵極與基底端連接到墊片106。因此，當(dāng)接收到靜電放電時(shí)，NMOS晶體管108中寄生的雙極性晶體管(bipolar transistor)110(如圖1虛線110所示)會(huì)導(dǎo)通NMOS晶體管108以分流靜電放電電流。
圖1B示出了已知的另一種靜電放電保護(hù)電路的一示意圖。請(qǐng)參照?qǐng)D1B，其中靜電放電保護(hù)電路100b連接在集成電路102的兩個(gè)墊片104與106之間。靜電放電保護(hù)電路100b包括電容112、電阻114、N型金屬氧化物半導(dǎo)體(NMOS)晶體管116與118。其中墊片104連接到電壓VDD，而墊片106連接到電壓VSS。電容112連接于電壓VDD與接點(diǎn)N之間，電阻114連接于電壓VSS與接點(diǎn)N1之間。晶體管116的柵極連接到接點(diǎn)N，其漏極連接到電壓VDD，其基底端連接到電壓VSS，而其源極連接到晶體管118的基底端。晶體管118的柵極接地，其漏極連接到電壓VDD，而其源極連接到電壓VSS。晶體管118亦具有一寄生雙極性晶體管(parasitic bipolar transistor)120(如圖1B虛線120所示)。
請(qǐng)參照?qǐng)D1B，已知因?yàn)殡娮?14與電容112的電阻電容常數(shù)(resistance-capacitance constant，RC constant)遠(yuǎn)大于靜電放電電壓的上升時(shí)間，因此當(dāng)接收到靜電放電時(shí)，節(jié)點(diǎn)N1的電壓會(huì)很快就接近于電壓VDD，而可以導(dǎo)通晶體管116。當(dāng)晶體管116導(dǎo)通后，其源極電壓會(huì)接近于其漏極電壓VDD，因此晶體管118中寄生的雙極性晶體管120會(huì)導(dǎo)通晶體管118以分流靜電放電電流。
圖5示出了已知與本發(fā)明的靜電放電保護(hù)電路的電流與電壓關(guān)系的示意圖。請(qǐng)參照?qǐng)D5，其中曲線C1代表如圖1A所示保護(hù)電路的電流與電壓關(guān)系圖，可以發(fā)現(xiàn)其有許多缺點(diǎn)，例如當(dāng)所接收到的靜電放電電壓較小時(shí)完全不會(huì)分流靜電放電電流，而當(dāng)靜電放電電壓較大時(shí)才會(huì)瞬間導(dǎo)通，因此其開啟效率(turn-on efficiency)不夠快，往往容易造成靜電放電保護(hù)電路本身被擊穿或是燒毀，同時(shí)其保護(hù)集成電路內(nèi)部組件的能力也不足。此外，圖5中的曲線C2代表如圖1B所示保護(hù)電路的電流與電壓關(guān)系圖，雖然其改善了圖1A的電路的缺點(diǎn)，但是其缺點(diǎn)是，當(dāng)所接收到的靜電放電電壓較小時(shí)所分流的靜電放電電流不夠大，而當(dāng)靜電放電電壓較大時(shí)分流的靜電放電電流才會(huì)緩緩變大，可見其開啟效率依然不夠好。綜上所述，一種新式的靜電放電保護(hù)電路的效能是相當(dāng)有必要的。

發(fā)明內(nèi)容
本發(fā)明是有關(guān)于一種靜電放電保護(hù)電路，其分流電路中包括一二極管，可以使得用于分流的晶體管的基底端的電壓值可以穩(wěn)定以持續(xù)導(dǎo)通該用于分流的晶體管。因此本發(fā)明的靜電放電保護(hù)電路的開啟效率相當(dāng)快，而可以有效地快速分流靜電放電電流。
此外，本發(fā)明是有關(guān)于適用于靜電放電保護(hù)的一種半導(dǎo)體結(jié)構(gòu)，其中包括一二極管，可以使得用于分流的晶體管的基底端的電壓值可以穩(wěn)定以持續(xù)導(dǎo)通該用于分流的晶體管。因此本發(fā)明的靜電放電保護(hù)電路的開啟效率相當(dāng)快，而可以有效地快速分流靜電放電電流。
本發(fā)明提出一種靜電放電保護(hù)電路，適用于將介于一第一墊片一第二墊片之間的一靜電放電電流分流，在一實(shí)施例中，該靜電放電保護(hù)電路包括一檢測電路與一分流電路。檢測電路連接于該第一墊片與該第二墊片之間，并適用于檢測該靜電放電電流。分流電路包括一第一晶體管，用于分流該靜電放電電流、一二極管，以及一第一電阻。該第一晶體管的一漏極連接到該第一墊片，其一源極連接到該第二墊片與該二極管的一陰極端，而其一基底端連接到該二極管的一陽極端與該檢測電路的一輸出端，而該第一電阻連接于該基底端與該第二墊片之間，其中該二極管可維持該基底端的一電壓足夠以導(dǎo)通該第一晶體管。
在本發(fā)明的一實(shí)施例中，第一晶體管的該柵極連接到該基底端、該第二墊片或一電子裝置。
在本發(fā)明的一實(shí)施例中，該二極管包括一柵極耦合二極管(gate coupleddiode)，該柵極耦合二極管的一柵極連接到該檢測電路或該第一墊片，該第一晶體管的該柵極連接到該基底端、該第二墊片、該柵極耦合二極管的該柵極或一電子裝置。
在本發(fā)明的一實(shí)施例中，該第一晶體管包括一金屬氧化物半導(dǎo)體(metalon oxide semiconductor，MOS)晶體管。此外，該MOS晶體管包括一N型MOS晶體管。
在本發(fā)明的一實(shí)施例中，該檢測電路包括一電容，連接于該第一墊片與一第一節(jié)點(diǎn)之間；一第二電阻，連接于該第二墊片與該第一節(jié)點(diǎn)之間；以及一第二晶體管，其柵極連接到該第一節(jié)點(diǎn)，其漏極連接到第一墊片，其基底端連接到該第二墊片，而其源極連接到該檢測電路的輸出端。在本發(fā)明的另一實(shí)施例中，該二極管包括一柵極耦合二極管，該柵極耦合二極管的一柵極連接到該第一墊片或該第一節(jié)點(diǎn)，該第一晶體管的該柵極連接到該基底端、該第二墊片或該柵極耦合二極管的該柵極。
在本發(fā)明的一實(shí)施例中，該檢測電路包括一第二電阻，連接于該第一墊片與一第二節(jié)點(diǎn)之間；一電容，連接于該第二墊片與該第二節(jié)點(diǎn)之間；以及一第一反向器，其輸入端連接到該第二節(jié)點(diǎn)，而其輸出端連接到該檢測電路的輸出端。在本發(fā)明的另一實(shí)施例中，該二極管包括一柵極耦合二極管，該柵極耦合二極管的一柵極連接到該第一墊片，該第一晶體管的該柵極連接到該基底端、該第二墊片或該柵極耦合二極管的該柵極。
在本發(fā)明的一實(shí)施例中，該檢測電路包括一第二電阻，連接于該第一墊片與一第二節(jié)點(diǎn)之間；一電容，連接于該第二墊片與該第二節(jié)點(diǎn)之間；一第一反向器，其輸入端連接到該第二節(jié)點(diǎn)，而其輸出端連接到該檢測電路的輸出端；以及一第二反向器，其輸入端連接到該第二節(jié)點(diǎn)，而其輸出端連接到該柵極耦合二極管的該柵極。
在本發(fā)明的一實(shí)施例中，該第一墊片連接到一電壓VDD以及該第二墊片連接到一電壓VSS?；蛘呤?，該第一墊片連接到一輸入/輸出端，而該第二墊片連接到一電壓VSS。
在本發(fā)明的一實(shí)施例中，該靜電放電保護(hù)電路可配置于一靜電放電保護(hù)裝置中。
本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)，適用于將介于一第一墊片一第二墊片之間的一靜電放電電流分流，該半導(dǎo)體結(jié)構(gòu)包括一基底、一晶體管、一二極管，以及一電阻。該晶體管可用于分流該靜電放電電流，其包括形成于該基底的一表面上的一第一柵極區(qū)域、形成于該柵極兩側(cè)的該基底中的一源極區(qū)域與一漏極區(qū)域，以及該柵極下方的一基底端。該二極管以該晶體管的該源極區(qū)域?yàn)槠涞囊魂帢O區(qū)域，并包括形成于該基底中的一陽極區(qū)域，以及形成于該基底的該表面上并與該源極區(qū)域與該陽極區(qū)域相鄰的一第二柵極區(qū)域。該電阻可由該基底中的一第一區(qū)域到該基底端之間的該基底的一電阻所形成。其中該晶體管的該漏極區(qū)域連接到該第一墊片、該源極區(qū)域連接到該第二墊片與該二極管的該陰極區(qū)域，而該基底端連接到該二極管的該陽極區(qū)域，而該電阻連接于該基底端與該第二墊片之間，其中該二極管可維持該基底端的一電壓足夠以導(dǎo)通該晶體管。
在本發(fā)明的一實(shí)施例中，該晶體管的該柵極連接到該基底端、該第二墊片、該二極管的該第二柵極區(qū)域或一電子裝置，而該二極管的該第二柵極連接到該第一墊片或一檢測裝置。
在本發(fā)明的一實(shí)施例中，該晶體管包括一MOS晶體管。在本發(fā)明的另一實(shí)施例中，該MOS晶體管包括一N型MOS晶體管，其中該基底包括一P型基底、該源極區(qū)域與該漏極區(qū)域包括一N型摻雜區(qū)域、該陽極區(qū)域包括一P型摻雜區(qū)域，而該第一區(qū)域包括一P型摻雜區(qū)域。此外，在本發(fā)明的又一實(shí)施例中在該源極區(qū)域與該第一柵極的交界處下方的該基底中，還包括一N型阱區(qū)域。
在本發(fā)明的一實(shí)施例中，該陽極區(qū)域與該第一區(qū)域之間，還包括一第二區(qū)域，該第二區(qū)域包括一N型摻雜區(qū)域，而該陽極區(qū)域與該第二區(qū)域之間包括一隔離結(jié)構(gòu)，而該第二區(qū)域與該第一區(qū)域之間包括一隔離結(jié)構(gòu)。
在本發(fā)明的一實(shí)施例中，該隔離結(jié)構(gòu)包括一淺溝渠隔離或一區(qū)域氧化隔離結(jié)構(gòu)。
在本發(fā)明的一實(shí)施例中，在該第二區(qū)域下方的該基底中，還包括一N型阱區(qū)域。
在本發(fā)明的一實(shí)施例中，該第一柵極與/或該第二柵極包括一全硅化物(full silicide)結(jié)構(gòu)。
在本發(fā)明的一實(shí)施例中，在該第一柵極與該源極區(qū)域與/或該漏極區(qū)域交界處的該基底的該表面上，還配置有一硅化物區(qū)塊(silicide block)結(jié)構(gòu)。
在本發(fā)明的一實(shí)施例中，在該第二柵極與該源極區(qū)域與/或該陽極區(qū)域交界處的該基底的該表面上，還配置有一硅化物區(qū)塊結(jié)構(gòu)。
為使本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并結(jié)合附圖詳細(xì)說明如下。


圖1A示出了已知的一種靜電放電保護(hù)電路的一示意圖。
圖1B示出了已知的另一種靜電放電保護(hù)電路的一示意圖。
圖2為依據(jù)本發(fā)明的一實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。
圖3A與3B為依據(jù)本發(fā)明的一實(shí)施例所示出了的靜電放電保護(hù)電路的半導(dǎo)體結(jié)構(gòu)示意圖。
圖4A、4B與4C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。
圖5示出了已知與本發(fā)明的靜電放電保護(hù)電路的電流與電壓關(guān)系的示意圖。
圖6A、6B與6C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。
圖7A、7B與7C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。
圖8A、8B與8C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。
圖9為依據(jù)本發(fā)明的另一實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。
圖10A、10B、10C與10D為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。
附圖符號(hào)說明100a、100b、200、400a、400b、400c、600a、600b、600c、700a、700b、700c、800a、800b、800c、900、1000a、1000b、1000c、1000d靜電放電保護(hù)電路102、212、912集成電路104、106、214、216、914、916墊片108、116、118、222、422、436、922、1036晶體管110、120、228、428、928雙極性晶體管112、432、734、834、1032、1044、1054電容114、434、732、832、1034、1042、1052電阻N1、N2、N3、N4節(jié)點(diǎn)202、402、602、702、802、902、1002a、1002b、1002c、1002d檢測電路204、404a、404b、404c、604a、604b、604c、704a、704b、704c、8404a、8404b、804c、904、1004a、1004b、1004c、1004d分流電路224二極管226電阻G、P柵極S源極D漏極O輸出端300a、300b半導(dǎo)體結(jié)構(gòu)
302基底304、312柵極306、308、310、314、316區(qū)域318、320、322隔離結(jié)構(gòu)324、326N型阱736、738、836、1046、1048、1056反向器912預(yù)驅(qū)動(dòng)裝置具體實(shí)施方式
圖2為依據(jù)本發(fā)明的一實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D2，本發(fā)明的靜電放電保護(hù)電路200包括，例如檢測電路202與分流電路204。檢測電路202連接于集成電路212的墊片214與墊片216之間，可用于檢測墊片214與墊片216之間是否接收到靜電放電電流。分流電路204連接于墊片214與墊片216之間，并且連接到檢測電路202的輸出端，可用于分流靜電放電電流。在本發(fā)明的一實(shí)施例中，墊片214連接到電壓VDD并且墊片216連接到電壓VSS。應(yīng)當(dāng)注意，集成電路402、墊片214與墊片216只是作為本發(fā)明的一實(shí)施例用以說明本發(fā)明，不應(yīng)用以限制本發(fā)明的范圍。而本發(fā)明可以適用于任何需要靜電放電保護(hù)電路的裝置。
請(qǐng)參照?qǐng)D2，在本發(fā)明的一實(shí)施例中，分流電路204包括，例如晶體管222、二極管224，以及電阻226。在本發(fā)明的一實(shí)施例中，其中晶體管222可包括，例如N型金屬氧化物半導(dǎo)體(N-type metal on oxide semiconductor，NMOS)晶體管。晶體管222的漏極D可連接到墊片214，其源極S可連接到墊片216與二極管224的陰極端，而其基底端B可連接到二極管224的陽極端。在本發(fā)明的一實(shí)施例中，二極管224包括，例如一柵極耦合二極管(gatecoupled diode)，其耦接到一柵極P。在本發(fā)明的一實(shí)施例中，晶體管222具有一寄生雙極性晶體管(parasitic bipolar transistor)228，其基極為可晶體管222的基底端B，其集電極可為晶體管222的漏極D，而其發(fā)射極可為晶體管222的源極S。電阻226可連接于基底端B與墊片216之間。
此外，本發(fā)明的晶體管222的柵極的連接方法，以及檢測電路202的實(shí)施方式，請(qǐng)見本發(fā)明以下的實(shí)施例。
圖3A與3B為依據(jù)本發(fā)明的一實(shí)施例所示出了的靜電放電保護(hù)電路的半導(dǎo)體結(jié)構(gòu)示意圖。請(qǐng)參照?qǐng)D3A(請(qǐng)與圖2比對(duì))，其中半導(dǎo)體結(jié)構(gòu)300a包括，例如一基底302。在本發(fā)明的一實(shí)施例中，基底302可包括，例如P型基底(P-type substrate)?；?02中形成有，例如分流電路204a，其中包括晶體管222、、二極管224，以及電阻226。晶體管222包括一柵極304(柵極G)、一區(qū)域306(源極S)，以及一區(qū)域308(漏極D)。當(dāng)晶體管222包括NMOS晶體管時(shí)，區(qū)域306與308可包括，例如N型摻雜區(qū)域(N-type dopedregion，n+region)306與308。二極管224包括，例如區(qū)域310與306，其中區(qū)域301可包括P型摻雜區(qū)域(P-type doped region，p+region)以作為二極管224的陽極，而區(qū)域306可包括，例如N型摻雜區(qū)域306以作為二極管224的陰極。當(dāng)二極管224包括柵極耦合二極管時(shí)，其耦接到一柵極312(柵極P)。
在本發(fā)明的一實(shí)施例中，晶體管222的寄生雙極性晶體管228的集電極為區(qū)域308(漏極D)，其發(fā)射極為區(qū)域306(源極S)，而其基極為區(qū)域306與308之間的基底端B。此外，基底302上形成有一P型摻雜區(qū)域314，其中從基底端B到區(qū)域314之間的基底的電阻，形成電阻226。
在本發(fā)明的另一實(shí)施例中，P型摻雜區(qū)域310與314之間還可選擇性地包括一N型摻雜區(qū)域316。此外，區(qū)域310與區(qū)域316之間可包括，例如一隔離結(jié)構(gòu)318，而區(qū)域314與區(qū)域316之間也可包括，例如一隔離結(jié)構(gòu)320。此外，區(qū)域314的另一側(cè)也可包括另一隔離結(jié)構(gòu)322。在本發(fā)明的一實(shí)施例中，隔離結(jié)構(gòu)318、320與322可包括，例如淺溝渠隔離(shallow trenchisolation，STI)結(jié)構(gòu)，或是區(qū)域氧化隔離(localized oxidation isolation，LOCOS)結(jié)構(gòu)。此外，在N型摻雜區(qū)域316的下方的基底中，還可包括一N型阱(N-well)區(qū)域324。
請(qǐng)參照?qǐng)D3A，在本發(fā)明的一實(shí)施例中，柵極304與/或312可包括，例如全硅化物(full silicide)結(jié)構(gòu)。此外，在柵極304與區(qū)域306與/或308交界處的基底表面上，還可選擇性地配置有硅化物區(qū)塊(silicide block)結(jié)構(gòu)(未示出了)。此外，在柵極312與區(qū)域306與/或310交界處的基底表面上，還可選擇性地配置有硅化物區(qū)塊(silicide block)結(jié)構(gòu)(未示出了)。
請(qǐng)參照?qǐng)D3A與3B，其差異是，在圖3A中，在區(qū)域306與柵極314交界處下方的基底中，還可包括一N型阱(N-well)區(qū)域326，而圖3B中的半導(dǎo)體結(jié)構(gòu)300b的分流電路204b則不包括此區(qū)域。
請(qǐng)參照?qǐng)D3A(或3B)與圖2，在本發(fā)明的一實(shí)施例中，區(qū)域308(漏極D)可連接到墊片214，區(qū)域306、314與316可連接到墊片216，而區(qū)域310則可連接到基底端B。
應(yīng)當(dāng)注意的是，圖3A或圖3B中具有2個(gè)分流電路204a或204b，而二者的晶體管222共享一個(gè)區(qū)域308(漏極D)。然而，本發(fā)明不應(yīng)受限于，例如圖3A或圖3B等所示出了的半導(dǎo)體結(jié)構(gòu)。
圖4A、4B與4C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D4A/4B/4C，本發(fā)明的靜電放電保護(hù)電路400a/400b/400c包括，例如檢測電路402與分流電路404a/404b/404c。檢測電路402連接于集成電路212的墊片214與墊片216之間，可用于檢測墊片214與墊片216之間是否接收到靜電放電電流。分流電路404a/404b/404c連接于墊片214與墊片216之間，并且連接到檢測電路402a的輸出端，可用于分流靜電放電電流。
請(qǐng)參照?qǐng)D4A/4B/4C，在本發(fā)明的一實(shí)施例中，分流電路404a/404b/404c包括，例如晶體管422、二極管424，以及電阻426，而晶體管422具有一寄生雙極性晶體管428。在本發(fā)明的一實(shí)施例中，晶體管422、二極管424、電阻426，以及寄生雙極性晶體管428的連接方法，與圖2的晶體管222、二極管224、電阻226與寄生雙極性晶體管428的連接方法相似或相同。不同之處在于，圖4A中的晶體管422的柵極G連接到基底端B，圖4B中的晶體管422的柵極G連接到墊片216，而圖4C中的晶體管422的柵極G連接到柵極P。
請(qǐng)參照?qǐng)D4A/4B/4C，在本發(fā)明的一實(shí)施例中，檢測電路202包括，例如電容器432、電阻器434，以及晶體管436。電容432連接于墊片214與接點(diǎn)N2之間，電阻434連接于墊片216與接點(diǎn)N2之間。晶體管436的柵極連接到接點(diǎn)N2，其漏極連接到墊片214，其基底端連接到墊片216，而其源極連接到晶體管422的基底端B。此外，在本發(fā)明圖4A、4B與4C的實(shí)施例中，節(jié)點(diǎn)N2也連接到二極管424的柵極端P。在本發(fā)明的一實(shí)施例中，晶體管436包括，例如MOS晶體管，而此MOS晶體管包括，例如NMOS晶體管。
請(qǐng)參照?qǐng)D4A，當(dāng)接收到靜電放電時(shí)，節(jié)點(diǎn)N2的電壓會(huì)很快就接近于電壓VDD，而可以導(dǎo)通晶體管436。當(dāng)晶體管436導(dǎo)通后，其源極電壓會(huì)接近于其漏極電壓VDD，因此晶體管422中寄生的雙極性晶體管428會(huì)導(dǎo)通晶體管422以分流靜電放電電流。但是，若二極管424不存在，則因?yàn)榫w管422導(dǎo)通之后，大部分的靜電放電電流都從晶體管422被分流，因此流過電阻426的電流變少，而導(dǎo)致基底端B的電壓值下降，而這可能會(huì)導(dǎo)致基底端B的電壓值不足以導(dǎo)通晶體管422，而造成大部分的靜電放電電流無法被分流。而本發(fā)明的靜電放電保護(hù)電路400a的好處是，因?yàn)楸景l(fā)明的分流電路404a中包括了二極管424，因此可以使得基底端B的電壓值不會(huì)隨著流過電阻426的電流變少而下降，而可以使得晶體管422持續(xù)導(dǎo)通。
圖5示出了已知與本發(fā)明的靜電放電保護(hù)電路的電流與電壓關(guān)系的示意圖。請(qǐng)參照?qǐng)D5，其中曲線C3代表如圖4A所示的本發(fā)明的靜電放電保護(hù)電路400a的電流與電壓關(guān)系圖?？梢园l(fā)現(xiàn)，本發(fā)明的好處是，例如當(dāng)所接收到的靜電放電電壓較小時(shí)，已經(jīng)有少許的靜電放電電流被分流，而當(dāng)靜電放電電壓大于某一特定電壓時(shí)(例如在圖中約為6V之處)，被分流的靜電放電電流會(huì)快速地增加。。因此本發(fā)明的靜電放電保護(hù)電路的開啟效率相當(dāng)快，而可以有效地快速分流靜電放電電流，因此靜電放電保護(hù)電路本身也不容易被擊穿或是燒毀。在本發(fā)明的一實(shí)施例中，因?yàn)閳D4B與4C所示的靜電放電保護(hù)電路400b與400c的電流與電壓關(guān)系圖，與圖5的曲線C3類似，因此不再重復(fù)敘述。
如前所述，二極管224可包括例如柵極耦合二極管，其耦接到一柵極P。而在本發(fā)明的一實(shí)施例中，藉由調(diào)整施加到柵極P的電壓，可以調(diào)整本發(fā)明的靜電放電保護(hù)電路的電流與電壓的關(guān)系，例如可調(diào)整前述的特定電壓，以及靜電放電保護(hù)電路的開啟效率。
圖6A、6B與6C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D6A/6B/6C，本發(fā)明的靜電放電保護(hù)電路600a/600b/600c包括，例如檢測電路402與分流電路604a/604b/604c。可以發(fā)現(xiàn)，圖6A/6B/6C的靜電放電保護(hù)電路600a/600b/600c與圖4A/4B/4C的靜電放電保護(hù)電路400a/400b/400c相似，其不同之處在于，圖6A/6B/6C的分流電路604a/604b/604c中的柵極P是連接到墊片214，而圖4A/4B/4C的分流電路404a/404b/404c中的柵極P是連接到接點(diǎn)N2。在本發(fā)明的一實(shí)施例中，因?yàn)閳D6A、6B與6C所示的靜電放電保護(hù)電路600a、600b與600c的電流與電壓關(guān)系圖，與圖5的曲線C3類似，因此不再重復(fù)敘述。
圖6A、6B與6C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D6A/6B/6C，本發(fā)明的靜電放電保護(hù)電路600a/600b/600c包括，例如檢測電路402與分流電路604a/604b/604c。可以發(fā)現(xiàn)，圖6A/6B/6C的靜電放電保護(hù)電路600a/600b/600c與圖4A/4B/4C的靜電放電保護(hù)電路400a/400b/400c相似，其不同之處在于，圖6A/6B/6C的分流電路604a/604b/604c中的柵極P是連接到墊片214，而圖4A/4B/4C的分流電路404a/404b/404c中的柵極P是連接到接點(diǎn)N2。在本發(fā)明的一實(shí)施例中，因?yàn)閳D6A、6B與6C所示的靜電放電保護(hù)電路600a、600b與600c的電流與電壓關(guān)系圖，與圖5的曲線C3類似，因此不再重復(fù)敘述。
圖7A、7B與7C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D7A/7B/7C，本發(fā)明的靜電放電保護(hù)電路700a/700b/700c包括，例如檢測電路702與分流電路704a/704b/704c。在本發(fā)明的一實(shí)施例中，檢測電路702包括，例如電阻732、電容734、反向器736與738。電阻732連接于墊片214與節(jié)點(diǎn)N3之間，電容734連接于墊片216與節(jié)點(diǎn)N3之間。反向器736的輸入端連接到節(jié)點(diǎn)N3，而輸出端連接到基底端B。反向器738的輸入端連接到節(jié)點(diǎn)N3，而輸出端連接到柵極P。可以發(fā)現(xiàn)，圖7A/7B/7C的靜電放電保護(hù)電路700a/700b/700c與圖4A/4B/4C的靜電放電保護(hù)電路400a/400b/400c相似，其不同之處在于，圖7A/7B/7C的分流電路704a/704b/704c中的柵極P是連接到反向器738的輸出端，并且基底端B是連接到反向器736的輸出端。而圖4A/4B/4C的分流電路404a/404b/404c中的柵極P是連接到接點(diǎn)N2，并且基底端B是連接到晶體管436的源極。
請(qǐng)參照?qǐng)D7A，在本發(fā)明的一實(shí)施例中，若電阻732與電容734的電阻電容常數(shù)(resistance-capacitance constant，RC constant)遠(yuǎn)大于靜電放電電壓的上升時(shí)間，則當(dāng)接收到靜電放電時(shí)，節(jié)點(diǎn)N3的電壓一開始是大約接近于0而處于一低電壓電平，因此當(dāng)經(jīng)過反向器736的反向之后會(huì)變成一高電壓電平，因此晶體管422中寄生的雙極性晶體管428會(huì)導(dǎo)通晶體管422以分流靜電放電電流。同樣地，節(jié)點(diǎn)N3的電壓經(jīng)過反向器738的反向之后會(huì)變成一高電壓電平，而可用以調(diào)整或加快分流電路404a/404b/404c的開啟效率。
圖8A、8B與8C為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D8A/8B/8C，本發(fā)明的靜電放電保護(hù)電路800a/800b/800c包括，例如檢測電路802與分流電路804a/804b/804c。在本發(fā)明的一實(shí)施例中，檢測電路802包括，例如電阻832、電容834，以及反向器83。電阻832連接于墊片214與節(jié)點(diǎn)N4之間，電容834連接于墊片216與節(jié)點(diǎn)N4之間。反向器836的輸入端連接到節(jié)點(diǎn)N4，而輸出端連接到基底端B。可以發(fā)現(xiàn)，圖8A/8B/8C的靜電放電保護(hù)電路800a/800b/800c與圖6A/6B/6C的靜電放電保護(hù)電路600a/600b/600c相似，其不同之處在于，圖8A/8B/8C的分流電路804a/804b/804c中的基底端B是連接到反向器836的輸出端。而圖6A/6B/6C的分流電路604a/604b/604c中的基底端B是連接到晶體管436的源極。
請(qǐng)參照?qǐng)D8A，在本發(fā)明的一實(shí)施例中，若電阻832與電容834的電阻電容常數(shù)(resistance-capacitance constant，RC constant)遠(yuǎn)大于靜電放電電壓的上升時(shí)間，則當(dāng)接收到靜電放電時(shí)，節(jié)點(diǎn)N4的電壓一開始是大約接近于0而處于一低電壓電平，因此當(dāng)經(jīng)過反向器836的反向之后會(huì)變成一高電壓電平，因此晶體管422中寄生的雙極性晶體管428會(huì)導(dǎo)通晶體管422以分流靜電放電電流。
圖9為依據(jù)本發(fā)明的另一實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D9，本發(fā)明的靜電放電保護(hù)電路900包括，例如檢測電路902與分流電路904。檢測電路902可連接于墊片914與墊片916之間，可用于檢測墊片914與墊片916之間是否接收到靜電放電電流。分流電路904連接于墊片914與墊片916之間，并且連接到檢測電路902的輸出端，可用于分流靜電放電電流。在本發(fā)明的一實(shí)施例中，墊片914可連接到輸入/輸出端(I/O)，而墊片216可連接到電壓VSS。在本發(fā)明的另一實(shí)施例中，靜電放電保護(hù)電路900還可連接到一預(yù)驅(qū)動(dòng)裝置(pre-driver device)912。預(yù)驅(qū)動(dòng)裝置912還可選擇性地連接到墊片914與墊片916，并且預(yù)驅(qū)動(dòng)裝置912的輸出端0可以連接到另一電子裝置。應(yīng)當(dāng)注意，預(yù)驅(qū)動(dòng)裝置912、墊片914與墊片916只是作為本發(fā)明的一實(shí)施例用以說明本發(fā)明，不應(yīng)用以限制本發(fā)明的范圍。而本發(fā)明可以適用于任何需要靜電放電保護(hù)電路的裝置。
在本發(fā)明的一實(shí)施例中，分流電路904包括，例如晶體管922、二極管924，以及電阻926。在本發(fā)明的一實(shí)施例中，其中晶體管922可包括，例如NMOS晶體管。晶體管922的漏極D可連接到墊片914，其源極S可連接到墊片916與二極管924的陰極端，其基底端B可連接到二極管224的陽極端，而其柵極G可連接到，例如預(yù)驅(qū)動(dòng)裝置912。在本發(fā)明的一實(shí)施例中，二極管924包括，例如一柵極耦合二極管，其耦接到一柵極P。在本發(fā)明的一實(shí)施例中，晶體管922具有一寄生雙極性晶體管928，其基極為可晶體管922的基底端B，其集電極可為晶體管922的漏極D，而其發(fā)射極可為晶體管922的源極S。
圖10A、10B、10C與10D為依據(jù)本發(fā)明的實(shí)施例所示出了的靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D10A/10B/10C/10D，本發(fā)明的靜電放電保護(hù)電路1000a/1000b/1000c/1000d包括，例如檢測電路1002a/1002b/1002c/1002d與分流電路1004a/1004b/1004c/1004d。在本發(fā)明的一實(shí)施例中，可以發(fā)現(xiàn)，圖10A/10B/10C/10D的靜電放電保護(hù)電路1000a/1000b/1000c/1000d與圖4A/6A/7A/8A的靜電放電保護(hù)電路400a/600a/700a/800a相似，其不同之處在于，圖10A/10B/10C/10D的分流電路1004a/1004b/1004c/1004d中晶體管922的柵極G是連接到預(yù)驅(qū)動(dòng)裝置912。而圖4A/6A/7A/8A的的分流電路400a/600a/700a/800a中的柵極G是連接到晶體管422的基底端B。
應(yīng)當(dāng)注意，在本發(fā)明的另一實(shí)施例中，提出一種靜電放電保護(hù)裝置，其中可包括，例如本發(fā)明的任一靜電放電保護(hù)電路。
綜上所述，本發(fā)明的靜電放電保護(hù)電路的好處是，其中的分流電路中包括二極管(此二極管包括例如柵極耦合二極管)，因此可以使得分流電路中用于分流的晶體管的基底端的電壓值可以穩(wěn)定以持續(xù)導(dǎo)通該用于分流的晶體管。此外，本發(fā)明的好處是，例如當(dāng)所接收到的靜電放電電壓較小時(shí)，已經(jīng)有少許的靜電放電電流被分流，而當(dāng)靜電放電電壓大于某一特定電壓時(shí)，被分流的靜電放電電流會(huì)快速地增加。因此本發(fā)明的靜電放電保護(hù)電路的開啟效率相當(dāng)快，而可以有效地快速分流靜電放電電流，因此靜電放電保護(hù)電路本身也不容易被擊穿或是燒毀。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下可作若干的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種靜電放電保護(hù)電路，用于將介于一第一墊片一第二墊片之間的一靜電放電電流分流，該靜電放電保護(hù)電路包括一檢測電路，用于檢測該靜電放電電流，該檢測電路連接于該第一墊片與該第二墊片之間；以及一分流電路，包括一第一晶體管，用于分流該靜電放電電流；一二極管；以及一第一電阻；其中該第一晶體管的一漏極連接到該第一墊片，其一源極連接到該第二墊片與該二極管的一陰極端，而其一基底端連接到該二極管的一陽極端與該檢測電路的一輸出端，而該第一電阻連接于該基底端與該第二墊片之間，其中該二極管可維持該基底端的一電壓足夠以導(dǎo)通該第一晶體管。
2.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中該第一晶體管的該柵極連接到該基底端、該第二墊片或一電子裝置。
3.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中該二極管包括一柵極耦合二極管，該柵極耦合二極管的一柵極連接到該檢測電路或該第一墊片，該第一晶體管的該柵極連接到該基底端、該第二墊片、該柵極耦合二極管的該柵極或一電子裝置。
4.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中該第一晶體管包括一金屬氧化物半導(dǎo)體晶體管。
5.如權(quán)利要求4所述的靜電放電保護(hù)電路，其中該MOS晶體管包括一N型MOS晶體管。
6.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中該檢測電路包括一電容，連接于該第一墊片與一第一節(jié)點(diǎn)之間；一第二電阻，連接于該第二墊片與該第一節(jié)點(diǎn)之間；以及一第二晶體管，其柵極連接到該第一節(jié)點(diǎn)，其漏極連接到第一墊片，其基底端連接到該第二墊片，而其源極連接到該檢測電路的輸出端。
7.如權(quán)利要求6所述的靜電放電保護(hù)電路，其中該二極管包括一柵極耦合二極管，該柵極耦合二極管的一柵極連接到該第一墊片或該第一節(jié)點(diǎn)，該第一晶體管的該柵極連接到該基底端、該第二墊片或該柵極耦合二極管的該柵極。
8.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中該檢測電路包括一第二電阻，連接于該第一墊片與一第二節(jié)點(diǎn)之間；一電容，連接于該第二墊片與該第二節(jié)點(diǎn)之間；以及一第一反向器，其輸入端連接到該第二節(jié)點(diǎn)，而其輸出端連接到該檢測電路的輸出端。
9.如權(quán)利要求8所述的靜電放電保護(hù)電路，其中該二極管包括一柵極耦合二極管，該柵極耦合二極管的一柵極連接到該第一墊片，該第一晶體管的該柵極連接到該基底端、該第二墊片或該柵極耦合二極管的該柵極。
10.如權(quán)利要求3所述的靜電放電保護(hù)電路，其中該檢測電路包括一第二電阻，連接于該第一墊片與一第二節(jié)點(diǎn)之間；一電容，連接于該第二墊片與該第二節(jié)點(diǎn)之間；一第一反向器，其輸入端連接到該第二節(jié)點(diǎn)，而其輸出端連接到該檢測電路的輸出端；以及一第二反向器，其輸入端連接到該第二節(jié)點(diǎn)，而其輸出端連接到該柵極耦合二極管的該柵極。
11.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中該第一墊片連接到一電壓VDD以及該第二墊片連接到一電壓VSS。
12.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中該第一墊片連接到一輸入/輸出端，而該第二墊片連接到一電壓VSS。
13.如權(quán)利要求1所述的靜電放電保護(hù)電路，其中該靜電放電保護(hù)電路可配置于一靜電放電保護(hù)裝置中。
14.一種半導(dǎo)體結(jié)構(gòu)，適用于將介于一第一墊片一第二墊片之間的一靜電放電電流分流，該半導(dǎo)體結(jié)構(gòu)包括一基底一晶體管，用于分流該靜電放電電流，該晶體管包括形成于該基底的一表面上的一第一柵極區(qū)域、形成于該柵極兩側(cè)的該基底中的一源極區(qū)域與一漏極區(qū)域，以及該柵極下方的一基底端；一二極管，以該晶體管的該源極區(qū)域?yàn)槠涞囊魂帢O區(qū)域，并包括形成于該基底中的一陽極區(qū)域，以及形成于該基底的該表面上并與該源極區(qū)域與該陽極區(qū)域相鄰的一第二柵極區(qū)域；以及一電阻，由該基底中的一第一區(qū)域到該基底端之間的該基底的一電阻所形成；其中該晶體管的該漏極區(qū)域連接到該第一墊片、該源極區(qū)域連接到該第二墊片與該二極管的該陰極區(qū)域，而該基底端連接到該二極管的該陽極區(qū)域，而該電阻連接于該基底端與該第二墊片之間，其中該二極管可維持該基底端的一電壓足夠以導(dǎo)通該晶體管。
15.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中該晶體管的該柵極連接到該基底端、該第二墊片、該二極管的該第二柵極區(qū)域或一電子裝置，而該二極管的該第二柵極連接到該第一墊片或一檢測裝置。
16.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中該晶體管包括一MOS晶體管。
17.如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中該MOS晶體管包括一N型MOS晶體管，其中該基底包括一P型基底、該源極區(qū)域與該漏極區(qū)域包括一N型摻雜區(qū)域、該陽極區(qū)域包括一P型摻雜區(qū)域，而該第一區(qū)域包括一P型摻雜區(qū)域。
18.如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中在該源極區(qū)域與該第一柵極的交界處下方的該基底中，還包括一N型阱區(qū)域。
19.如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中該陽極區(qū)域與該第一區(qū)域之間，還包括一第二區(qū)域，該第二區(qū)域包括一N型摻雜區(qū)域，而該陽極區(qū)域與該第二區(qū)域之間包括一隔離結(jié)構(gòu)，而該第二區(qū)域與該第一區(qū)域之間包括一隔離結(jié)構(gòu)。
20.如權(quán)利要求19所述的半導(dǎo)體結(jié)構(gòu)，其中該隔離結(jié)構(gòu)包括一淺溝渠隔離或一區(qū)域氧化隔離結(jié)構(gòu)。
21.如權(quán)利要求19所述的半導(dǎo)體結(jié)構(gòu)，其中在該第二區(qū)域下方的該基底中，還包括一N型阱區(qū)域。
22.如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中該第一柵極與/或該第二柵極包括一全硅化物結(jié)構(gòu)。
23.如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中在該第一柵極與該源極區(qū)域與/或該漏極區(qū)域交界處的該基底的該表面上，還配置有一硅化物區(qū)塊結(jié)構(gòu)。
24.如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中在該第二柵極與該源極區(qū)域與/或該陽極區(qū)域交界處的該基底的該表面上，還配置有一硅化物區(qū)塊結(jié)構(gòu)。
全文摘要
一種靜電放電保護(hù)電路，包括適用于檢測一靜電放電電流的一檢測電路，以及適用于分流該靜電放電電流的一分流電路。檢測電路與分流電路連接于第一墊片與第二墊片之間。分流電路包括一晶體管、一二極管，以及一電阻。該晶體管的一漏極連接到該第一墊片，其一源極連接到該第二墊片與該二極管的一陰極端，而其一基底端連接到該二極管的一陽極端與該檢測電路的一輸出端，而該電阻連接于該基底端與該第二墊片之間，其中該二極管可維持該基底端的一電壓足夠以導(dǎo)通該晶體管。
文檔編號(hào)H01L23/58GK1873977SQ20051012028
公開日2006年12月6日 申請(qǐng)日期2005年11月9日 優(yōu)先權(quán)日2005年6月3日
發(fā)明者陳孝賢 申請(qǐng)人:聯(lián)華電子股份有限公司