專利名稱：磁阻結(jié)構(gòu)、磁阻元件、與存儲單元的制作方法
技術(shù)領域：
本發(fā)明是有關于一種半導體元件，特別是有關于一種磁性隨機存取存儲(magnetic random access memory；MRAM)元件。
背景技術(shù)：
磁性隨機存取存儲器是一非易失性存儲器，利用磁力而非電力來儲存數(shù)據(jù)。圖1是顯示磁性隨機存取存儲器陣列的某部分10的概要圖，包括多個存儲單元12-19。每一存儲單元12-19包括磁阻(magnetoresistive；MR)堆疊(stack)20-27及晶體管30-37。晶體管30-33通過字線(word line)(WL1)40互相耦接，而晶體管34-37則通過字線(WL2)41互相耦接，其中字線40及41形成晶體管30-37的柵極。晶體管30-33亦通過編程線(programline)(PL1)42互相耦接，而晶體管34-37則通過編程線(PL2)43互相耦接，其中編程線42及43是虛擬地線(virtual ground line)。同樣地，磁阻堆疊20及24通過位線(bit line)(BL1)45互相耦接、磁阻堆疊21及25通過位線(BL2)46互相耦接、磁阻堆疊22及26通過位線(BL3)47互相耦接、而磁阻堆疊23及27則通過位線(BL4)48互相耦接。位線45-48通常與字線40、41及編程線42、43稍微垂直。
每一磁阻堆疊20-27包括多個層磁阻結(jié)構(gòu)，諸如磁性穿隧接面(magnetic tunnel junction；MTJ)或巨磁阻(giantmagnetoresistive；GMR)結(jié)構(gòu)。圖2是顯示典型的MTJ結(jié)構(gòu)50。該MTJ結(jié)構(gòu)50是平面結(jié)構(gòu)，包括四個基本層自由層(freelayer)52、間隔層(spacer)54(是用作穿隧能障(tunnel barrier))、被固定層(pinned layer)56、以及施固定層(pinning layer)58。自由層52及被固定層56由鐵磁性(ferroma gnetic)材料構(gòu)成，如鈷鐵合金或鎳鈷鐵合金。施固定層58由反鐵磁性(antiferromagnetic)材料構(gòu)成，如鉑錳合金。介于被固定層56及施固定層58間的靜磁耦合(magnetostatic coupling)導致被固定層56具有一固定磁矩(magnetic moment)。另一方面，自由層52具有一磁矩，通過施加磁場，可在第一方向(與被固定層56的磁矩平行)及第二方向(與被固定層56的磁矩逆平行(antiparallel))之間切換。
間隔層54介于被固定層56與自由層52之間。間隔層54由絕緣材料所組成，如鋁氧化物、鎂氧化物、或鉭氧化物。當自由層52及被固定層56的磁矩平行時，間隔層54薄地足以讓自旋方向一致(spin-aligned)的電子穿隧。另一方面，當自由層52及被固定層56的磁矩逆平行時，電子穿隧通過間隔層54的機率降低。此現(xiàn)象即一般所指的自旋相依穿隧(spin-dependent tunneling；SDT)。
如圖3所示，穿過MTJ 50(如穿過52-58層)的電阻，隨自由層及被固定層的磁矩愈近逆平行而增加，而隨自由層及被固定層的磁矩愈近平行而減少。在MRAM存儲單元中，MTJ 50的電阻因此可在第一電阻值(表示第一邏輯狀態(tài))與第二電阻值(表示第二邏輯狀態(tài))之間切換。例如高電阻值可表示邏輯狀態(tài)“1”，而低電阻值可表示邏輯狀態(tài)“0”。因此，儲存在存儲單元的邏輯狀態(tài)可通過傳輸通過磁阻堆疊的檢測電流并檢測其電阻來得知。例如回到圖1，存儲單元12的邏輯狀態(tài)可通過傳輸通過位線(BL1)45的檢測電流、通過字線(WL1)40驅(qū)動晶體管30、以及檢測通過編程線(PL1)42的電流來得知。
在寫入動作期間，電流穿過在目的存儲單元12-19交錯的編程線42、43、及位線45-48。例如為寫入存儲單元13，一電流穿過編程線(PL1)42，而另一電流穿過位線(BL2)46。上述電流量所導致的磁場以不影響到磁阻堆疊20、22、23、及25的存儲狀態(tài)為原則，但是又能使作用于磁阻堆疊21上兩磁場的組合，足夠切換磁阻堆疊21的存儲狀態(tài)(例如切換自由層52的磁矩)。

發(fā)明內(nèi)容
本發(fā)明是揭露一種非平面的磁阻結(jié)構(gòu)，包括一個以上的彎曲部分，介于第一部分與第二部分之間，其中第一部分稍微與基底(substrate)呈垂直，而第二部分稍微與基底呈水平。上述結(jié)構(gòu)可用于存儲元件，如MRAM存儲元件，在不減少表面積的情況下，與先前平面磁阻結(jié)構(gòu)相比，其存儲密度增加。
本發(fā)明是這樣實現(xiàn)的本發(fā)明提供一種磁阻結(jié)構(gòu)，所述磁阻結(jié)構(gòu)包括一第一鐵磁層；一第二鐵磁層；一間隔層，介于上述第一鐵磁層與上述第二鐵磁層之間；以及一彎曲部分，位于上述第一鐵磁層、間隔層、與第二鐵磁層。
本發(fā)明所述的磁阻結(jié)構(gòu)，更包括與上述第一及第二鐵磁層其中之一相鄰的一反鐵磁層。
本發(fā)明所述的磁阻結(jié)構(gòu)，上述第一鐵磁層、第二鐵磁層、與間隔層一同延伸至一特定長度，且其中上述彎曲部分介于延伸至一第一長度的一第一部分與延伸至一第二長度的一第二部分之間。
本發(fā)明還提供一種磁阻元件，所述磁阻元件包括一基底；及一磁阻結(jié)構(gòu)，形成于上述基底上，上述磁阻結(jié)構(gòu)包括一第一鐵磁層、一第二鐵磁層、介于上述第一鐵磁層與上述第二鐵磁層間的一間隔層、以及位于上述第一鐵磁層、間隔層、與第二鐵磁層的一彎曲部分。
本發(fā)明所述的磁阻元件，更包括與上述第一及第二鐵磁層其中之一相鄰的一反鐵磁層。
本發(fā)明所述的磁阻元件，上述磁阻結(jié)構(gòu)包括一磁性穿隧接面，而間隔層包括一穿隧能障。
本發(fā)明所述的磁阻元件，更包括介于上述基底與上述磁阻結(jié)構(gòu)間的一晶體管，以及耦接至上述磁阻結(jié)構(gòu)與上述晶體管的一電極。
本發(fā)明又提供一種存儲單元，所述存儲單元包括一基底；多個介電階狀物；一第一導電層，形成于上述介電階狀物之上與之間；一第二導電層，形成于上述介電階狀物之間；一磁阻結(jié)構(gòu)，形成于上述第一及第二導電層之間，以及形成于上述介電階狀物之間，上述磁阻結(jié)構(gòu)包括沿著一個以上的上述介電階狀物的一側(cè)邊伸展的一第一部分，以及在上述介電階狀物之間伸展的一第二部分；一電極，耦接至上述磁阻結(jié)構(gòu)；以及一絕緣層，形成于上述電極與上述第一或第二導電層其一之間。
本發(fā)明所述的存儲單元，上述磁阻結(jié)構(gòu)包括一磁性穿隧接面，其中上述磁性穿隧接面包括一第一鐵磁層、形成于上述第一鐵磁層上的一穿隧能障、以及形成于上述穿隧能障上的一第二鐵磁層。
本發(fā)明所述的存儲單元，上述絕緣層形成于上述電極與上述第一導電層之間，而上述電極則形成于上述磁阻結(jié)構(gòu)與上述絕緣層之間。
本發(fā)明另提供一種存儲單元，所述存儲單元包括一介電層；一第一導電層，形成于上述介電層之上；一第二導電層，形成于上述第一導電層之上；一磁阻結(jié)構(gòu)，形成于上述第一及第二導電層之間，上述磁阻結(jié)構(gòu)包括沿著上述第一導電層的一側(cè)邊伸展的一第一部分，以及延伸越過上述第一導電層上方的一第二部分；一電極，耦接至上述磁阻結(jié)構(gòu)；以及一絕緣層，形成于上述電極與上述第一或第二導電層其一之間。
本發(fā)明所述的存儲單元，上述磁阻結(jié)構(gòu)包括一磁性穿隧接面，其中上述磁性穿隧接面包括一第一鐵磁層、形成于上述第一鐵磁層上的一穿隧能障、以及形成于上述穿隧能障上的一第二鐵磁層。
本發(fā)明所述的存儲單元，上述絕緣層形成于上述電極與上述第一導電層之間，而上述電極則形成于上述磁阻結(jié)構(gòu)與上述絕緣層之間。
本發(fā)明所述的存儲單元，上述絕緣層形成于上述電極與上述第二導電層之間，而上述電極則形成于上述磁阻結(jié)構(gòu)與上述絕緣層之間。
本發(fā)明所述的存儲單元，上述第一導電層的側(cè)邊從上方沿著一第一方向伸展，而其中上述磁阻結(jié)構(gòu)包括一層以上具有一第二方向的一磁化方向，且其中上述第二方向大體上與上述第一方向垂直。


圖1是顯示MRAM陣列某一部分的概要圖；圖2是顯示典型MTJ結(jié)構(gòu)的塊狀概要圖；圖3是顯示圖2中MTJ結(jié)構(gòu)的自由層及被固定層的電阻與相關磁化方向之間的關系；圖4A至圖4H是顯示彎曲磁阻結(jié)構(gòu)的若干實施例；圖5A至圖5D是顯示從圖4A至圖4H彎曲磁阻結(jié)構(gòu)中各層的實例；圖6A是顯示具有彎曲磁阻結(jié)構(gòu)的存儲單元的第一實施例的透視圖；圖6B是顯示圖6A中彎曲磁阻結(jié)構(gòu)中各層的實例；圖7是顯示具有1M1MTJ架構(gòu)的MRAM陣列某一部分的概要圖；
圖8A是具有彎曲磁阻結(jié)構(gòu)的存儲單元的第二實施例的透視圖；圖8B是顯示圖8A中彎曲磁阻結(jié)構(gòu)中各層的實例；圖9A是具有彎曲磁阻結(jié)構(gòu)的存儲單元的第三實施例的透視圖；圖9B是顯示圖9A中彎曲磁阻結(jié)構(gòu)中各層的實例；圖10A是具有彎曲磁阻結(jié)構(gòu)的存儲單元的第四實施例的透視圖；圖10B是顯示圖10A中彎曲磁阻結(jié)構(gòu)中各層的實例；圖11A至圖11F是顯示具有彎曲磁阻結(jié)構(gòu)的存儲單元的第一
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉若干較佳實施例，并配合所附圖式，作詳細說明如下圖4A至圖4H是顯示適于不同應用(例如磁檢測或儲存元件)的彎曲磁阻結(jié)構(gòu)的若干實施例。其中儲存元件的一應用是MRAM元件。在MRAM元件中，磁阻結(jié)構(gòu)可為磁性穿隧接面，包括如一對由非磁性間隔層所隔離的鐵磁層。通過合并一彎曲部分于磁阻結(jié)構(gòu)中，如本發(fā)明所揭露及在后述實施例中所說明，可在不減少MTJ表面積的情況下，降低MRAM存儲單元所需面積。因此，本發(fā)明所揭露的彎曲磁阻結(jié)構(gòu)可增加MRAM陣列的密度。
圖4A是顯示第一實施例的側(cè)邊剖面圖，包括彎曲磁阻結(jié)構(gòu)60，沿著基底61側(cè)邊及上方表面而形成。更明確地說，磁阻結(jié)構(gòu)60包括沿著基底61側(cè)邊延伸長Y的第一部分60A及布于基底61上方延伸長X的第二部分60B。第一部分60A及第二部分60B被磁阻結(jié)構(gòu)60的彎曲部分60C所隔離。
圖4B是顯示第二實施例的側(cè)邊剖面圖，包括磁阻結(jié)構(gòu)63，沿著基底64側(cè)邊及中上方表面而形成。更明確地說，磁阻結(jié)構(gòu)63包括沿著基底64側(cè)邊延伸長Y的第一部分63A及布于基底64中上方延伸長X的第二部分63B。第一部分63A及第二部分63B被磁阻結(jié)構(gòu)63的彎曲部分63C所隔離。
圖4C是顯示第三實施例的側(cè)邊剖面圖，包括磁阻結(jié)構(gòu)67，沿著基底66側(cè)邊及下方表面而形成。更明確地說，磁阻結(jié)構(gòu)67包括沿著基底66側(cè)邊延伸長Y的第一部分67A及布于基底66下方延伸長X的第二部分67B。第一部分67A及第二部分67B被磁阻結(jié)構(gòu)67的彎曲部分67C所隔離。
圖4D是顯示第四實施例的側(cè)邊剖面圖，包括磁阻結(jié)構(gòu)70，沿著基底69側(cè)邊及中下方表面而形成。更明確地說，磁阻結(jié)構(gòu)70包括沿著基底69側(cè)邊延伸長Y的第一部分70A及布于基底69中下方延伸長X的第二部分70B。第一部分70A及第二部分70B被磁阻結(jié)構(gòu)70的彎曲部分70C所隔離。
圖4E是顯示第五實施例的側(cè)邊剖面圖，包括磁阻結(jié)構(gòu)72，沿著基底73側(cè)邊及上方表面而形成。更明確地說，磁阻結(jié)構(gòu)72包括沿著基底73側(cè)邊延伸長Y的第一部分72A及布于基底73上方延伸長X的第二部分72B。第一部分72A及第二部分72B被磁阻結(jié)構(gòu)72的彎曲部分72C所隔離。
圖4F是顯示第六實施例的側(cè)邊剖面圖，包括磁阻結(jié)構(gòu)75，沿著基底76側(cè)邊及中上方表面而形成。更明確地說，磁阻結(jié)構(gòu)75包括沿著基底76側(cè)邊延伸長Y的第一部分75A及布于基底76中上方延伸長X的第二部分75B。第一部分75A及第二部分75B被磁阻結(jié)構(gòu)75的彎曲部分75C所隔離。
圖4G是顯示第七實施例的側(cè)邊剖面圖，包括磁阻結(jié)構(gòu)78，沿著基底79側(cè)邊及下方表面而形成。更明確地說，磁阻結(jié)構(gòu)78包括沿著基底79側(cè)邊延伸長Y的第一部分78A及布于基底79下方延伸長X的第二部分78B。第一部分78A及第二部分78B被磁阻結(jié)構(gòu)78的彎曲部分78C所隔離。
圖4H是顯示第八實施例的側(cè)邊剖面圖，包括磁阻結(jié)構(gòu)81，沿著基底82側(cè)邊及中下方表面而形成。更明確地說，磁阻結(jié)構(gòu)81包括沿著基底82側(cè)邊延伸長Y的第一部分81A及布于基底82中下方延伸長X的第二部分81B。第一部分81A及第二部分81B被磁阻結(jié)構(gòu)81的彎曲部分81C所隔離。
在上述實施例中，距離X與距離Y不一定要相等。距離X可為任何大于10的距離，例如10至500、10至100、以及100至500。距離Y可為任何大于10的距離，例如10至500、10至100、100至500、以及大于500。
在上述實施例中，彎曲部分是方形彎角(例如圖4A至圖4D)或圓弧彎角(例如圖4E至圖4H)。不過其他型態(tài)的彎曲亦可。例如折彎(bend)、扭曲(twist)、交疊(fold)、弧線(curve)、折返(turn)、或其他任何非平面結(jié)構(gòu)的形狀。額外的實施例可包括單一連續(xù)彎曲(諸如圓頂狀)，或多重連續(xù)彎曲(諸如正弦波形結(jié)構(gòu))。雖然本發(fā)明揭露的彎曲磁阻結(jié)構(gòu)為單一彎曲，但另外的實施例可具有任何數(shù)目的彎曲。再者，雖然上述圖解的彎曲部分大體上為直角，但任何角度的彎曲亦可。此外，雖然上述實施例包括一彎曲部分，介于與基底呈水平及垂直的兩部分，但額外的實施例可包括一個以上的彎曲部分，介于與基底呈任何角度的兩部分，其兩部分與基底皆位于同一角度，或皆位于不同角度，例如一彎曲部分介于皆與基底呈垂直的兩部分，或一彎曲部分介于皆與基底呈水平的兩部分。
基底(如61、64、66、69、73、76、79、及82)可以硅、氧、氮、或其化合物等絕緣材料形成。例如基底的材料可為二氧化硅?；椎暮穸瓤蔀槿魏未笥?000，例如1000至10000、1000A至5000A、5000A至10000A、以及大于10000A。
基底(如61、64、66、69、73、76、79、及82)可交替以硅、鍺、或任何金屬，諸如銅或鋁等導電材料形成。例如基底的材料可為多晶硅、多晶硅化鍺、金屬、金屬硅化物、金屬氮化物、金屬氧化物、或其化合物。
磁阻結(jié)構(gòu)(如60、63、67、70、72、75、78、及81)可為MTJ結(jié)構(gòu)。如圖5A至圖5D所示，MTJ結(jié)構(gòu)可用來作為上述實施例的磁阻結(jié)構(gòu)。此外，雖未顯示，但是半導體元件及其他層可在基底(如61、64、66、69、73、76、79、及82)內(nèi)或其上形成。例如邏輯晶體管可在基底內(nèi)以傳統(tǒng)方法形成。
圖5A是顯示MTJ結(jié)構(gòu)可用作如圖4A中磁阻結(jié)構(gòu)60或圖4D中磁阻結(jié)構(gòu)70。MTJ結(jié)構(gòu)包括反鐵磁性施固定層601、鐵磁性被固定層602、非磁性間隔層603、以及鐵磁性自由層604。各層順序可以相反過來，如此MTJ結(jié)構(gòu)便成為鐵磁性自由層601、非磁性間隔層602、鐵磁性被固定層603、以及反鐵磁性施固定層604。
圖5B是顯示MTJ結(jié)構(gòu)可用作如圖4B中磁阻結(jié)構(gòu)63或圖4C中磁阻結(jié)構(gòu)67。MTJ結(jié)構(gòu)包括反鐵磁性施固定層631、鐵磁性被固定層632、非磁性間隔層633、以及鐵磁性自由層634。各層順序可以相反過來，如此MTJ結(jié)構(gòu)便成為鐵磁性自由層631、非磁性間隔層632、鐵磁性被固定層633、以及反鐵磁性施固定層634。
圖5C是顯示MTJ結(jié)構(gòu)可用作如圖4E中磁阻結(jié)構(gòu)72或圖4H中磁阻結(jié)構(gòu)81。MTJ結(jié)構(gòu)包括反鐵磁性施固定層721、鐵磁性被固定層722、非磁性間隔層723、以及鐵磁性自由層724。各層順序可以相反過來，如此MTJ結(jié)構(gòu)便成為鐵磁性自由層721、非磁性間隔層722、鐵磁性被固定層723、以及反鐵磁性施固定層724。
圖5D是顯示MTJ結(jié)構(gòu)可用作如圖4F中磁阻結(jié)構(gòu)75或圖4G中磁阻結(jié)構(gòu)78。MTJ結(jié)構(gòu)包括反鐵磁性施固定層751、鐵磁性被固定層752、非磁性間隔層753、以及鐵磁性自由層754。各層順序可以相反過來，如此MTJ結(jié)構(gòu)便成為鐵磁性自由層751、非磁性間隔層752、鐵磁性被固定層753、以及反鐵磁性施固定層754。
鐵磁層(包括鐵磁性自由層及鐵磁性被固定層)可以鐵磁性材料(包括鐵、鈷、鎳、或其化合物)構(gòu)成。例如鈷鐵合金或鎳鈷鐵合金。反鐵磁性施固定層可以反鐵磁性材料構(gòu)成，例如鉑錳合金或鐵錳合金。間隔層可為絕緣材料形成的穿隧能障(tunnel barrier)，例如鋁氧化物、錳氧化物、或鉭氧化物。間隔層的厚度可以小于或等于20(例如在10至20的范圍)，或者當鐵磁性自由層及鐵磁性被固定層的磁矩互相平行時，間隔層的厚度需薄得足以使自旋方向一致(spin-aligned)的電子轉(zhuǎn)移(穿隧)，而當鐵磁性自由層及鐵磁性被固定層的磁矩互相逆平行時，則阻礙上述電子穿隧。雖然圖5A至圖5D的實施例中，所有MTJ各層皆延伸貫穿整個結(jié)構(gòu)，但是其它實施例可以只有部分層數(shù)延伸整個結(jié)構(gòu)的某些部分。
接著，圖6A將描述具有彎曲磁阻結(jié)構(gòu)的存儲單元的實施例。該圖是顯示MRAM存儲單元90的透視圖。該MRAM存儲單元90適用于1T1MTJ(1-transistor，1-magnetic tunnel junction)陣列結(jié)構(gòu)，如圖7所示及后述說明，但是他種陣列結(jié)構(gòu)亦可。
MRAM存儲單元90包括基底92。基底92可為包括硅、鍺、及(或)碳等材料的半導體基底，例如硅化鍺或砷化鎵?；?2亦可為絕緣層上覆硅(silicon-on-insulator；SOI)的半導體結(jié)構(gòu)。CMOS層93在基底92上形成。CMOS層93可包括半導體元件，例如根據(jù)傳統(tǒng)方法形成MRAM陣列的邏輯晶體管。介電層(dielectric layer)94在CMOS層93上形成，且以一連串的介電階狀物(dielectric step)94A及94B的型態(tài)呈現(xiàn)。介電階狀物94A及94B的階高在200nm至1200nm的范圍內(nèi)，其它高度亦可。位線(bit line；BL)95在介電層94上形成。位線95是導線，因此可以導電材料(包括金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
一彎曲MTJ結(jié)構(gòu)96在位線95上形成。明確地說，是在介電階狀物94A與94B之間的溝槽(trench)內(nèi)形成。上述彎曲MTJ結(jié)構(gòu)96延伸至介電階狀物94A側(cè)邊下方、穿越介電階狀物94A與94B之間的介電層94表面上方、然后至介電階狀物94B側(cè)邊下方。因此，彎曲MTJ結(jié)構(gòu)96包括兩個彎曲部分，第一彎曲部分(圖6B的106)在介電階狀物94A側(cè)邊與介電層94表面上方之間折彎，第二彎曲部分(圖6B的108)則在介電階狀物94B側(cè)邊與介電層94表面上方之間折彎。
圖6B是彎曲MTJ結(jié)構(gòu)96的一實施例的放大圖，可看出組成彎曲MTJ結(jié)構(gòu)96的各層。在圖6B所示的實施例中，包括鐵磁性自由層100、非磁性間隔層101、鐵磁性被固定層102、以及反鐵磁性施固定層103。每一層100、101、102、及103沿著第一垂直部分105(大體上與基底92垂直)，先經(jīng)由第一彎曲部分106，穿過水平部分107(大體上與基底92呈水平)，再經(jīng)由第二彎曲部分108，然后沿著第二垂直部分109(大體上與基底92垂直)伸展。注意在某些實施例中，垂直部分105及109與水平部分107可呈非直角。另外，在某些實施例中，彎曲部分106及108可呈現(xiàn)如圖4E至圖4H所示的圓弧形。
回到圖6A，電極97在彎曲MTJ結(jié)構(gòu)96上形成。電極97是一導線，因此可由導電材料(諸如金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。接著，絕緣層98在電極97上形成。絕緣層98可以介電材料形成，例如硅氧化物。最后，編程線99(為清晰起見以虛線繪示)在絕緣層98上形成，且可稍微與位線95垂直。編程線99是一導線，因此可由導電材料(諸如金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
如上所述，MRAM存儲單元90可適用于圖7所示的1T1MTJ(1-transistor，1-magnetictunnel junction)陣列結(jié)構(gòu)。該圖是顯示1T1MTJ(1-transistor，1-magnetic tunneljunction)MRAM陣列某部分110的概要圖。實際陣列則可延伸成一連串的列與行(如圖1所示)。圖7是顯示MTJ結(jié)構(gòu)111一端耦接至位線，另一端則經(jīng)由電極114耦接至晶體管113的漏極(drain)。晶體管113的源極(source)耦接至編程線，而晶體管113的柵極(gate)則耦接至字線。
陣列某部分110運作如下。對讀取動作而言，字線被驅(qū)動(例如WL＝VDD)以打開(turn on)晶體管113，讀取電流IR經(jīng)由位線穿過MTJ結(jié)構(gòu)111，且編程線耦接至信號接地。MTJ結(jié)構(gòu)111的電阻(例如從鐵磁性自由層至鐵磁性被固定層或至反鐵磁性施固定層)視鐵磁性自由層及鐵磁性被固定層的相對磁性方向而定(例如參見圖3)，約略等于兩電阻值之一。因此，MTJ結(jié)構(gòu)111的狀態(tài)可通過檢測穿過MTJ結(jié)構(gòu)111通過編程線的電流量，或通過檢測從位線穿過MTJ結(jié)構(gòu)111通過編程線的電壓降而獲得。
對寫入動作而言，第一寫入電流IW1經(jīng)由編程線、第二寫入電流IW2經(jīng)由位線、而字線則接地以關掉(turn off)晶體管113。注意MTJ結(jié)構(gòu)111位于編程線與位線兩正交線的交叉處(如圖6A所示)。電流IW1及IW2產(chǎn)生磁場以改變MTJ結(jié)構(gòu)111中鐵磁性自由層的磁性方向。電流IW1及IW2的準位以兩者皆無法單獨產(chǎn)生強到足以改變鐵磁性自由層的磁性方向的磁場，但是當兩者結(jié)合時，則可以改變鐵磁性自由層的磁性方向而擇定。經(jīng)由位線的電流方向是依據(jù)被寫入“1”或“0”而擇定的。例如在圖7中，電流向下流，也許用來寫入“0”，而電流向上流則用來寫入“1”。
圖6A及圖6B中的組成元件可用以成為圖7中1T1MTJ陣列某部分110的組成元件如下MTJ結(jié)構(gòu)96可用作MTJ結(jié)構(gòu)111，電極97可用作電極114，位線95可用作位線BL，編程線99可用作編程線PL，而字線WL及晶體管113可在CMOS層93形成。穿孔(via)或其它導電結(jié)構(gòu)(未在圖6A顯示)可在CMOS層93被用來耦接電極97至一晶體管。
接著參見圖8A，將說明另一具有彎曲磁阻結(jié)構(gòu)的存儲單元的實施例。該圖是顯示MRAM存儲單元115的透視圖。雖然該MRAM存儲單元115適用于如圖7所示1T1MTJ(1-transistor，1-magnetic tunnel junction)的陣列結(jié)構(gòu)，但是他種陣列結(jié)構(gòu)亦可。
MRAM存儲單元115包括基底117?；?17可為包括硅、鍺、及(或)碳等材料的半導體基底，例如硅化鍺或砷化鎵?；?17亦可為絕緣層上覆硅(silicon-on-insulator；SOI)的半導體結(jié)構(gòu)。CMOS層118在基底117上形成。CMOS層118可包括半導體元件，例如根據(jù)傳統(tǒng)方法形成MRAM陣列的邏輯晶體管。介電層(dielectric layer)119在CMOS層118上形成，且以一連串的介電階狀物(dielectric step)119A及119B的型態(tài)呈現(xiàn)。介電階狀物119A及119B的階高在200nm至1200nm的范圍內(nèi)，其它高度亦可。
編程線(program line；PL)120在介電層119上形成。其延伸方向稍微與介電階狀物119A及119B垂直。編程線120是導線，因此可以導電材料(包括金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
接著，一絕緣層122在編程線120上形成。更明確地說，絕緣層122沿著介電階狀物119A與119B側(cè)邊以及介電階狀物119A與119B之間的介電層119的編程線某部分上形成。絕緣層122可以介電材料形成，例如硅氧化物。電極123在絕緣層122上形成，且是一導線，因此可由導電材料(諸如金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
一彎曲MTJ結(jié)構(gòu)124在電極123上形成。明確地說，是在介電階狀物119A與119B之間的溝槽(trench)內(nèi)形成。上述彎曲MTJ結(jié)構(gòu)124延伸至介電階狀物119A側(cè)邊下方、穿越介電階狀物119A與119B之間的介電層119表面上方、然后至介電階狀物119B側(cè)邊下方。因此，彎曲MTJ結(jié)構(gòu)124包括兩個彎曲部分，第一彎曲部分(圖8B的134)在介電階狀物119A側(cè)邊與介電層119表面上方之間折彎，第二彎曲部分(圖8B的136)則在介電階狀物119B側(cè)邊與介電層119表面上方之間折彎。
圖8B是彎曲MTJ結(jié)構(gòu)124的一實施例的放大圖，可看出組成彎曲MTJ結(jié)構(gòu)124的各層。在圖8B所示的實施例中，包括鐵磁性自由層128、非磁性間隔層129、鐵磁性被固定層130、以及反鐵磁性施固定層131。每一層128、129、130、及131沿著第一垂直部分133(大體上與基底117垂直)，先經(jīng)由第一彎曲部分134，穿過水平部分135(大體上與基底117呈水平)，再經(jīng)由第二彎曲部分136，然后沿著第二垂直部分137(大體上與基底117垂直)伸展。注意在某些實施例中，垂直部分133及137與水平部分135可呈非直角。另外，在某些實施例中，彎曲部分134及136可呈現(xiàn)如圖4E至圖4H所示的圓弧形。
回到圖8A，位線126(為清晰起見以虛線所繪)在MTJ結(jié)構(gòu)124上形成，且可稍微與編程線120垂直。位線126是一導線，因此可由導電材料(諸如金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
如上所述，MRAM存儲單元115可適用于圖7所示的1T1MTJ(1-transistor，1-magnetic tunnel junction)陣列結(jié)構(gòu)。圖8A及圖8B中的組成元件可用以成為圖7中1T1MTJ陣列某部分110的組成元件如下MTJ結(jié)構(gòu)124可用作MTJ結(jié)構(gòu)111，電極123可用作電極114，位線126可用作位線BL，編程線120可用作編程線PL，而字線WL及晶體管113可在CMOS層118形成。穿孔(via)或其它導電結(jié)構(gòu)(未在圖8A顯示)可在CMOS層118被用來耦接電極123至一晶體管。
接著參見圖9A，將說明另一具有彎曲磁阻結(jié)構(gòu)的存儲單元的實施例。該圖是顯示MRAM存儲單元140的透視圖。雖然該MRAM存儲單元140適用于如圖7所示1T1MTJ(1-transistor，1-magnetic tunnel junction)的陣列結(jié)構(gòu)，但是他種陣列結(jié)構(gòu)亦可。
MRAM存儲單元140包括基底142。基底142可為包括硅、鍺、及(或)碳等材料的半導體基底，例如硅化鍺或砷化鎵?；?42亦可為絕緣層上覆硅(silicon-on-insulator；SOI)的半導體結(jié)構(gòu)。CMOS層144在基底142上形成。CMOS層144可包括半導體元件，例如根據(jù)傳統(tǒng)方法形成MRAM陣列的邏輯晶體管。介電層(diele ctric layer)146在CMOS層144上形成。
位線(bit line；BL)148在介電層146上形成，且以縱向延伸形成一階狀物。該階狀物的階高可在200nm至1200nm的范圍內(nèi)，其它高度亦可。位線148是導線，因此可以導電材料(包括金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
一彎曲MTJ結(jié)構(gòu)150在位線148上形成。明確地說，是跨越位線148所形成階狀物上的彎曲MTJ結(jié)構(gòu)。上述彎曲MTJ結(jié)構(gòu)150沿位線148的第一側(cè)邊向上延伸、穿越位線148表面上方、然后沿位線148的第二側(cè)邊向下延伸。因此，彎曲MTJ結(jié)構(gòu)150包括兩個彎曲部分，第一彎曲部分(圖9B的161)在位線148的第一側(cè)邊與表面上方之間折彎，第二彎曲部分(圖9B的163)則位線148的第二側(cè)邊與表面上方之間折彎。
圖9B是彎曲MTJ結(jié)構(gòu)150的一實施例的放大圖，可看出組成彎曲MTJ結(jié)構(gòu)150的各層。在圖9B所示的實施例中，包括反鐵磁性施固定層155、鐵磁性被固定層156、非磁性間隔層157、以及鐵磁性自由層158。每一層155、156、157、及158沿著第一垂直部分160(大體上與基底142垂直)，先經(jīng)由第一彎曲部分161，穿過水平部分162(大體上與基底142呈水平)，再經(jīng)由第二彎曲部分163，然后沿著第二垂直部分164(大體上與基底142垂直)伸展。注意在某些實施例中，垂直部分160及164與水平部分162可呈非直角。另外，在某些實施例中，彎曲部分161及163可呈現(xiàn)如圖4E至圖4H所示的圓弧形。
回到圖9A，電極151在彎曲MTJ結(jié)構(gòu)150上形成。電極151是一導線，因此可由導電材料(諸如金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。接著，絕緣層152在電極151上形成。絕緣層152可以介電材料形成，例如硅氧化物。最后，編程線153在絕緣層152上形成，且可稍微與位線148垂直。編程線153是一導線，因此可由導電材料(諸如金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
如上所述，MRAM存儲單元140可適用于圖7所示的1T1MTJ(1-transistor，1-magnetic tunnel junction)陣列結(jié)構(gòu)。圖9A及圖9B中的組成元件可用以成為圖7中1T1MTJ陣列某部分110的組成元件如下MTJ結(jié)構(gòu)150可用作MTJ結(jié)構(gòu)111，電極151可用作電極114，位線148可用作位線BL，編程線153可用作編程線PL，而字線WL及晶體管113可在CMOS層144形成。穿孔(via)或其它導電結(jié)構(gòu)(未在圖9A顯示)可在CMOS層144被用來耦接電極151至一晶體管。
接著參見圖10A，將說明另一具有彎曲磁阻結(jié)構(gòu)的存儲單元的實施例。該圖是顯示MRAM存儲單元170的透視圖。該MRAM存儲單元170適用于如圖7所示1T1MTJ(1-transistor，1-magnetic tunnel junction)的陣列結(jié)構(gòu)，但是他種陣列結(jié)構(gòu)亦可。
MRAM存儲單元170包括基底172?；?72可為包括硅、鍺、及(或)碳等材料的半導體基底，例如硅化鍺或砷化鎵?；?72亦可為絕緣上覆硅(silicon-on-insulator；SOI)的半導體結(jié)構(gòu)。CMOS層173在基底172上形成。CMOS層173可包括半導體元件，例如根據(jù)傳統(tǒng)方法形成MRAM陣列的邏輯晶體管。介電層(dielectric layer)174在CMOS層173上形成。
編程線(program line；PL)176在介電層174上形成，且以縱向延伸形成一階狀物。該階狀物的階高可在200nm至1200nm的范圍內(nèi)，其它高度亦可。編程線176是導線，因此可以導電材料(包括金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
接著，形成一絕緣層178在編程線176上。更明確地說，是跨越編程線176所形成階狀物之上。上述絕緣層178沿編程線176的第一側(cè)邊向上延伸、穿越編程線176表面上方、然后沿編程線176的第二側(cè)邊向下延伸。絕緣層178可以介電材料形成，例如硅氧化物。電極179在絕緣層178上形成，且是一導線，因此可由導電材料(諸如金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
一彎曲MTJ結(jié)構(gòu)180在電極179上形成。明確地說，大體上順著與絕緣層178相同的路徑，沿編程線176的第一側(cè)邊向上延伸、穿越編程線176表面上方、然后沿編程線176的第二側(cè)邊向下延伸。因此，彎曲MTJ結(jié)構(gòu)180包括兩個彎曲部分，第一彎曲部分(圖10B的189)在編程線176的第一側(cè)邊與表面上方之間折彎，第二彎曲部分(圖10B的191)則編程線176的第二側(cè)邊與表面上方之間折彎。
圖10B是彎曲MTJ結(jié)構(gòu)180的一實施例的放大圖，可看出組成彎曲MTJ結(jié)構(gòu)180的各層。在圖10B所示的實施例中，包括反鐵磁性施固定層183、鐵磁性被固定層184、非磁性間隔層185、以及鐵磁性自由層186。每一層183、184、185、及186沿著第一垂直部分188(大體上與基底172垂直)，先經(jīng)由第一彎曲部分189，穿過水平部分190(大體上與基底172呈水平)，再經(jīng)由第二彎曲部分191，然后沿著第二垂直部分192(大體上與基底172垂直)伸展。注意在某些實施例中，垂直部分188及192與水平部分190可呈非直角。另外，在某些實施例中，彎曲部分189及191可呈現(xiàn)如圖4E至圖4H所示的圓弧形。
回到圖10A，位線181在MTJ結(jié)構(gòu)180上形成，且可稍微與編程線176垂直。位線181是一導線，因此可由導電材料(諸如金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物)形成，例如銅或鋁。
如上所述，MRAM存儲單元170可適用于圖7所示的1T1MTJ陣列結(jié)構(gòu)。圖10A及圖10B中的組成元件可用以成為圖7中1T1MTJ陣列某部分110的組成元件如下MTJ結(jié)構(gòu)180可用作MTJ結(jié)構(gòu)111，電極179可用作電極114，位線181可用作位線BL，編程線176可用作編程線PL，而字線WL及晶體管113可在CMOS層173形成。穿孔(via)或其它導電結(jié)構(gòu)(未在圖10A顯示)可在CMOS層173被用來耦接電極179至一晶體管。
形成包括彎曲磁阻結(jié)構(gòu)的存儲單元的過程，將配合圖11A至圖14E說明如下。
圖11A是顯示MRAM元件200在基底202上形成的剖面圖。(雖未顯示)半導體元件及其它各層可在基底202內(nèi)或其上方形成。例如邏輯晶體管可在基底202內(nèi)以傳統(tǒng)方法形成。第一介電層204在基底202上方(例如通過化學氣相沉積(chemical vapordeposition；CVD)、物理氣相沉積(physical vapor deposition；PVD)、熱成長(thermal growth)、或其組合方法)形成。
如圖11B所示，第一介電層204通過諸如微影技術(shù)(photolithography)及蝕刻(etching)來定義圖案，以形成開口(opening)206。接著，如圖11C所示，第一金屬層208可通過薄膜沉積技術(shù)(thin-film deposition technique)(例如電鍍(electroplating)及濺鍍(sputtering))，沿著開口206的邊壁及第一介電層204上暴露面沉積。第一金屬層208是MRAM元件200的導線(例如位線)且將耦接至周邊CMOS控制晶體管(調(diào)節(jié)存儲單元的讀取與寫入)。第一金屬層208多余的材料可通過諸如微影技術(shù)及蝕刻來去除，以形成開口210。
如圖11D所示，MTJ結(jié)構(gòu)212各層在第一金屬層208上沉積而成。更明確地說，是沿著開口210的邊壁沉積而成。其各層包括由薄膜沉積而成的第一鐵磁層、由任何氧化技術(shù)在第一鐵磁層上以非磁性材料而形成的間隔層、以及由薄膜沉積在非磁性層上而形成的第二鐵磁層。MTJ結(jié)構(gòu)212亦可包括在第二鐵磁層上形成的反鐵磁層，用以固定第二鐵磁層的磁化方向。在形成MTJ結(jié)構(gòu)212的每一層后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。接著，電極214可通過諸如薄膜沉積技術(shù)在MTJ結(jié)構(gòu)212之上沉積而成。穿孔(via)或其它導電結(jié)構(gòu)(未顯示)可通過已知技術(shù)在基底202內(nèi)或上方被用來耦接電極214至一半導體元件。在形成電極214之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除，以形成開口216。
接著，如圖11E所示，第二介電層(例如絕緣層)218可通過任何氧化技術(shù)在電極214上形成。在形成第二介電層218之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除，以形成開口220。
接著，如圖11F所示，第二金屬層222可通過薄膜沉積技術(shù)(例如電鍍及濺鍍)在開口220沉積。第二金屬層222是MRAM元件200的導線(例如編程線)且將耦接至周邊CMOS控制晶體管(調(diào)節(jié)存儲單元的讀取與寫入)。MRAM元件200可通過回蝕(etchback)或化學機械拋光法(chemical mechanical polishing；CMP)來夷平，特別是去除那些不在開口220內(nèi)的第二金屬層222。
圖12A是顯示MRAM元件250在基底252上形成的剖面圖。(雖未顯示)半導體元件及其它各層可在基底252內(nèi)或其上方形成。例如邏輯晶體管可在基底252內(nèi)以傳統(tǒng)方法形成。第一介電層254在基底252上方，通過化學氣相沉積、物理氣相沉積、熱成長、或其組合方法來形成。
如圖12B所示，第一介電層254通過諸如微影技術(shù)及蝕刻來定義圖案，以形成開口256。接著，如圖12C所示，第一金屬層258可通過薄膜沉積技術(shù)(例如電鍍及濺鍍)，沿著開口256的邊壁及第一介電層254上暴露面沉積。第一金屬層258是MRAM元件250的導線(例如編程線)且將耦接至周邊CMOS控制晶體管(調(diào)節(jié)存儲單元的讀取與寫入)。第一金屬層258多余的材料可通過諸如微影技術(shù)及蝕刻來去除，以形成開口260。
如圖12D所示，第二介電層(例如絕緣層)262可通過任何氧化技術(shù)在開口260的邊壁及第一金屬層258上暴露面形成。在形成第二介電層262之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除，以形成開口266。
接著，如圖12E所示，電極264可通過諸如薄膜沉積技術(shù)，沿著開口266的邊壁及第二介電層262上暴露面沉積。穿孔(via)或其它導電結(jié)構(gòu)(未顯示)可通過已知技術(shù)在基底252內(nèi)或上方被用來耦接電極264至一半導體元件。在形成電極264之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。接著，MTJ結(jié)構(gòu)268各層在電極264上沉積而成。其各層包括由薄膜沉積而成的第一鐵磁層、由任何氧化技術(shù)在第一鐵磁層上以非磁性材料而形成的間隔層、以及由薄膜沉積在非磁性層上而形成的第二鐵磁層。MTJ結(jié)構(gòu)268亦可包括在電極264與第一鐵磁層之間形成的反鐵磁層，用以固定第一鐵磁層的磁化方向。在形成MTJ結(jié)構(gòu)268的每一層后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除，以形成開口270。
接著，如圖12F所示，第二金屬層272可通過薄膜沉積技術(shù)(例如電鍍及濺鍍)在開口270沉積。第二金屬層272是MRAM元件250的導線(例如位線)且將耦接至周邊CMOS控制晶體管(調(diào)節(jié)存儲單元的讀取與寫入)。MRAM元件250可通過回蝕(etchback)或化學機械拋光法(chemical mechanical polishing；CMP)來夷平，特別是去除那些不在開口270內(nèi)的第二金屬層272。
圖13A是顯示MRAM元件300在基底302上形成的剖面圖。(雖未顯示)半導體元件及其它各層可在基底302內(nèi)或其上方形成。例如邏輯晶體管可在基底302內(nèi)以傳統(tǒng)方法形成。第一介電層304在基底302上方，通過化學氣相沉積、物理氣相沉積、熱成長、或其組合方法來形成。
如圖13B所示，第一金屬層308可通過任何薄膜沉積技術(shù)(例如電鍍及濺鍍)，在第一介電層304的上方表面沉積而成。第一金屬層308通過諸如微影技術(shù)及蝕刻來定義圖案，以形成貫穿該頁面的結(jié)構(gòu)。第一金屬層308是MRAM元件300的導線(例如位線)且將耦接至周邊CMOS控制晶體管(調(diào)節(jié)存儲單元的讀取與寫入)。
接著，如圖13C所示，MTJ結(jié)構(gòu)312各層在第一金屬層308表面及第一介電層304上暴露面沉積而成。其各層可包括由薄膜沉積而成的第一鐵磁層、由任何氧化技術(shù)在第一鐵磁層上以非磁性材料而形成的間隔層、以及由薄膜沉積在非磁性層上而形成的第二鐵磁層。MTJ結(jié)構(gòu)312亦可包括在第二鐵磁層上形成的反鐵磁層，用以固定第二鐵磁層的磁化方向。在形成MTJ結(jié)構(gòu)312的每一層后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。接著，電極314可通過諸如任何薄膜沉積技術(shù)，在MTJ結(jié)構(gòu)312上方表面沉積而成。穿孔(via)或其它導電結(jié)構(gòu)(未顯示)可通過已知技術(shù)在基底302內(nèi)或上方被用來耦接電極314至一半導體元件。在形成電極314之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。
接著，如圖13D所示，第二介電層(例如絕緣層)318可通過任何氧化技術(shù)在電極314的上方表面形成。在形成第二介電層318之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。
接著，如圖13E所示，第二金屬層322可通過任何薄膜沉積技術(shù)(例如電鍍及濺鍍)在第二介電層318上沉積。第二金屬層322是MRAM元件300的導線(例如編程線)且將耦接至周邊CMOS控制晶體管(調(diào)節(jié)存儲單元的讀取與寫入)。在形成第二金屬層322之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。
圖14A是顯示MRAM元件350在基底352上形成的剖面圖。半導體元件及其它各層可在基底352內(nèi)或其上方形成(未顯示)。例如邏輯晶體管可在基底352內(nèi)以傳統(tǒng)方法形成。第一介電層354是于基底352上方，通過化學氣相沉積、物理氣相沉積、熱成長、或其組合方法來形成。
如圖14B所示，第一金屬層358可通過任何薄膜沉積技術(shù)(例如電鍍及濺鍍)，在第一介電層354的上方表面沉積而成。第一金屬層358通過諸如微影技術(shù)及蝕刻來定義圖案，以形成貫穿該頁面的結(jié)構(gòu)。第一金屬層358是MRAM元件350的導線(例如編程線)且將耦接至周邊CMOS控制晶體管(調(diào)節(jié)存儲單元的讀取與寫入)。
接著，如圖14C所示，第二介電層(例如絕緣層)362在第一金屬層358表面及第一介電層354暴露面上形成。在形成第二介電層362之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。
接著，如圖14D所示，電極364可通過諸如任何薄膜沉積技術(shù)，在第二介電層362上方表面沉積而成。穿孔(via)或其它導電結(jié)構(gòu)(未顯示)可通過已知技術(shù)在基底352內(nèi)或上方被用來耦接電極364至一半導體元件。在形成電極364之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。接著，MTJ結(jié)構(gòu)368各層在電極364上沉積而成。其各層可包括由薄膜沉積而成的第一鐵磁層、由任何氧化技術(shù)在第一鐵磁層上以非磁性材料而形成的間隔層、以及由薄膜沉積在非磁性層上而形成的第二鐵磁層。MTJ結(jié)構(gòu)368亦可包括在電極364與第一鐵磁層之間形成的反鐵磁層，用以固定第一鐵磁層的磁化方向。在形成MTJ結(jié)構(gòu)368的每一層后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。
接著，如圖14E所示，第二金屬層372可通過任何薄膜沉積技術(shù)(例如電鍍及濺鍍)在MTJ結(jié)構(gòu)368上沉積。第二金屬層372是MRAM元件350的導線(例如位線)且將耦接至周邊CMOS控制晶體管(調(diào)節(jié)存儲單元的讀取與寫入)。在形成第二金屬層372之后，多余的材料可通過諸如微影技術(shù)及蝕刻來去除。
任何上述實施例所使用的材料可以下列方式選擇?；卓蔀榻^緣層上覆硅的基底或包括硅、鍺、及(或)碳等材料的任何型態(tài)基底。第一及第二介電層(包括那些被作為絕緣層)可包括硅氧化物或硅氮化物，例如以硅氧烷(tetraethylorthosilane；TEOS)形成的二氧化硅(silicon dioxide)，或任何其他介電材料，諸如低介電常數(shù)材料(也就是介電常數(shù)低于二氧化硅的介電材料)。金屬層(例如位線、編程線、電極)可以包括金屬、金屬硅化物、金屬氧化物、多晶硅、多晶硅化鍺、或其化合物等導電材料來形成。例如銅、鋁、鎢、或金。鐵磁層可以包括鈷、鐵、鎳、或其合金等鐵磁性材料來形成。例如Co90Fe10(下標是指所占百分比)合金、CoFeNi合金、Ni80Fe20合金(高導磁合金；高(導)磁鎳鋼)。間隔層可為以絕緣材料形成的穿隧能障，例如鋁氧化物Al2O3或鋁氮化物AlN。反鐵磁層可以包括鐵(iron；Fe)、鉑(platinum；Pt)、銥(iridium；Ir)、銠(rhodium；Rh)、釕(ruthenium；Ru)、鈀(palladium；Pd)等與錳(manganese；Mn)合金的反鐵磁性材料來形成。例如FeMn合金、PtMn合金、PtPdMn合金、或IrMn合金。
于此所述的彎曲磁阻結(jié)構(gòu)中可有額外若干層(未顯示)。例如鐵磁性被固定層可為多個層結(jié)構(gòu)，包括一合成反鐵磁性(syntheticantiferromagnetic；SAF)結(jié)構(gòu)，該合成反鐵磁性結(jié)構(gòu)包括一對由釕(ruthenium；Ru)層分隔的鐵磁層。要注意的是，此處所指的“層”不應被解釋為強加限制于上，特別是有關于如何形成，例如此處所指的“層”可以一個以上的步驟形成，諸如使用一個以上的沉積步驟。各層適當厚度總結(jié)于如下表1(可適用于本彎曲磁阻結(jié)構(gòu)的任何實施例，包括任何揭露的實施例)。在表1中，“FM FREE”是指任何鐵磁性自由層、“FM PINNED”是指任何鐵磁性被固定層、“AFM”是指任何反鐵磁性施固定層、而“SPACER”則是指任何間隔層或穿隧能障。應注意的是，列出厚度的用意并非要加以限制，僅為提供范例之用。
表1

在上述磁阻結(jié)構(gòu)(諸如MTJ)中，可包括一連串的自由層(間隔層；被固定層；施固定層)。在此結(jié)構(gòu)中，自由層的磁化方向受所施加磁場任意改變。被固定層的磁化方向受與反鐵磁性施固定層交換耦合(exchange coupling)的影響，而固定在某一方向。反鐵磁性施固定層為了具有某交換偏移(exchange bias)以決定所施與的固定方向，或鐵磁性被固定層要被設定的磁化方向，可在制造期間將其初始化。
反鐵磁性施固定層的交換偏移(exchange bias)可利用后述初始化過程并參見圖15來設定。如圖15所示的結(jié)構(gòu)380是包括反鐵磁性施固定層及鐵磁性被固定層的MTJ結(jié)構(gòu)。結(jié)構(gòu)380在基底382上形成，明確地說，是越過基底382上的階狀物384。因此，結(jié)構(gòu)380是一彎曲磁阻結(jié)構(gòu)。為了初始化反鐵磁性施固定層的交換偏移及固定鐵磁性被固定層的磁化方向，結(jié)構(gòu)380被加熱至一阻隔溫度(blocking temperature)(例如等于或大于反鐵磁性材料的Néel溫度)，接著再冷卻至目前磁場環(huán)境周圍的溫度。如圖15中所標示“N”與“S”的塊狀物是為了說明存在一磁場。箭頭則是為了說明所施加磁場的磁雙極矩的方向。
在初始化期間，施加一方向與欲磁化的方向平行的強力磁場(例如2000Oersteds)。在目前所施加的磁場，結(jié)構(gòu)380被加熱至一阻隔溫度，例如大于200℃，在200℃至300℃的范圍內(nèi)。結(jié)構(gòu)380可被加熱一段必要的時間，例如視材料而定，從15分鐘至數(shù)小時。接著再冷卻以固定鐵磁性被固定層的磁化及交換偏移至期望的方向。介于反鐵磁性施固定層與鐵磁性被固定層間的磁交換耦合(magnetic exchange coupling)會固定鐵磁性被固定層的磁化方向，如圖15中箭頭所示的方向。
圖15所示的配置可改變以適用任何形狀的彎曲磁阻結(jié)構(gòu)(包括任何上述揭露的實施例)。因此，根據(jù)本概念的初始化過程可用于任何磁阻結(jié)構(gòu)(包括此處所揭露)，且該過程可在形成反鐵磁性施固定層與鐵磁性被固定層之后(例如形成其他各層之前或之后)執(zhí)行。
遵循此處所揭露的概念及原理，可另有其他實施例。例如雖然此處所揭露彎曲磁阻結(jié)構(gòu)的彎曲數(shù)目為一或二，但是其他實施例可擁有任何彎曲數(shù)目。再者，雖然此處所圖解的彎曲部分大體上呈現(xiàn)直角，但是其實可為任何角度的夾角。此外，彎曲部分可包括任何非平面形狀，例如折彎(bend)、扭曲(twist)、交疊(fold)、弧線(curve)、折返(turn)、或其他任何非平面結(jié)構(gòu)的形狀。額外的實施例可包括單一連續(xù)彎曲(諸如圓頂狀)，或多重連續(xù)彎曲(諸如正弦波形結(jié)構(gòu))。雖然此處實施例，所有各層皆延伸貫穿整個結(jié)構(gòu)，但是其它實施例可以只有部分層數(shù)延伸整個結(jié)構(gòu)的某些部分。雖然上述實施例包括一彎曲部分，介于與基底呈水平及垂直的兩部分，但是額外的實施例可包括一個以上的彎曲部分，介于與基底呈任何角度的兩部分，其兩部分與基底皆位于同一角度，或皆位于不同角度，例如一彎曲部分介于皆與基底呈垂直的兩部分，或一彎曲部分介于皆與基底呈水平的兩部分。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權(quán)利要求書所界定的范圍為準。
附圖中符號的簡單說明如下10磁性隨機存取存儲器陣列的某部分12、13、14、15、16、17、18、19存儲單元20、21、22、23、24、25、26、27磁阻堆疊30、31、32、33、34、35、36、37晶體管40、41、WL、WL1、WL2字線42、43、99、120、153、176、PL、PL1、PL2編程線45、46、47、48、95、126、148、181、BL、BL1、BL2、BL3、BL4位線50典型MTJ結(jié)構(gòu)52、100、128、158、186鐵磁性自由層54、101、129、157、185非磁性間隔層56、102、130、156、184鐵磁性被固定層58、103、131、155、183反鐵磁性施固定層60、63、67、69、70、72、75、78、81彎曲磁阻結(jié)構(gòu)60A、60B、60C彎曲磁阻結(jié)構(gòu)60的某部分601、631、721、751反鐵磁性施固定層(鐵磁性自由層)602、632、722、752鐵磁性被固定層(非磁性間隔層)603、633、723、753非磁性間隔層(鐵磁性被固定層)604、634、724、754鐵磁性自由層(反鐵磁性施固定層)61、64、66、73、76、79、82、92、117、142、172、202、252、302、352、382基底63A、63B、63C彎曲磁阻結(jié)構(gòu)63的某部分67A、67B、67C彎曲磁阻結(jié)構(gòu)67的某部分70A、70B、70C彎曲磁阻結(jié)構(gòu)70的某部分
72A、72B、72C彎曲磁阻結(jié)構(gòu)72的某部分75A、75B、75C彎曲磁阻結(jié)構(gòu)75的某部分78A、78B、78C彎曲磁阻結(jié)構(gòu)78的某部分81A、81B、81C彎曲磁阻結(jié)構(gòu)81的某部分90、115、140、170MRAM存儲單元93、118、144、173CMOS層94、119、146、174介電層94A、94B、119A、119B介電階狀物96、124、150、180彎曲MTJ結(jié)構(gòu)97、114、123、151、179、214、264、314、364電極98、122、152、178絕緣層105彎曲MTJ結(jié)構(gòu)96的第一垂直部分106彎曲MTJ結(jié)構(gòu)96的第一彎曲部分107彎曲MTJ結(jié)構(gòu)96的水平部分108彎曲MTJ結(jié)構(gòu)96的第二彎曲部分109彎曲MTJ結(jié)構(gòu)96的第二垂直部分1101T1MTJ陣列某部分111、212、268、312、368、380MTJ結(jié)構(gòu)113晶體管133彎曲MTJ結(jié)構(gòu)124的第一垂直部分134彎曲MTJ結(jié)構(gòu)124的第一彎曲部分135彎曲MTJ結(jié)構(gòu)124的水平部分136彎曲MTJ結(jié)構(gòu)124的第二彎曲部分137彎曲MTJ結(jié)構(gòu)124的第二垂直部分160彎曲MTJ結(jié)構(gòu)150的第一垂直部分161彎曲MTJ結(jié)構(gòu)150的第一彎曲部分162彎曲MTJ結(jié)構(gòu)150的水平部分
163彎曲MTJ結(jié)構(gòu)150的第二彎曲部分164彎曲MTJ結(jié)構(gòu)150的第二垂直部分188彎曲MTJ結(jié)構(gòu)180的第一垂直部分189彎曲MTJ結(jié)構(gòu)180的第一彎曲部分190彎曲MTJ結(jié)構(gòu)180的水平部分191彎曲MTJ結(jié)構(gòu)180的第二彎曲部分192彎曲MTJ結(jié)構(gòu)180的第二垂直部分200、250、300、350MRAM元件204、254、304、354第一介電層206、210、216、220、256、260、266開口208、258、308、358第一金屬層218、262、318、362第二介電層222、272、322、372第二金屬層384階狀物N、S磁極X、Y距離
權(quán)利要求
1.一種磁阻結(jié)構(gòu)，所述磁阻結(jié)構(gòu)包括一第一鐵磁層；一第二鐵磁層；一間隔層，介于上述第一鐵磁層與上述第二鐵磁層之間；以及一彎曲部分，位于上述第一鐵磁層、間隔層、與第二鐵磁層。
2.根據(jù)權(quán)利要求1所述的磁阻結(jié)構(gòu)，其特征在于，更包括與上述第一及第二鐵磁層其中之一相鄰的一反鐵磁層。
3.根據(jù)權(quán)利要求1所述的磁阻結(jié)構(gòu)，其特征在于，上述第一鐵磁層、第二鐵磁層、與間隔層一同延伸至一特定長度，且其中上述彎曲部分介于延伸至一第一長度的一第一部分與延伸至一第二長度的一第二部分之間。
4.一種磁阻元件，所述磁阻元件包括一基底；及一磁阻結(jié)構(gòu)，形成于上述基底上，上述磁阻結(jié)構(gòu)包括一第一鐵磁層、一第二鐵磁層、介于上述第一鐵磁層與上述第二鐵磁層間的一間隔層、以及位于上述第一鐵磁層、間隔層、與第二鐵磁層的一彎曲部分。
5.根據(jù)權(quán)利要求4所述的磁阻元件，其特征在于，更包括與上述第一及第二鐵磁層其中之一相鄰的一反鐵磁層。
6.根據(jù)權(quán)利要求4所述的磁阻元件，其特征在于，上述磁阻結(jié)構(gòu)包括一磁性穿隧接面，而間隔層包括一穿隧能障。
7.根據(jù)權(quán)利要求4所述的磁阻元件，其特征在于，更包括介于上述基底與上述磁阻結(jié)構(gòu)間的一晶體管，以及耦接至上述磁阻結(jié)構(gòu)與上述晶體管的一電極。
8.一種存儲單元，所述存儲單元包括一基底；多個介電階狀物；一第一導電層，形成于上述介電階狀物之上與之間；一第二導電層，形成于上述介電階狀物之間；一磁阻結(jié)構(gòu)，形成于上述第一及第二導電層之間，以及形成于上述介電階狀物之間，上述磁阻結(jié)構(gòu)包括沿著一個以上的上述介電階狀物的一側(cè)邊伸展的一第一部分，以及在上述介電階狀物之間伸展的一第二部分；一電極，耦接至上述磁阻結(jié)構(gòu)；以及一絕緣層，形成于上述電極與上述第一或第二導電層其一之間。
9.根據(jù)權(quán)利要求8所述的存儲單元，其特征在于，上述磁阻結(jié)構(gòu)包括一磁性穿隧接面，其中上述磁性穿隧接面包括一第一鐵磁層、形成于上述第一鐵磁層上的一穿隧能障、以及形成于上述穿隧能障上的一第二鐵磁層。
10.根據(jù)權(quán)利要求8所述的存儲單元，其特征在于，上述絕緣層形成于上述電極與上述第一導電層之間，而上述電極則形成于上述磁阻結(jié)構(gòu)與上述絕緣層之間。
11.一種存儲單元，所述存儲單元包括一介電層；一第一導電層，形成于上述介電層之上；一第二導電層，形成于上述第一導電層之上；一磁阻結(jié)構(gòu)，形成于上述第一及第二導電層之間，上述磁阻結(jié)構(gòu)包括沿著上述第一導電層的一側(cè)邊伸展的一第一部分，以及延伸越過上述第一導電層上方的一第二部分；一電極，耦接至上述磁阻結(jié)構(gòu)；以及一絕緣層，形成于上述電極與上述第一或第二導電層其一之間。
12.根據(jù)權(quán)利要求11所述的存儲單元，其特征在于，上述磁阻結(jié)構(gòu)包括一磁性穿隧接面，其中上述磁性穿隧接面包括一第一鐵磁層、形成于上述第一鐵磁層上的一穿隧能障、以及形成于上述穿隧能障上的一第二鐵磁層。
13.根據(jù)權(quán)利要求11所述的存儲單元，其特征在于，上述絕緣層形成于上述電極與上述第一導電層之間，而上述電極則形成于上述磁阻結(jié)構(gòu)與上述絕緣層之間。
14.根據(jù)權(quán)利要求11所述的存儲單元，其特征在于，上述絕緣層形成于上述電極與上述第二導電層之間，而上述電極則形成于上述磁阻結(jié)構(gòu)與上述絕緣層之間。
15.根據(jù)權(quán)利要求11所述的存儲單元，其特征在于，上述第一導電層的側(cè)邊從上方沿著一第一方向伸展，而其中上述磁阻結(jié)構(gòu)包括一層以上具有一第二方向的一磁化方向，且其中上述第二方向與上述第一方向垂直。
全文摘要
本發(fā)明提供一種磁阻結(jié)構(gòu)、磁阻元件、與存儲單元，具體涉及一種非平面的磁阻結(jié)構(gòu)，包括一個以上的彎曲部分，介于第一部分與第二部分之間，其中第一部分稍微與基底呈垂直，而第二部分稍微與基底呈水平。上述結(jié)構(gòu)可用于存儲元件，如MRAM存儲元件，在不減少表面積的情況下，與先前平面磁阻結(jié)構(gòu)相比，其存儲密度增加。
文檔編號H01L43/08GK1783335SQ20051010599
公開日2006年6月7日 申請日期2005年10月8日 優(yōu)先權(quán)日2004年10月5日
發(fā)明者林俊杰 申請人:臺灣積體電路制造股份有限公司