專利名稱：存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲單元，尤其涉及以碳化硅為基礎(chǔ)的存儲單元。
背景技術(shù)：
因為必須定期刷新存儲的信息，并且當存儲單元不再連接到電源時，信息會丟失，所以在當前以硅為基礎(chǔ)的技術(shù)中的動態(tài)隨機存取存儲器件是易失性的。
在現(xiàn)代的電子系統(tǒng)中快閃存儲器提供互補功能?？扉W存儲器使用浮柵，其通過周圍的絕緣材料充電或放電來改變邏輯狀態(tài)。它是只讀存儲器(ROM)，因為寫入信息費時太長并且限于一定數(shù)量的寫入循環(huán)，所以不能用于RAM應(yīng)用。然而，它提供了信息的非易失性存儲，即使電源與存儲單元斷開，信息也會被保持?？扉W存儲器也取決于工藝，并且實際上需要通過同一個芯片上的具有內(nèi)置修正的微處理器來補償這些工藝波動，以對工藝進行調(diào)整。
已經(jīng)試圖形成非易失性隨機存取存儲器(NVRAM)器件——具有硅RAM的存取特性并具有硅ROM(快閃存儲器)的保留時間的存儲單元——并且美國專利6373095是一個例子。
在開發(fā)存儲器件中的另一個挑戰(zhàn)是增加存儲容量，實現(xiàn)該目標的一個方法是減小單元面積(在當前的DRAM中為8F2)。F是最小特征(通過某種技術(shù)可以實現(xiàn)的最小線寬)，8F2表明目前發(fā)展水平的存儲單元的結(jié)構(gòu)為每個單元占用8F2的面積。該挑戰(zhàn)已經(jīng)由S.Okhonin、M.Nagoga、J.M.Sallese和P Fazan(IEEE Electron Device letters Vol 23No 2 Feb 2002)進行了略述。在DRAM中使用一個晶體管一個電容器(1T1C)單元的情況下，按比例縮小特征尺寸的限制因素是存儲容量取決于F。快閃存儲器提供更高的存儲容量，因為它使用每個單元具有2個以上邏輯電平可能性的較小的一晶體管(1T)單元。盡管如此，由于需要把電子加速到足以注入到浮柵中的能量，所以存在對按比例縮小特征尺寸的限制。由隨著絕緣體厚度減小而疲勞的絕緣體的最小厚度設(shè)定了另一個因素。
沒有廣泛地使用碳化硅來生產(chǎn)主要以硅制造的半導(dǎo)體器件。在美國專利5831288、6218254和6281521中已經(jīng)提出把碳化硅用于晶體管應(yīng)用，而不是用于存儲器件。
美國專利6365919公開了碳化硅結(jié)場效應(yīng)晶體管(JFET)。
美國專利5465249公開了兩種可能的以碳化硅實現(xiàn)1T1C單元的方式，以實現(xiàn)具有快速寫入和實際上無限次數(shù)的寫入循環(huán)(動態(tài)NVRAM)的非易失性RAM(NVRAM)。兩個實現(xiàn)方式之間的差別在于晶體管的類型在一種情況下為SiC雙極結(jié)晶體管(BJT)，在另一種情況下為SiC金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。在兩種情況下，實現(xiàn)電容器作為SiC上的金屬氧化物半導(dǎo)體(MOS)電容器。作為1T1C單元，通過檢測電容器讀取存儲器。
美國專利5510630公開了基于SiC的具有用于MOSFET(累積型MOSFET)和層疊多晶硅-介質(zhì)-金屬電容器的特殊結(jié)構(gòu)的1T1C單元。
美國專利5801401、5989958和6166401公開了使用碳化硅浮柵的ROM器件。
本發(fā)明的一個目的是提供一種能夠具有較小的特征尺寸并且避免快閃存儲器的缺點的動態(tài)NVRAM。另一個目的是提供一種能夠更大幅度地按比例縮小并顯著地降低功率消耗的單元。這毫無疑問也將增加存儲器件的密度。
發(fā)明簡介為此，本發(fā)明利用碳化硅提供一種一個晶體管(1T)的NVRAM單元，以提供不平衡的電荷隔離以及快速和非破壞性的充電/放電。為了能夠檢測受控制的阻抗(和許多存儲器電平)而不是電容器，單元引入可以用硅或碳化硅實現(xiàn)的存儲晶體管。
本發(fā)明部分地以如下情況的實現(xiàn)為基礎(chǔ)，即，氮化的SiO2-SiC界面導(dǎo)致不平衡電荷的長期保留，這適于開發(fā)非易失性存儲器存儲器件。制備器件的工藝以通過在NO或N2O環(huán)境中的直接氧化物生長或氧化物退火進行的SiC-SiO2界面的氮化為基礎(chǔ)。
本發(fā)明的一個實施例是1T快閃存儲器單元(現(xiàn)有技術(shù))的改進。可以認為1T快閃存儲器單元的浮柵是連接在兩個電容器端子之間——一個電容器在控制柵極與浮柵之間，另一個電容器在浮柵與晶體管的溝道之間。然后，可以把本發(fā)明的本實施例簡單地描述成SiC二極管對控制柵極側(cè)上的電容器的替換。SiC二極管可以提供通過被替換的電容器取得的電荷保留，因為在鈍化的SiC區(qū)域中體與表面電荷的產(chǎn)生/復(fù)合實際上可以忽略。重要地，SiC二極管也可以提供快速和非破壞性的電荷除去/蓄積，避免由被替換的電容器施加的限制。設(shè)計二極管作為參考二極管，能夠使用正向和反向?qū)妷?，用于更容易的充電和放電操作。具有二極管隔離的該1T單元能夠直接地實現(xiàn)在本快閃存儲器中使用的結(jié)構(gòu)，特別是確定為用于代碼和數(shù)據(jù)存儲的工業(yè)標準的NOR和NAND陣列。
因此，在本發(fā)明的另一個方案中提供包括一個晶體管單元的動態(tài)非易失性隨機存取存儲器，其中碳化硅器件代替控制柵極與浮柵之間的電容器，并且通過檢測晶體管的源極與漏極端之間的電阻讀取信息。碳化硅器件可以是二極管最好是參考型二極管，或者可以是控制開關(guān)最好是晶體管。在本發(fā)明中公開的具有二極管隔離的1T單元并不局限于SiC二極管。雖然SiC二極管為最大化保持時間所必需，但是就增加存儲容量而言，使用其它材料仍然可以具有顯著的優(yōu)點。即使需要如常規(guī)動態(tài)RAM那樣通過電刷新存儲單元周期性地刷新信息，存儲容量增至高于現(xiàn)有的單元可以實現(xiàn)的水平仍然允許獨特的應(yīng)用。
在本發(fā)明的另一個實施例中，提供一種以硅或碳化硅實現(xiàn)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，位線(MOSFET漏極)與字線(MOSFET柵極)交叉，并且源極與字線平行。該MOSFET作為單晶體管(電容器更小)NVRAM單元。最好用接地的柵極(零柵極到襯底電壓)進行寫入操作。在本實施例中，通過無泄漏開關(guān)訪問存儲器陣列，并且正是無泄漏開關(guān)的實現(xiàn)依賴于鈍化的SiC中的低產(chǎn)生/復(fù)合率。雖然也可以使用其它基于SiC的開關(guān)(二極管、BJT等)，但是SiC MOSFET仍然是無泄漏開關(guān)的典型實現(xiàn)。
在任何一個實施例中，通過檢測電阻讀單元。這具有允許多個電平的結(jié)果，由此增加了存儲容量并消除了按比例縮小單元尺寸中的問題。
該結(jié)構(gòu)具有4F2的特征尺寸。另一個優(yōu)點是實現(xiàn)邏輯電平作為由溝道電荷引起的溝道電阻的至少兩個狀態(tài)，并且兩個電平的電阻值的差別不嚴格地取決于F。另一個優(yōu)點是由不同數(shù)量的溝道電荷產(chǎn)生的多電平邏輯，并由此產(chǎn)生電阻的多個電平。
與快閃存儲器相比，需要更低的電壓，并且充電和放電的速度大于快閃存儲器。本發(fā)明的存儲單元沒有快閃存儲器的缺點，而具有額外的好處，即，如果需要則單元可以具有幾個(無限的)邏輯狀態(tài)。本發(fā)明相對于快閃存儲器具有的另一個優(yōu)點是在快閃存儲器中，充電和放電是破壞性的，并且改變材料狀態(tài)，而在本發(fā)明中，鈍化的界面提供快速和非破壞性的電荷除去/蓄積。在本發(fā)明中，柵極通過二極管的充電和放電不改變形成二極管的材料的電特性，并且不以任何方式壓迫柵極氧化物。對于本發(fā)明的動態(tài)存儲單元，寫入循環(huán)的次數(shù)足夠高，并且放電/充電的速度足夠快以允許用于實時數(shù)據(jù)處理。SiC-SiO2界面的鈍化產(chǎn)生足夠長的電荷保持時間，以避免本發(fā)明的存儲單元如常規(guī)RAM的情況那樣需要電刷新。用本發(fā)明可實現(xiàn)超過7年的電荷保持時間。鈍化可以通過熱SiO2鈍化，或最好通過用NO或N2O在高溫下氮化表面。
制造SiC二極管的方法包括SiC外延層的蝕刻，以及形成″柔和″氮化的SiC-SiO2界面以便減小表面產(chǎn)生/復(fù)合率必需的步驟。制造SiCMOSFET的方法還包括形成″柔和″氮化的柵極氧化物必需的步驟，并隨后進行離子注入，然后完成MOSFET的形成。最好使用自對準的MOSFET。
產(chǎn)生具有金屬柵極的自對準的MOSFET的制造方法提供性能改善(更好的按比例縮小F、降低的功耗以及減少通過柵極氧化物的泄漏)。通常用硅(用多晶硅或金屬柵極)制造自對準MOSFET。用SiC的挑戰(zhàn)是由于在通過用MOSFET柵極作為自對準掩模進行離子注入來形成漏極和源極區(qū)之后需要高溫退火以激活漏極和源極區(qū)的摻雜?？梢栽谑覝叵逻M行離子注入，但是這要求非常高的退火溫度(＞1400℃)。替代方法是在高溫下(大約800℃)進行離子注入，在這樣情況下，高達1300℃的后注入退火溫度是足夠的。對此的挑戰(zhàn)是發(fā)現(xiàn)一種對于柵極氧化物具有必要的附著力并且能夠承受高溫離子注入的金屬(或基于金屬的結(jié)構(gòu))。首選的金屬是鉬，并且這允許滿足通過熱離子注入制造自對準的SiC MOSFET的條件的Mo柵極工藝。其它合適的材料為P+多晶硅和鉑的硅化物。該優(yōu)選方法的基本特征是帽蓋介質(zhì)(例如，淀積的氧化物)的使用，以防止Mo柵極的升華，以及通過薄金屬膜涂敷帽蓋介質(zhì)，以避免在離子注入期間破壞電荷效果。
在本發(fā)明的另一個方案中，提供由1T單元構(gòu)成的動態(tài)NVRAM，其中晶體管形成如下(a)多晶硅體，(b)作為源極和漏極區(qū)的金屬或重摻雜的多晶硅接觸，以及
(c)與隔離二極管的陽極或陰極結(jié)合的SiC柵極。
關(guān)鍵材料和工藝上的考慮通過以下實現(xiàn)本發(fā)明的存儲單元的正確功能(1)低產(chǎn)生/復(fù)合率以及(2)通過柵極氧化物的低滲漏。
對低產(chǎn)生/復(fù)合率的要求是硅不能用來實現(xiàn)非常長的存儲時間的原因。至少就關(guān)心的體復(fù)合率而言，許多具有寬能隙的半導(dǎo)體材料理論上可以滿足該要求。然而，困難在于在具有寬能隙的半導(dǎo)體與介質(zhì)之間實現(xiàn)高質(zhì)量的界面，從而充分地降低表面復(fù)合率。SiC的自然氧化物是二氧化硅，與在迄今僅開發(fā)的工業(yè)標準半導(dǎo)體-介質(zhì)界面相同的介質(zhì)——硅-二氧化硅界面。SiC是唯一能夠以其自然介質(zhì)提供高質(zhì)量界面的寬能隙材料，因此在本發(fā)明中無泄漏開關(guān)(二極管或晶體管)的實現(xiàn)實際上限于碳化硅襯底。存在許多SiC多型體(poiytype)(3C、4H、6H、...)，并且它們中的每一個都滿足必要的要求。3C SiC的能隙是大約2.4eV，與其它的普通(common)多型體(6H大約3.0eV，4H SiC大約3.2eV)相比為較小的值。這意味著產(chǎn)生/復(fù)合率在所有普通多型體當中是最大的。然而，具有優(yōu)質(zhì)柵極介質(zhì)界面的良好質(zhì)量的3C材料可以提供足夠低的產(chǎn)生/復(fù)合率，用于實現(xiàn)非易失性RAM。3CSiC的誘人之處是它可以淀積在硅上，允許結(jié)合在Si晶圓上的SiC膜或者例如通過由Hoya Advanced Semiconductor Technologies(HAST)開發(fā)的工藝的大直徑的獨立SiC晶圓。SiC與柵極介質(zhì)之間的接觸面的質(zhì)量對兩種要求(低表面復(fù)合/產(chǎn)生率和通過柵極介質(zhì)的低泄漏)是必需的。本發(fā)明提供SiC與柵極介質(zhì)之間的接觸面的特殊處理，作為實現(xiàn)所需的高質(zhì)量接觸面的一種手段。該處理導(dǎo)致″氮化″的接觸面，其中氮原子除去并鈍化了界面的缺陷。通過直接氧化物生長或通過在高溫下(＞1000℃)在NO或N2O環(huán)境中的預(yù)生長氧化物的退火來實現(xiàn)接觸面氮化。
關(guān)鍵單元和結(jié)構(gòu)的考慮就單元設(shè)計和存儲器結(jié)構(gòu)而言的兩個主要方法將由1C1T和1T標明。
在現(xiàn)代的硅上DRAM中發(fā)現(xiàn)了1C1T方法。在這類單元中，晶體管用作訪問存儲電荷以記住不同的邏輯電平的電容器的開關(guān)。晶體管設(shè)置為在導(dǎo)通模式下的開關(guān)以便允許讀出存儲在電容器中的信息/電荷。因此，據(jù)說在這類單元中檢測電容器。雖然僅有一個晶體管，并且電容器重疊在晶體管之上，但是使用作為連接電容器的開關(guān)的晶體管使在晶體管區(qū)域外制造的接觸成為必需。因此，該單元的面積大于由單個晶體管占據(jù)的面積，并且通常等于8F2。相應(yīng)地，單元被標為1C1T，以將它與占有的面積不大于單個晶體管的面積的1T單元相區(qū)別。
具有用硅實現(xiàn)的晶體管的1C1T單元(如在現(xiàn)代DRAM中)是易失性的，意味著存儲的電荷必須周期性地刷新。電荷可以穿過MOSFET的柵極氧化物泄漏(如果柵極氧化物太薄)以及穿過MOSFET溝道泄漏(如果亞閾值或關(guān)斷電流過高)。在SiC中這兩種泄漏機制可以最小化到可忽略的程度。在硅的情況下，還由于高產(chǎn)生/復(fù)合率造成電荷泄漏的出現(xiàn)。該泄漏由所用材料(在現(xiàn)代DRAM中為硅)的能隙確定，并且不能通過單元設(shè)計來避免。如果用SiC實現(xiàn)1C1T單元中的晶體管，則產(chǎn)生/復(fù)合率可以降低到可忽略的程度，將1C1T單元轉(zhuǎn)換為非易失性RAM。這在美國專利5465249和5510630中公開了。
雖然用SiC實現(xiàn)1C1T單元解決了存儲器易失性的問題，但是與存儲容量有關(guān)的限制依然存在(1)特征尺寸F的減小受檢測小電容器的實際極限的限制(假定電容器量與F2成比例，則電容器量與單元面積成比例地減小)，(2)晶體管與電容器之間的橫向接觸導(dǎo)致較大的單元面積(大約8F2)。因此，在本創(chuàng)新中未使用1C1T單元的概念。
在本發(fā)明中公開的方法涉及通常在現(xiàn)代快閃存儲器中發(fā)現(xiàn)的1T單元的概念。該方法的優(yōu)點為(1)可以實現(xiàn)更小的單元面積(接近4F2)，(2)假定檢測MOSFET的電阻，則特征尺寸F的按比例縮小不受檢測機制的限制，以及(3)多重邏輯電平是實際上可行的。
所有這些優(yōu)點有助于實現(xiàn)更高的存儲容量，如由現(xiàn)代快閃存儲器實現(xiàn)的存儲容量高于由現(xiàn)代DRAM實現(xiàn)的存儲容量的事實證明的那樣。
應(yīng)該闡明，在快閃存儲器中的1T單元不是引入一個而是兩個垂直集成的電容器在浮柵與MOSFET溝道之間的MOS電容器以及在浮柵與控制柵極之間的電容器。在1C1T單元中僅有一個垂直集成的電容器。然而，就單元尺寸而言這沒有產(chǎn)生任何不同(關(guān)鍵因素是我們稱作1C1T的單元中的橫向連接的電容器)。
在快閃存儲器中的兩個垂直集成的電容器提供了實現(xiàn)電學中的浮柵的特殊方法。我們可以稱這類浮柵為電容器隔離柵。具有浮柵的主要優(yōu)點是在浮柵中捕獲的任何不平衡電荷可以保持非常長的一段時間。因此，這類1T單元成為構(gòu)造非易失性存儲器的基本塊。電容器隔離柵的固有缺點從在電荷蓄積到浮柵和從浮柵中除去電荷的過程中必須迫使電荷穿過電容器介質(zhì)的事實中顯露出來。結(jié)果是(1)充電/放電循環(huán)的次數(shù)是有限的，(2)充電和放電時間較長，(3)充電/放電機制給按比例縮小特征尺寸(F)施加了限制。
前兩個因素限制這類存儲器應(yīng)用到大家所熟悉的只讀存儲器，而第三個因素限制存儲容量的增加。
本發(fā)明提供1T存儲單元而不需要電容器隔離，因此，消除了與快閃存儲器有關(guān)的缺點。本發(fā)明還提供具有鈍化表面的SiC，其允許具有無數(shù)次循環(huán)的快速寫入的1T非易失性存儲單元。許多特殊的實現(xiàn)是可能的，特別是具有二極管隔離的1T單元和沒有柵極隔離的1T單元。
發(fā)明的詳細介紹參考


本發(fā)明的優(yōu)選實施例，其中圖1示出了相應(yīng)的現(xiàn)有技術(shù)用在快閃存儲器中的具有電容器隔離浮柵的1T單元的能帶圖；圖2示出了在本發(fā)明中公開的具有二極管隔離的1T單元的能帶圖；圖3是在不同溫度下測得的4H SiC上的MOS電容器的電荷保持時間的阿赫紐斯曲線(Arrhenius plot)；圖4是在不同溫度下測得的3C SiC上的MOS電容器的電荷保持時間的阿赫紐斯曲線；圖5是使用在本發(fā)明中公開的具有二極管隔離的1T單元的NOR存儲器陣列；圖6是參考二極管的I-V特性，定義了正向(VF)和反向(VR)導(dǎo)通電壓；圖7是在優(yōu)選實現(xiàn)中的具有二極管隔離的1T單元的剖視圖；圖8是用在NOR型陣列中的1T單元的布圖；圖9是在NOR型陣列中沒有柵極隔離的1T單元的剖面圖；圖10說明了沒有柵極隔離的1T單元的讀出狀態(tài)；圖11說明了在沒有柵極隔離的1T單元中邏輯0的寫入；圖12說明了在沒有柵極隔離的1T單元中邏輯1的寫入；圖13說明了適用于本發(fā)明的制造方法的步驟1；圖14說明了適用于本發(fā)明的制造方法的步驟2；
圖15說明了適用于本發(fā)明的制造方法的步驟3；圖16說明了適用于本發(fā)明的制造方法的步驟4；圖17說明了適用于本發(fā)明的制造方法的步驟5；圖18說明了適用于本發(fā)明的制造方法的步驟6；圖19說明了適用于本發(fā)明的制造方法的步驟8。
具有二極管隔離的1T單元這類單元是本發(fā)明的優(yōu)選實施例。與用在現(xiàn)代快閃存儲器中的電容器隔離1T單元的差別可以簡單地說明如下在浮柵與控制柵極之間的電容器用SiC二極管代替。
圖1示出了電容器隔離1T單元的剖面和能帶圖?？刂茤艠O與MOSFET的體之間零電壓的情況(圖1b)顯示出電子被捕獲在由浮柵和周圍的的柵極介質(zhì)產(chǎn)生的勢阱中。這允許長的電荷保持時間，因為甚至不平衡電荷也逃不出由兩側(cè)上的電容器介質(zhì)產(chǎn)生的高電位勢壘。正電壓加到控制柵極的情況(圖1c)顯示出浮柵與任何一個電容器的介質(zhì)之間的勢壘高度沒有改變。就電荷除去/蓄積而言，這引起問題。
圖2示出了具有二極管隔離的1T單元的剖面和能帶圖。在該例子中，實現(xiàn)二極管作為SiC中的NPN結(jié)構(gòu)，通過柵極介質(zhì)把其與由硅、多晶硅或任何其它半導(dǎo)體產(chǎn)生的MOSFET的體分開。零偏壓的情況(圖2b)顯示出與柵極介質(zhì)(二極管)相鄰的PN結(jié)產(chǎn)生勢阱，該勢阱可以以與由浮柵(圖1b)產(chǎn)生的勢阱相似的方式存儲電荷。原則上，在硅和任何其它半導(dǎo)體中的NPN結(jié)構(gòu)具有相同的能帶圖。與SiC情況的差別在于因為消除了所有的泄漏通道，所以可以在勢阱中保持不平衡電荷(1)由于寬能隙可以忽略PN結(jié)的耗盡層中的載流子產(chǎn)生，(2)由于較大的勢壘高度(＞1.5eV)可以忽略越過勢壘的發(fā)射，(3)可以忽略SiC與周圍介質(zhì)(SiO2)之間的界面處的產(chǎn)生/復(fù)合。這允許長的電荷保持時間，正如在電容器隔離1T單元的情況下。
正電壓加到控制柵極的情況(圖2c)顯示出外加電壓消除了勢壘，允許快速和非破壞性的除去負電荷(或相當于蓄積正電荷)。類似地，在控制柵極的負電壓通過從控制柵極側(cè)提高能帶來消除勢壘，允許快速和非破壞性的蓄積負電荷。這是由電容器與消除電容器隔離1T單元的缺點的二極管產(chǎn)生的勢壘之間的本質(zhì)區(qū)別。這是允許使用非易失性1T存儲單元以產(chǎn)生動態(tài)RAM(無數(shù)次的快速寫入周期)的差別。
如前所述，所公開的具有二極管隔離的1T單元的關(guān)鍵問題不是快速和非破壞性的電荷蓄積和除去，而是電荷保持。最近發(fā)表的結(jié)果(Cheong，Dimitrijev，Han，″Investigation of Electron-Hole Generationin MOS Capacitors on 4H SiC″，IEEE Trans.Electron Devices，vol.50，pp.1433-1439，June 2003)顯示出即使在4H SiC上的最高質(zhì)量的氮化界面中表面產(chǎn)生也是主要泄漏機制。因此，二極管隔離1T單元中的電荷保持的特點在于研究SiC上的MOS電容器中的電荷保持。圖3示出了這一對于4H SiC上的MOS電容器研究的結(jié)果?？梢钥吹?，在高溫下進行測量，以加速電荷產(chǎn)生。在別處說明了測量過程的細節(jié)(例如Cheong和Dimitrijev，″MOS Capacitor on 4H-SiC as a Nonvolatile MemoryElement″，IEEE Electron Dev.Lett.，vol.23，pp.404-406，July 2002)。假設(shè)阿赫紐斯型依靠溫度，可以把高溫下電荷保持時間的試驗結(jié)果推延到室溫。這樣得到的結(jié)果是4.6×109年。對3C SiC上的MOS電容器進行類似的研究，并且結(jié)果顯示在圖4中。推延到室溫給出了7.8年的電荷保持時間。3C SiC的能隙更窄，但是4H SiC與3C SiC的保持時間之間的差別大于如果能隙是主要原因而應(yīng)該具有的差別。該差別表示質(zhì)量差的3C材料，還意味著材料質(zhì)量進一步提高可以顯著的改善3C SiC上的電荷保持。
如上所述，氮化SiC-SiO2界面給公開的1T單元提供最大保持時間。然而，公開的具有二極管隔離的1T單元是新穎的，并即使當不用氮化的SiC-SiO2界面來實現(xiàn)或用其它半導(dǎo)體來實現(xiàn)時，也具有許多有用的特性。例如，如果用Si實現(xiàn)二極管，則電荷保持時間降低到低于一秒，但是與高存儲容量有關(guān)的特性仍然可以用來產(chǎn)生出眾的易失性DRAM。
讀存儲單元類似于用在快閃存儲器中的電容器隔離1T。在MOSFET溝道中的電荷取決于存儲在浮柵中的電荷的數(shù)量。假定溝道中的電荷決定溝道的電阻，讀只不過是通過把電壓加到MOSFET溝道的兩端并檢測所得到的電流來進行。
即使當在NOR型陣列(圖5)中使用這些單元時，柵極隔離二極管也允許單元編程而不會對任何相鄰的單元造成不必要的干擾。為了在單元的柵極蓄積正電荷，電壓VP加在相應(yīng)的字與位線之間。該電壓必須大于二極管的正向?qū)妷?，VF(圖6定義了參考二極管的正向VF和反向VR導(dǎo)通電壓)。如果在字線與地之間設(shè)定VP的一部分(Vw＝aVp，其中a＜1)，并且在地與位線之間設(shè)定其它部分[VB＝-(1-a)VP]，則在選定的二極管的陽極與陰極之間出現(xiàn)電壓VP。這導(dǎo)致該二極管進入正向?qū)Ｊ剑⑶以跂艠O蓄積正電荷，其與Vp-VF成比例。沿選定字線的所有單元的柵極將上升到Vw，然而，沒有其它位線如選擇單元的情況那樣降低到VB。如果Vp保持低于由VF和VR的值設(shè)定的最高限制，則沒有鄰近的二極管進入到正向或反向?qū)Ｊ健Ｍ瑯?，沿選定位線的所有單元的漏極降低到VB＜0，但是未選定的單元的柵極沒有上升到Vp，因此沒有鄰近單元將進入到正向或反向?qū)Ｊ健?br> 重要地，可以在最小和最大值之間調(diào)節(jié)VP，以在柵極蓄積不同數(shù)量的正電荷。這提供了用于設(shè)置單元不同邏輯電平的簡單機制。
一旦柵極充電，字線降低到VW＝0V，通過反向偏置二極管鎖定柵極的正電荷。位線也處于VB＝0V，以完成寫入周期。
為了準備單元寫入，可以通過類似的方法設(shè)置二極管處于反向?qū)Ｊ?，除去蓄積的電荷。在這種情況下，使用負的VN電壓代替VP，以使陰極與陽極之間的壓降大于VR，同時沒有干擾任何相鄰的單元。
該單元中的二極管和晶體管有許多可能的實現(xiàn)方式。圖7示出了在優(yōu)選實現(xiàn)方式中存儲單元的剖面圖。可見二極管在底部(在SiC或Si襯底上)，而晶體管建立在二極管的頂部上，并且假定柵極在晶體管的體下面，則看上去是顛倒的。這使得能夠在單晶SiC的外延層中簡單制造二極管。就關(guān)心的晶體管的體而言，可以通過在硅工藝中成熟的技術(shù)在沉積在圍繞二極管的氧化物上的多晶硅膜中產(chǎn)生。多晶硅膜的電阻通過與該結(jié)構(gòu)有關(guān)的場效應(yīng)受浮柵的電荷的影響。可以使用耗盡型或反型場效應(yīng)。為了檢測電阻，產(chǎn)生自對準的接觸，以接觸晶體管的體，如在普通MOSFET結(jié)構(gòu)中的源極和漏極那樣。該結(jié)構(gòu)可描述為具有金屬(或多晶硅)接觸的電荷控制的多晶硅電阻。雖然這是更明確的說明，但是該結(jié)構(gòu)在電學上起MOSFET的作用。
圖7所示的結(jié)構(gòu)示出了NPN型參考二極管和具有P型體的MOSFET，以配合圖5中的電氣圖。其它組合也是可能的，例如，PNP型參考二極管和具有P型或N型體的MOSFET。也可以以許多其它方式實現(xiàn)二極管和MOSFET。例如，二極管實現(xiàn)方式可以包括肖特基接觸并且可以利用在反向?qū)Ｊ街挟a(chǎn)生的雪崩。
用于圖7所示結(jié)構(gòu)的原材料為SiC或在頂部具有三個SiC外延層(NPN)的Si襯底。SiC襯底可以是SiC晶圓，在這樣的情況下，利用SiC優(yōu)秀的導(dǎo)熱性進行非常有效的散熱。這減輕了功耗限制，否則可能成為增加存儲容量的限制因素。確定的工藝步驟的組合可用來制造該結(jié)構(gòu)。通過蝕刻SiC外延層產(chǎn)生二極管，其中底部N外延層用來產(chǎn)生字線。通過氧化SiC產(chǎn)生柵極氧化物，氮化SiC-SiO2界面來最大化保持時間。通過多晶硅淀積、摻雜和蝕刻產(chǎn)生MOSFET的體。通過金屬或多晶硅淀積和蝕刻或化學和機械拋光(CMP)產(chǎn)生體的接觸(源極和漏極)。通過標準技術(shù)產(chǎn)生源極線和位線氧化物淀積、接觸孔開口和填充、標準CMP以及金屬淀積和蝕刻。
圖8說明用在NOR型陣列中的1T單元的布圖。如圖所示，位線(MOSFET的漏極)與字線(MOSFET的柵極)交叉。MOSFET的源極平行于字線(MOSFET的柵極)。這對應(yīng)于4F2的單元面積。
沒有柵極隔離的1T單元沒有任何柵極隔離的1T單元由S.Okhonin、M.Nagoga、J.M.Sallese和P Fazan(IEEE Electron Device letters Vol 23 No 2 Feb 2002)用在NOR型陣列中，以產(chǎn)生存儲容量增加的基于硅的易失性DRAM。以具有鈍化表面的SiC實現(xiàn)沒有柵極隔離的1T單元產(chǎn)生了構(gòu)成本發(fā)明的實施例的非易失性單元。
在本實施例中的存儲單元在MOSFET溝道中存儲少數(shù)載流子(在P型襯底上的N溝道MOSFET的情況下為電子)。假定存儲器MOSFET共用相同的襯底，并且沿字線的全部MOSFET具有相連的柵極，最好選擇柵極材料，從而在VG＝0V時表面不反轉(zhuǎn)。換句話說，最好選擇柵極材料，從而平坦帶狀電壓(VFB)對于N溝道MOSFET是負的。
為了降低表面產(chǎn)生/復(fù)合率、柵極泄漏和最小特征(F)，本實施例中的MOSFET的優(yōu)選實現(xiàn)方式為自對準結(jié)構(gòu)(自對準的柵極和源極/漏極區(qū))。已經(jīng)用硅(具有多晶硅或金屬柵極)制造了自對準MOSFET。對于SiC的挑戰(zhàn)是由于在用MOSFET柵極作為自對準掩模進行離子注入形成漏極和源極區(qū)之后需要高溫退火以激活漏極和源極區(qū)的摻雜?？梢栽谑覝叵逻M行離子注入，但是這要求非常高的退火溫度(＞1400℃)。替代方法是在高溫下(大約800℃)進行離子注入，在這樣情況下，高達1300℃的后注入退火溫度是足夠的。滿足該指標的柵極材料包括多晶硅、鉬和鉑的硅化物。需要的SiC膜可以淀積在Si上，以允許與今天的硅電子學結(jié)合。
圖9示出了在NOR型陣列中沒有柵極隔離的1T單元的剖視圖。對于N溝道MOSFET的情況，特殊的建議是選擇柵極材料，從而平坦帶狀電壓VFB＜0，閾值電壓VT＞0。對此，對于VG＝0溝道區(qū)是耗盡的。在柵極中存在一些正電荷，以補償在耗盡的SiC表面中的負受主離子，但是在下面的討論中將忽略該平衡電荷(為了清楚起見)。注意，如果使用P溝道MOSFET，完全類似的說明是有效的。
信息讀出平衡狀態(tài)(耗盡的表面)對應(yīng)于非常高的溝道電阻，并且定義為邏輯′0′(圖10a)。通過連接源極線到地，位線連接到小的正電壓(VB)，實現(xiàn)該狀態(tài)的讀出。在源極與位線之間的交叉點(cross)的溝道電阻決定電流，并且如果該MOSFET具有耗盡的溝道，則沒有電流(邏輯′0′)。
通過在MOSFET柵極上捕獲額外的正電荷，以充分地增加溝道中的電勢，從而在SiC表面形成電子的反型層實現(xiàn)邏輯′1′狀態(tài)(圖10b)。讀出是相同的，差別在于響應(yīng)是穿過溝道的顯著的電流(邏輯′1′)。注意，施加到漏極的電壓和源極接地不影響存儲的信息。將有小的表面電勢的變化，但是柵極上的電荷不會改變，因此在讀出周期之后將恢復(fù)表面SiC的狀態(tài)。
存儲時間。邏輯′1′狀態(tài)是不平衡的，因此自然機制將消除反型層電子，以使結(jié)構(gòu)成為平衡的。存在兩種可能的除去電子的機制(1)通過柵極氧化物(柵極介質(zhì))的泄漏，以及(2)通過連接電路中的開關(guān)的泄漏?？梢詫崿F(xiàn)高質(zhì)量的氧化物-SiC界面從而把泄漏降低到足夠小的程度。較早討論的試驗結(jié)果顯示，足夠低的主體和表面復(fù)合程度能夠?qū)崿F(xiàn)幾乎無泄漏的開關(guān)(如SiC MOSFET實現(xiàn)的)。
連接浮柵用于寫入操作。用接地的柵極進行寫入操作(用于邏輯′1′和邏輯′0′)。在本實施例中，通過使用SiC MOSFET作為開關(guān)，柵極與地是電分離的，以允許直接選擇用于信息讀出和寫入的單元。已經(jīng)說明了柵極上的捕獲電荷在由用于信息讀出的VB電勢引起的干擾之后恢復(fù)單元的狀態(tài)。同樣，當位線(MOSFET漏極)連接到用于信息寫入的電勢時，不改變單元的狀態(tài)，如在下文中說明的那樣。
寫入邏輯′0′。邏輯′0′對應(yīng)于平衡狀態(tài)(耗盡表面)。為了設(shè)定該狀態(tài)，選定的字線接地(圖11)。重要地，這不改變相連的可能處于邏輯′1′狀態(tài)的MOSFET中的任何一個的狀態(tài)，因為邏輯′1′狀態(tài)也用柵極接地寫入。此后，相應(yīng)的位線接地，通過處于字與柵極線之間的交叉點的MOSFET的柵極-溝道電容器閉合地到地電路。這從溝道消除了電子。
寫入邏輯′1′。同樣，選定的字線首先接地。然而，在這種情況下，沿選定字線的源極線不再斷開，而是連接到剛好小于襯底-源極PN結(jié)的正向偏置電壓的負電壓。這導(dǎo)致柵極中的空穴密度的少量增加，但是應(yīng)該沒有通過源極注入電子，從而在沒有被位線選擇(漏極斷開)的邏輯′0′MOSFET中恢復(fù)耗盡表面的初始狀態(tài)。用另一個方式解釋，應(yīng)該限制由于源極到襯底偏置(″反轉(zhuǎn)體效應(yīng)(inverted body effect)″)引起的負閾值電壓偏移，從而閾值電壓保持為正，并且沒有在溝道中感應(yīng)出電子。把足夠大的正電壓施加到選定的位線(MOSFET漏極)上，從而把選定的MOSFET的源極-襯底N-P結(jié)設(shè)置在正向偏置模式中，并且電子的電流流過溝道。注意，溝道中電子的存在意味著閾值電壓由漏極偏置偏移到負值。因為溝道電子在柵極中感應(yīng)出正電荷(圖5)，所以斷開柵極以捕獲正電荷。如果給定的MOSFET中的反轉(zhuǎn)體效應(yīng)足夠強，以至于獨自將閾值電壓從正偏移到負值，則可以實現(xiàn)寫入邏輯′1′狀態(tài)的更簡單的過程。在那種情況下，假定漏極和柵極線彼此交叉允許選擇單個MOSFET，則漏極到柵極電路必須用于寫入。因此，在柵極接地之后，施加足夠大的負漏極電壓，將閾值電壓偏移到負值(同樣，漏極電壓不應(yīng)該大于漏極到襯底二極管的導(dǎo)通電壓)。假定柵極到襯底電壓為零，則形成電子溝道，增加柵極電容器到其反轉(zhuǎn)水平(inversion level)，并增加柵極中的正電荷。
N溝道反轉(zhuǎn)型自對準MOSFET制造步驟以下詳細說明N溝道反轉(zhuǎn)型自對準MOSFET的制造工藝。
1]定義有源區(qū)參見圖131.1.清潔晶圓1.2.濺射500nm厚的場氧化物-SiO2[3小時＝1.1μm]1.3.淀積光刻劑&軟烘焙1.4.UV曝光(掩模1)1.5.顯影光刻劑&硬烘焙1.6.用BHF蝕刻場氧化物1.7.用乙醇除去光刻劑2]生長柵極氧化物參見圖142.1.清潔晶圓(不用HF)***2.2.熱生長50nm柵極氧化物(氮化的氧化物)[1小時NO，4小時O2，2小時NO，并整夜冷卻]3]形成柵極氧化物的金屬接觸層參見圖153.1.濺射1μm厚的Mo[200W55分鐘]3.2.通過玻璃上旋涂(spin-on-glass)(sog)[4000rpm]淀積200nm的SiO23.3.軟烘焙@200℃1小時3.4.硬烘焙@900℃20分鐘3.5.冷卻到700℃3.6.淀積光刻劑&軟烘焙3.7.UV曝光(掩模2)3.8.顯影光刻劑&硬烘焙3.9.用BHF蝕刻SiO2(玻璃上旋涂)3.10.蝕刻Mo[1分15秒可以蝕刻1μm厚的Mo]
4]離子注入(N+)參見圖165]激活&驅(qū)動注入的離子參見圖175.1.在950℃下退火30分鐘6]打開源極/漏極窗口參見圖186.1.玻璃上旋涂，SiO2(Mo)(保護Mo側(cè)壁不受Ni蝕刻劑的影響)6.2.淀積光刻劑&軟烘焙6.3.UV曝光(掩模3)6.4.顯影光刻劑&硬烘焙6.5.用BHF蝕刻SiO2(SiO2(Mo)，MOS-C上的玻璃上旋涂，MOSFET和RC測試結(jié)構(gòu)&RC測試結(jié)構(gòu)上的氮化的氧化物)6.6.用乙醇除去光刻劑7]制備主體接觸區(qū)7.1.淀積光刻劑&軟烘焙7.2.UV曝光(掩模4)7.3.顯影光刻劑&硬烘焙7.4.蝕刻Mo7.5.蝕刻氮化的氧化物8]源極/漏極/主體接觸的金屬化參見圖198.1.濺射500nm的Ni(時間＝40min@200℃)8.2.淀積光刻劑&軟烘焙8.3.UV曝光(掩模5)8.4.顯影光刻劑&硬烘焙8.5.蝕刻Ni[Al蝕刻劑]
8.6.除去光刻劑總之，本發(fā)明充分利用了可以用SiC實現(xiàn)的低主體和表面復(fù)合率。利用該事實提出了具有以下特征的非易失性動態(tài)隨機存取存儲器(DRAM)1.即使當沒有電源連接到單元(存儲器)時，也幾乎無限期的信息存儲。
2.可與當今需要刷新的硅上DRAM(易失性DRAM)相比的快速讀和寫。
3.無限次數(shù)的寫入循環(huán)。
4.比當今商業(yè)的易失性DRAM更小的單元尺寸——4F2，其中F是最小特征尺寸。
5.與當今的易失性DRAM相比更容易按比例縮小F。這主要是由于實現(xiàn)′0′和′1′邏輯電平作為溝道電阻的兩個狀態(tài)，因此兩個電平之間的差別并不嚴格地取決于F多么小。與此相反，在當今的易失性DRAM中利用了兩個電容器水平中的較小差別，因此按比例縮小存儲電容器已經(jīng)成為限制因素。
6.降低功耗。
7.多個邏輯電平，和因此形成的更高的存儲容量。
8.與硅的全兼容性允許支持用這種更成熟的材料生產(chǎn)的電子設(shè)備。
9.更高的導(dǎo)熱率還允許更大容量存儲數(shù)字信息。
本領(lǐng)域的技術(shù)人員將認識到，可以不脫離本發(fā)明的關(guān)鍵學說的情況下，在許多結(jié)構(gòu)中以各種方式實現(xiàn)本發(fā)明。
權(quán)利要求
1.易失性隨機存取存儲器，包括一晶體管單元，其中二極管代替在控制柵極與浮柵之間的電容器，并且通過檢測晶體管的源極和漏極端之間的電阻來讀取信息。
2.動態(tài)非易失性隨機存取存儲器，包括具有晶體管柵極的二極管隔離的一晶體管單元，其中通過二極管進行的柵極充電和放電不改變形成該二極管的材料的電氣特性，并且不使柵極氧化物處于受力狀態(tài)。
3.如權(quán)利要求2所述的動態(tài)非易失性隨機存取存儲器，其中寫入循環(huán)的次數(shù)足夠高并且充電和放電的速度足夠快，以允許實時數(shù)據(jù)處理。
4.動態(tài)非易失性隨機存取存儲器，包括一晶體管單元，其中碳化硅器件代替在控制柵極與浮柵之間的電容器，并且通過檢測晶體管的源極和漏極端之間的電阻來讀取信息。
5.如權(quán)利要求4所述的動態(tài)非易失性隨機存取存儲器，其中所述碳化硅器件為二極管。
6.如權(quán)利要求4所述的動態(tài)非易失性隨機存取存儲器，其中所述碳化硅器件為受控開關(guān)。
7.如權(quán)利要求4所述的動態(tài)非易失性隨機存取存儲器，其中所述碳化硅為3C SiC晶圓。
8.如權(quán)利要求5所述的動態(tài)非易失性隨機存取存儲器，其中以碳化硅實現(xiàn)二極管，該碳化硅的SiC-SiO2界面被鈍化以產(chǎn)生足夠長的電荷保持時間，從而避免需要電刷新的1T存儲單元。
9.如權(quán)利要求7所述的動態(tài)非易失性隨機存取存儲器，其中所述電荷保持時間大于7年。
10.如權(quán)利要求8所述的動態(tài)非易失性隨機存取存儲器，其中在富有NO或N2O的環(huán)境中氮化所述SiC-SiO2界面。
11.NVRAM，其中電子-空穴產(chǎn)生/復(fù)合率和電荷泄漏被降低到如此程度，使得不平衡電荷可以保持相當可觀的一段時間，該NVRAM包括用作開關(guān)的碳化硅晶體管，以連接存儲單元。
12.一種由一晶體管單元構(gòu)成的動態(tài)NVRAM，其中利用下述部分來制造所述晶體管(a)多晶硅體，(b)作為源極和漏極區(qū)的金屬或重摻雜的多晶硅接觸，以及(c)與隔離二極管的陽極或陰極集成在一起的SiC柵極。
13.如權(quán)利要求5所述的動態(tài)NVRAM，其中當超過正向和反向?qū)妷簳r，隔離二極管是具有正向和反向?qū)ú僮鞯膮⒖夹投O管。
14.權(quán)利要求11所述的動態(tài)NVRAM，其中利用NPN或PNP層產(chǎn)生所述參考二極管。
15.動態(tài)NVRAM，其中硅或碳化硅晶體管用作存儲元件，碳化硅晶體管用作連接該存儲元件的柵極的開關(guān)。
16.如權(quán)利要求12所述的動態(tài)NVRAM，其中在NO或N2O存在的環(huán)境中通過直接氧化物生長或通過對預(yù)生長的氧化物進行退火來制備所述碳化硅晶體管的柵極氧化物。
17.易失性隨機存取存儲器包括具有晶體管柵極的二極管隔離的一晶體管單元。
18.一種以硅或碳化硅實現(xiàn)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其中字線與位線交叉，并且源極與字線平行。
19.如權(quán)利要求18所述的金屬氧化物半導(dǎo)體場效應(yīng)晶體管，其中位線包括MOSFET漏極，而字線包括MOSFET柵極。
20.如權(quán)利要求16所述的MOSFET，其中利用接地柵極來進行寫入操作。
21.一種制造如權(quán)利要求10所述的NVRAM或如權(quán)利要求16所述的MOSFET的方法，該方法包括在碳化硅襯底上形成氮化后的二氧化硅柵極，并且隨后進行離子注入，然后完成MOSFET的形成的步驟。
22.如權(quán)利要求18所述的方法，其中通過在高溫下、在NO或N2O環(huán)境中進行氮化來鈍化所述SiC-SiO2界面。
23.如權(quán)利要求19所述的方法，其中所述碳化硅為3C SiC晶圓。
24.如權(quán)利要求12所述的NVRAM，其中所述晶體管包括柵極，且柵極材料是從鉬、P+多晶硅和鉑的硅化物中選出的。
全文摘要
一種利用碳化硅(SiC)，以提供不平衡的電荷隔離以及快速和非破壞性的充電/放電的一晶體管(1T)NVRAM單元。為了能夠檢測受控制的電阻(和許多存儲器電平)而不是電容器，單元引入可以用硅或SiC實現(xiàn)的存儲晶體管。1T單元具有二極管隔離，以便能夠?qū)崿F(xiàn)在目前的快閃存儲器中使用的結(jié)構(gòu)，特別是NOR和NAND陣列。具有二極管隔離的1T單元并不局限于SiC二極管。制造方法包括在SiC襯底上形成氮化的二氧化硅柵極，并隨后進行離子注入，然后完成自對準MOSFET形成的步驟。
文檔編號G11C11/36GK1695201SQ03825092
公開日2005年11月9日 申請日期2003年9月12日 優(yōu)先權(quán)日2002年9月12日
發(fā)明者巴里·H·哈里森, 西馬·迪米特里耶夫 申請人:格里菲斯大學