專利名稱：一種源漏位于絕緣層上的mos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域，尤其涉及一種源漏位于絕緣層上的MOSFET晶體管的制作方法。
背景技術(shù)：
當(dāng)今集成電路的主流技術(shù)是互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)。而CMOS技術(shù)的發(fā)展一直遵從摩爾定律和按比例縮小理論。隨著器件尺寸的不斷縮小，MOS器件的性能和集成電路的集成密度不斷提高，使得集成電路產(chǎn)品功能越來越強(qiáng)大，而產(chǎn)品價(jià)格不斷減小。目前，MOS器件的特征尺寸已經(jīng)進(jìn)入納米尺度。新的物理效應(yīng)對(duì)納米尺度的MOS器件產(chǎn)生越來越大的影響，與此同時(shí)傳統(tǒng)的器件制備工藝也遇到新的挑戰(zhàn)。為了保持摩爾定律的有效性，在器件尺寸按比例縮小的同時(shí)，提高器件的性能，新的器件結(jié)構(gòu)和制備方法被不斷提出。絕緣體上的硅(SOI)技術(shù)就是其中的一種，SOI尤其是UTB能夠很好的抑制短溝效應(yīng)，提高器件的性能。但是由于絕緣層的存在，使器件工作區(qū)與襯底之間不僅電學(xué)隔離同時(shí)也熱隔離，這樣產(chǎn)生了SOI器件特有的浮體效應(yīng)和自加熱效應(yīng)。一種源漏位于絕緣層上而溝道與襯底相連的MOSFET晶體管被提出來用于解決SOI器件的浮體和自加熱問題。由于溝道區(qū)與襯底直接相連，因此不再有載流子積累存在的浮體問題，而熱量也可以通過襯底耗散出去。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種制備源漏位于絕緣層上的MOSFET晶體管的方法。
本發(fā)明的技術(shù)方案如下一種源漏在絕緣層上的MOS晶體管的制作方法，包括以下步驟(1)在半導(dǎo)體襯底上形成淺槽隔離場(chǎng)區(qū)；(2)生長(zhǎng)柵介質(zhì)層；
(3)淀積柵電極層和犧牲介質(zhì)層，接著光刻和刻蝕所淀積的犧牲介質(zhì)層、柵電極層形成柵電極圖形；(4)以柵電極圖形為掩模進(jìn)行離子注入，在源漏處形成表面低體內(nèi)高的摻雜濃度分布；(5)淀積犧牲側(cè)墻介質(zhì)層，回刻后在柵電極兩側(cè)形成側(cè)墻，以形成的柵電極和側(cè)墻圖形為掩膜腐蝕掉柵介質(zhì)層，且使兩側(cè)襯底表面露出；(6)腐蝕所露出的襯底，到高摻雜層時(shí)停止腐蝕；(7)選擇腐蝕高摻雜區(qū)，該腐蝕在到達(dá)低摻雜的溝道區(qū)時(shí)自停止；(8)淀積絕緣介質(zhì)，以填充刻蝕形成的空洞，回刻去除表面的絕緣介質(zhì)；(9)腐蝕掉柵電極兩側(cè)和頂部的犧牲介質(zhì)層，然后再淀積或熱氧化生長(zhǎng)形成另一薄介質(zhì)層；(10)離子注入摻雜源漏區(qū)和柵電極，然后回刻上述薄介質(zhì)層以形成新的柵電極側(cè)墻；(11)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的MOS晶體管。
上述的制作方法中，所述步驟(1)中的襯底材料選自Si、Ge、SiGe、GaAs或其它II-VI，III-V和IV-IV族的二元和三元化合物半導(dǎo)體。
上述的制作方法，所述步驟(2)中的柵介質(zhì)層材料為二氧化硅。
上述的制作方法，所述步驟(2)生長(zhǎng)柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積、物理氣相淀積。
上述的制作方法，所述步驟(3)中犧牲介質(zhì)層材料為氮化硅，或者其它與硅和氧化硅均有高腐蝕選擇比的薄膜材料。
上述的制作方法，所述步驟(5)中犧牲側(cè)墻介質(zhì)層材料為氮化硅，或者其它與硅和氧化硅均有高腐蝕選擇比的薄膜材料。
上述的制作方法，所述步驟(7)中腐蝕溶液為氫氟酸和硝酸系統(tǒng)，或者其它對(duì)摻雜硅等半導(dǎo)體材料有高腐蝕選擇比的腐蝕溶液配方。
上述的制作方法，所述步驟(8)中的絕緣介質(zhì)為二氧化硅或者氮化硅。
上述的制作方法，所述的襯底上生長(zhǎng)的柵介質(zhì)層的厚度為1-1.5nm；柵電極層的厚度為80-150nm；犧牲介質(zhì)層的厚度為20-40nm；犧牲側(cè)墻介質(zhì)層的厚度為30-150nm；柵電極兩側(cè)形成的側(cè)墻寬度為25-150nm；薄介質(zhì)層的厚度為5-20nm。
本發(fā)明的源漏位于絕緣層上的MOSFET晶體管的制作方法，是在襯底材料上按照常規(guī)MOSFET工藝形成柵電極圖形后，以柵電極圖形為掩模進(jìn)行離子注入摻雜，在源漏處形成表面低摻雜的表面層和內(nèi)部高摻雜的隱埋層。再在柵電極兩側(cè)形成側(cè)墻，并以該側(cè)墻為掩模分別在源漏兩側(cè)開槽以露出高摻雜的隱埋層，然后利用對(duì)摻雜的選擇腐蝕技術(shù)將源漏底下的高摻雜層腐蝕掉，之后用介質(zhì)填充腐蝕后留下的孔洞，形成源漏下的絕緣層，從而實(shí)現(xiàn)源漏位于絕緣層上的MOSFET晶體管。
本發(fā)明的優(yōu)點(diǎn)和積極效果本發(fā)明的MOSFET晶體管工藝制備方法和傳統(tǒng)的CMOS工藝相兼容，利用從源漏兩端開槽對(duì)摻雜硅進(jìn)行選擇腐蝕，這個(gè)工藝過程是自對(duì)準(zhǔn)的。相對(duì)于注氧隔離工藝的制作方法，本發(fā)明的工藝制備過程利用選擇腐蝕技術(shù)，有著較小的熱預(yù)算，同時(shí)不會(huì)對(duì)源漏的硅膜造成損傷，可以保證器件有著較小的源漏寄生電阻和很好的短溝道特性，有利于提高器件的性能。同時(shí)，本發(fā)明的制作方法中由于源漏的高摻雜是以柵圖形為掩模的，因而選擇腐蝕到達(dá)低摻雜的柵覆蓋區(qū)時(shí)能夠自停止，這樣工藝過程變得簡(jiǎn)單易控。
本發(fā)明的MOSFET晶體管制作方法，工藝簡(jiǎn)單，易于控制，具有較高的實(shí)用價(jià)值，有望在未來的納米集成電路中得到應(yīng)用。


圖1示意了淺槽隔離的工藝步驟；圖2示意了生長(zhǎng)柵介質(zhì)層的工藝步驟；圖3示意了柵電極形成的工藝步驟；圖4示意了離子注入形成源漏摻雜的工藝步驟；圖5示意了柵電極犧牲側(cè)墻形成的工藝步驟；圖6示意了體硅腐蝕形成硅槽的工藝步驟；圖7示意了選擇腐蝕高摻雜硅層的工藝步驟；圖8示意了硅槽填充的工藝步驟；圖9示意了第二次柵電極側(cè)墻形成和源漏注入的工藝步驟；圖中1—硅襯底 2—淺槽隔離
3—柵氧化層 4—多晶硅柵5—氮化硅 6—離子注入形成源漏高摻雜層7—RIE刻蝕形成硅槽8—選擇刻蝕形成硅槽9—填充硅槽的二氧化硅 10—二氧化硅側(cè)墻11—器件的漏區(qū)12—器件的源區(qū)
具體實(shí)施例方式本發(fā)明制作方法的一具體實(shí)施例包括圖1至圖9所示的工藝步驟所用單晶硅襯底的晶向?yàn)?100)，體區(qū)初始為輕摻雜，在硅襯底上采用常規(guī)CMOS淺槽隔離技術(shù)制作有源區(qū)隔離層，如圖1所示。
接著生長(zhǎng)柵介質(zhì)層，柵介質(zhì)層為二氧化硅，其厚度為1-1.5nm。柵介質(zhì)的形成方法還可以為下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)，如圖2所示。
淀積柵電極層多晶硅層和犧牲介質(zhì)層氮化硅，多晶硅層的厚度為80-150nm，氮化硅層的厚度為20-40nm。接著采用常規(guī)CMOS工藝光刻和刻蝕所淀積的多晶硅層和犧牲介質(zhì)層氮化硅。所淀積的柵電極材料還可以為多晶鍺硅合金，如圖3所示。
以形成的柵電極為掩模，通過離子注入形成柵電極兩側(cè)源漏高低摻雜的兩層結(jié)構(gòu)，離子注入雜質(zhì)為磷，注入劑量為5e+14/cm-2，注入能量為40KeV，如圖4所示。
用LPCVD淀積30-150nm的犧牲側(cè)墻介質(zhì)層氮化硅，接著用回刻(etch-back)技術(shù)在柵電極兩側(cè)形成寬度為25-150nm的氮化硅側(cè)墻。然后以形成的柵電極和側(cè)墻圖形為掩膜腐蝕掉柵二氧化硅層的裸露部分，如圖5所示。
以犧牲介質(zhì)層氮化硅掩膜腐蝕半導(dǎo)體體區(qū)所顯露的部分以形成硅槽，如圖6所示。硅槽的深度為20-50nm。由于硅槽使以柵電極兩側(cè)的介質(zhì)層氮化硅為掩膜而形成，故其結(jié)構(gòu)與柵電極是自對(duì)準(zhǔn)的。
采用選擇腐蝕技術(shù)腐蝕高摻雜硅層，腐蝕溶液為HF∶HNO3∶CH3COOH，體積比為1(40％)∶3(70％)∶8(100％)，當(dāng)?shù)竭_(dá)柵邊界處，由于高摻雜區(qū)域以柵電極為掩模，腐蝕完高摻雜區(qū)域后反應(yīng)自停止，如圖7所示。
采用CVD淀積一層二氧化硅，用以填充腐蝕帶來的源漏底下的硅槽，形成源漏底下的絕緣層，回刻去除表面的二氧化硅。如圖8所示。用熱磷酸腐蝕掉所有柵電極頂部和兩側(cè)的犧牲介質(zhì)氮化硅層，并熱生長(zhǎng)另一厚度為5-20nm的二氧化硅介質(zhì)層，并以此為緩沖層，低能離子注入摻雜柵電極和柵電極兩側(cè)的體區(qū)部分，摻雜劑為砷。
接著各向異性干法刻蝕所述離子注入緩沖層以形成柵電極側(cè)墻并使體區(qū)在柵電極兩側(cè)的表面暴露，如圖9所示。
最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的源漏位于絕緣層上的MOS晶體管。
權(quán)利要求
1.一種源漏在絕緣層上的MOS晶體管的制作方法，包括以下步驟(1)在半導(dǎo)體襯底上形成淺槽隔離場(chǎng)區(qū)；(2)生長(zhǎng)柵介質(zhì)層；(3)淀積柵電極層和犧牲介質(zhì)層，接著光刻和刻蝕形成柵電極圖形；(4)以柵電極圖形為掩模進(jìn)行離子注入，在源漏處形成表面低體內(nèi)高的摻雜濃度分布；(5)淀積犧牲側(cè)墻介質(zhì)層，回刻后在柵電極兩側(cè)形成側(cè)墻，且使兩側(cè)襯底表面露出；(6)腐蝕所露出的襯底，到高摻雜層時(shí)停止腐蝕；(7)選擇腐蝕高摻雜區(qū)，該腐蝕在到達(dá)低摻雜的溝道區(qū)時(shí)自停止；(8)淀積絕緣介質(zhì)以填充刻蝕形成的空洞，回刻去除表面的絕緣介質(zhì)；(9)腐蝕掉柵電極兩側(cè)和頂部的犧牲介質(zhì)層，然后再淀積或熱氧化生長(zhǎng)形成另一薄介質(zhì)層；(10)離子注入摻雜源漏區(qū)和柵電極，然后回刻上述薄介質(zhì)層以形成新的柵電極側(cè)墻；(11)最后進(jìn)入常規(guī)CMOS后道工序，即可制得所述的MOS晶體管。
2.如權(quán)利要求1所述的制作方法，其特征在于，所屬步驟(1)中的半導(dǎo)體襯底材料選自Si、Ge、SiGe、GaAs，或其它II-VI，III-V和IV-IV族的二元和三元化合物半導(dǎo)體。
3.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(2)中的柵介質(zhì)層為二氧化硅。
4.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(2)生長(zhǎng)柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積、物理氣相淀積。
5.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(3)中的柵電極層材料為多晶硅。
6.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(3)中的犧牲介質(zhì)層材料為氮化硅。
7.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(5)中的犧牲側(cè)墻介質(zhì)層材料為氮化硅。
8.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(7)中的腐蝕溶液為氫氟酸和硝酸系統(tǒng)。
9.如權(quán)利要求1所述的制作方法，其特征在于，所述步驟(8)中淀積的絕緣介質(zhì)為二氧化硅或者氮化硅。
10.如權(quán)利要求1所述的制作方法，其特征在于，所述的襯底上生長(zhǎng)的柵介質(zhì)層的厚度為1-1.5nm；柵電極層的厚度為80-150nm；犧牲介質(zhì)層的厚度為20-40nm；犧牲側(cè)墻介質(zhì)層的厚度為30-150nm；柵電極兩側(cè)形成的側(cè)墻寬度為25-150nm；薄介質(zhì)層的厚度為5-20nm。
全文摘要
本發(fā)明公開了一種制備源漏位于絕緣層上的MOSFET晶體管的方法，是在襯底材料上按照常規(guī)MOSFET工藝形成柵電極圖形后，以柵電極圖形為掩模進(jìn)行離子注入摻雜，在源漏處形成表面低摻雜的表面層和內(nèi)部高摻雜的隱埋層。再在柵電極兩側(cè)形成側(cè)墻，并以該側(cè)墻為掩模分別在源漏兩側(cè)開槽以露出高摻雜的隱埋層，然后利用對(duì)摻雜的選擇腐蝕技術(shù)將源漏底下的高摻雜層腐蝕掉，之后用介質(zhì)填充腐蝕后留下的孔洞，形成源漏下的絕緣層，從而實(shí)現(xiàn)源漏位于絕緣層上的MOSFET晶體管。
文檔編號(hào)H01L21/02GK1731569SQ20051008632
公開日2006年2月8日 申請(qǐng)日期2005年8月31日 優(yōu)先權(quán)日2005年8月31日
發(fā)明者李定宇, 張盛東, 柯偉, 孫雷, 韓汝琦 申請(qǐng)人:北京大學(xué)