專(zhuān)利名稱(chēng)：具有附加源/漏絕緣層的共面薄膜晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管，具體涉及共面薄膜晶體管以及這種晶體管的制造方法。
背景技術(shù)：
在共面薄膜晶體管(TFT)中，源極、漏極和柵極金屬均設(shè)置在薄膜半導(dǎo)體層的同一側(cè)上。
在傳統(tǒng)的共面TFT中，在柵極金屬與源極金屬之間僅具有相對(duì)較薄的絕緣層，同樣，在柵極金屬與漏極金屬之間也是這樣，這是因?yàn)檫@種絕緣層還設(shè)置在柵極與半導(dǎo)體材料之間，從而該層的過(guò)大厚度將會(huì)降低TFT性質(zhì)。結(jié)果，與底柵TFT和頂柵TFT相比，傳統(tǒng)的共面TFT通常具有更高的有效柵源電容和柵漏電容。
共面TFT的一種特別有希望的用途是作為有源矩陣聚合物發(fā)光二極管(AMPLED)顯示裝置中的電流控制，即驅(qū)動(dòng)TFT。在US2003/0098828中描述了這種顯示裝置。通常，采用基于多晶硅的共面TFT，因?yàn)槎嗑Ч杈哂械头聪蛐孤?，并且電學(xué)穩(wěn)定，對(duì)于施加給TFT的給定柵電壓，能夠通過(guò)LED輸送精確電流。

發(fā)明內(nèi)容
第一方面，本發(fā)明提供一種共面薄膜晶體管TFT，包括由多個(gè)半導(dǎo)體層和第一金屬層在襯底上形成的溝道區(qū)，源極接觸和漏極接觸；第一絕緣層，其形成在源極接觸和漏極接觸上，并限定第一絕緣層的第一區(qū)域基本占據(jù)與源極接觸相同面積，第一絕緣層的第二區(qū)域基本占據(jù)與漏極接觸相同面積；第二絕緣層，其形成在溝道區(qū)和第一絕緣層的第一及第二區(qū)域上；以及第二金屬層，其形成在第二絕緣層上，并用于提供柵極。
第一絕緣層可包括絕緣材料和接觸孔；在此情形中，由于源極接觸和漏極接觸的一些區(qū)域被第一絕緣層的絕緣材料所占據(jù)，并且源極接觸和漏極接觸的一些區(qū)域被第一絕緣層中的接觸孔所占據(jù)，第一絕緣層的第一區(qū)域基本占據(jù)與源極接觸相同面積，第一絕緣層的第二區(qū)域基本占據(jù)與漏極接觸相同面積。
所述多個(gè)半導(dǎo)體層可包括未摻雜的μ-Si層。
所述多個(gè)半導(dǎo)體層可包括n+a-Si層，提供源極和漏極。
另一方面，本發(fā)明提供一種有源矩陣顯示裝置，包括根據(jù)上述第一方面的任何變型的薄膜晶體管。
另一方面，本發(fā)明提供一種共面薄膜晶體管TFT的形成方法，包括在襯底上形成溝道區(qū)；源極；漏極；源極接觸；漏極接觸的步驟；在源極接觸上形成且基本占據(jù)與源極接觸相同面積的第一絕緣層的第一區(qū)域的步驟；在漏極接觸上形成且基本占據(jù)與漏極接觸相同面積的第一絕緣層的第二區(qū)域的步驟；在溝道區(qū)和第一絕緣層的第一及第二區(qū)域上形成第二絕緣層的步驟；以及在第二絕緣層上形成柵極的步驟。
第一絕緣層的第一區(qū)域和第二區(qū)域中可具有能夠接觸到源極接觸和漏極接觸的接觸孔。
TFT可由包括未摻雜μ-Si的第一半導(dǎo)體層形成。
TFT可由包括n+a-Si的第二半導(dǎo)體層形成。
與傳統(tǒng)共面TFT中的絕緣層相比，第一絕緣層，更具體而言，第一絕緣層的第一區(qū)域和第二區(qū)域?qū)嶋H上是附加的絕緣層區(qū)域。該附加第一絕緣層的第一和第二區(qū)域趨于減小TFT的柵源電容和柵漏電容。在某些結(jié)構(gòu)中，無(wú)需任何附加掩?；蚨x步驟即可實(shí)現(xiàn)。
另一方面，上述的共面TFT與不同結(jié)構(gòu)的a-Si TFT在相同襯底上并且通過(guò)某些共有的處理步驟制造而成。即便在此情形中，僅需要一個(gè)附加掩模就能具有第一絕緣層的第一區(qū)域和第二區(qū)域的優(yōu)點(diǎn)。
可以將第一絕緣層的第一和第二區(qū)域視作襯墊介電層。這樣，根據(jù)本發(fā)明，襯墊介電層區(qū)域形成在共面TFT的源極接觸和漏極接觸上面。
襯墊介電層區(qū)域趨于分別增大柵極與源極和柵極與漏極之間的絕緣性，即，它們可減小柵源電容和柵漏電容。在本發(fā)明的某些方面，襯墊介電層區(qū)域在基本垂直于襯底的方向，換言之，如果將襯底視作“水平”平面，則在基本“垂直”的方向，或者再換一種說(shuō)法，在與襯底平面方向不同的各層沉積和疊加方向，增大絕緣性，即減小電容。在本發(fā)明另一方面，襯墊介電層區(qū)域可額外地增大在并非基本垂直于襯底、即在與襯底平面成45°、遠(yuǎn)離襯底的方向，柵極與源極和柵極與漏極之間的絕緣性，即減小柵極與源極和柵極與漏極之間的電容。在本發(fā)明的其他方面，在并非基本垂直襯底、即在與襯底平面成45°、遠(yuǎn)離襯底平面的方向，襯墊介電層可增大柵極與源極和柵極與漏極之間的絕緣性，即減小柵極與源極和柵極與漏極之間的電容，不需要在基本垂直于襯底的方向提供這種減小的電容。
更一般地，可以想到在任何方向，和源和/漏極接觸重疊和/或與柵金屬相當(dāng)靠近的位置處，襯墊介電層趨于增大絕緣性，即減小電容。


現(xiàn)在將參照附圖，通過(guò)例子描述本發(fā)明的實(shí)施例，在附圖中圖1為包括TFT的有源矩陣尋址的彩色電致發(fā)光顯示裝置的一部分的示意圖；圖2表示圖1顯示裝置的每個(gè)像素所用的像素和驅(qū)動(dòng)電路裝置的簡(jiǎn)化示意形式；圖3所示的流程圖表示在圖1顯示裝置的TFT制造過(guò)程中所采用的處理步驟；和圖4a-4g示意地表示隨著圖3處理的進(jìn)行，各層在襯底上的疊加。
具體實(shí)施例方式
下面所述的第一實(shí)施例為AMPLED顯示裝置中所用的TFT裝置。然而可以理解的是，在其他實(shí)施例中，針對(duì)不同用途可采用相同或相應(yīng)的TFT結(jié)構(gòu)，的確，TFT結(jié)構(gòu)和TFT制造過(guò)程本身就代表本發(fā)明的圖1為包括第一實(shí)施例TFT的有源矩陣尋址的彩色電致發(fā)光顯示裝置的一部分的示意圖。該有源矩陣尋址的電致發(fā)光顯示裝置包括具有規(guī)則間隔的像素的行和列矩陣陣列的面板，其中像素由方塊1表示，且包括電致發(fā)光顯示元件2以及相關(guān)的開(kāi)關(guān)裝置。像素1位于交叉的行(選擇)和列(數(shù)據(jù))地址導(dǎo)體組4和6的交點(diǎn)處。圖中為了簡(jiǎn)單僅表示出幾個(gè)像素1。實(shí)際上，存在數(shù)百行和列像素1。由與各導(dǎo)體組的端部相連接的、包括行、掃描驅(qū)動(dòng)電路8和列、數(shù)據(jù)驅(qū)動(dòng)電路9的外圍驅(qū)動(dòng)電路，通過(guò)行和列地址導(dǎo)體組來(lái)尋址像素1。
電致發(fā)光顯示元件2包括有機(jī)發(fā)光二極管，此處表示為二極管元件(LED)并且包括一對(duì)電極，在該對(duì)電極之間夾有一層或多層有機(jī)電致發(fā)光材料有源層。顯示元件陣列與相關(guān)的有源矩陣電路一起設(shè)置在絕緣襯底的同一側(cè)上。顯示元件的陰極或陽(yáng)極由透明導(dǎo)電材料形成。襯底為諸如玻璃之類(lèi)的透明材料，顯示元件2的最靠近襯底的電極可由諸如ITO的透明導(dǎo)電材料構(gòu)成，從而電致發(fā)光層產(chǎn)生的光透過(guò)這些電極和襯底，可由處于襯底另一側(cè)的觀看者看到。通常，有機(jī)電致發(fā)光材料層的厚度介于100nm與200nm之間。
可用于元件2的適當(dāng)?shù)挠袡C(jī)電致發(fā)光材料的典型例子是眾所周知的，并且在EP-A-O 717446中已有描述。還可以使用如WO 96/36959中所述的共軛聚合物材料。
圖2用簡(jiǎn)化示意圖形式表示像素1和本實(shí)施例中每個(gè)像素1所用的驅(qū)動(dòng)電路結(jié)構(gòu)。每個(gè)像素1包括EL顯示元件2和相關(guān)的驅(qū)動(dòng)電路。驅(qū)動(dòng)電路具有可由行導(dǎo)體4上的行地址脈沖導(dǎo)通的尋址晶體管16。當(dāng)尋址晶體管16被導(dǎo)通時(shí)，列導(dǎo)體6上的電壓可通過(guò)像素的其余部分。具體而言，尋址晶體管16將列導(dǎo)體電壓輸送給電流源20，所述電流源20包括驅(qū)動(dòng)晶體管22和存儲(chǔ)電容24。列電壓被提供給驅(qū)動(dòng)晶體管22的柵極，并且即使在行地址脈沖結(jié)束之后，通過(guò)存儲(chǔ)電容24也能使柵極保持該電壓。
像素和驅(qū)動(dòng)電路結(jié)構(gòu)按照類(lèi)似的方式工作。選擇驅(qū)動(dòng)晶體管22上柵電壓的范圍以及為電流源20供電的電源軌26上的電壓，使晶體管工作在線(xiàn)性區(qū)域，從而源漏電流與柵電壓近似成線(xiàn)性比例。因而，使用列導(dǎo)體6上的電壓來(lái)選擇流向顯示元件2的所需電流。通常，在驅(qū)動(dòng)晶體管22上存在大約6V的壓降，結(jié)果，電源軌26上的電壓需要為大約10V，從而實(shí)現(xiàn)LED上所需的大約4V的電壓降(當(dāng)如圖所示陰極接地時(shí))。典型的柵電壓處于使存儲(chǔ)電容24上所存儲(chǔ)的電壓為大約4V的范圍內(nèi)。例如，列導(dǎo)體6上的數(shù)據(jù)信號(hào)可處于大約5-7V的范圍內(nèi)。
在這種有源矩陣尋址的彩色電致發(fā)光顯示裝置中，驅(qū)動(dòng)晶體管22和尋址晶體管16具體具有不同的相應(yīng)TFT技術(shù)，然而，在共同的總體多層處理過(guò)程中在相同襯底上制造而成。本質(zhì)上，驅(qū)動(dòng)晶體管22的主半導(dǎo)體層包括通過(guò)一種形成的等離子體增強(qiáng)型化學(xué)汽相沉積(PECVD)過(guò)程沉積的微晶硅(μ-Si)，而主尋址晶體管16包括通過(guò)另一種形式的PECVD過(guò)程沉積的非晶硅(a-Si)。
尋址晶體管16為了實(shí)現(xiàn)其開(kāi)關(guān)功能需要具有低的反向泄漏。驅(qū)動(dòng)晶體管22需要具有高的電學(xué)穩(wěn)定性，從而輸送給EL顯示元件2的電流準(zhǔn)確地反映出施加給驅(qū)動(dòng)晶體管22的柵極的信號(hào)電壓。
通常優(yōu)選由a-Si來(lái)制造TFT，因?yàn)檫@是一種相對(duì)簡(jiǎn)單并且經(jīng)濟(jì)有效的制造技術(shù)。然而，盡管a-Si TFT具有低的反向泄漏，但它們不具有高的電學(xué)穩(wěn)定性，從而不能同時(shí)用作尋址晶體管16和驅(qū)動(dòng)晶體管22。因此，對(duì)于AMPLED顯示裝置而言，通常使用多晶硅技術(shù)來(lái)制造TFT，因?yàn)樗a(chǎn)生的TFT同時(shí)具有低反向泄漏和高電學(xué)穩(wěn)定性。然而，多晶硅技術(shù)不如a-Si技術(shù)相比簡(jiǎn)單和經(jīng)濟(jì)有效。
在本例中，使用通過(guò)PECVD沉積的μ-Si來(lái)制造驅(qū)動(dòng)晶體管22，因?yàn)檫@種處理產(chǎn)生具有驅(qū)動(dòng)晶體管22所需的高電學(xué)穩(wěn)定性的TFT。這種TFT不具有低反向泄漏，但對(duì)于驅(qū)動(dòng)晶體管22而言并沒(méi)有關(guān)系。這是有益的，因?yàn)镻ECVDμ-Si沉積過(guò)程相對(duì)簡(jiǎn)單和經(jīng)濟(jì)有效。此外，PECVDμ-Si沉積過(guò)程與a-Si制造過(guò)程類(lèi)似，從而此處在用a-Si制造尋址晶體管16、用μ-Si制造驅(qū)動(dòng)晶體管的整個(gè)組合過(guò)程中，在相同襯底上實(shí)施兩種處理是有益的。這樣就結(jié)合了針對(duì)兩種晶體管類(lèi)型的簡(jiǎn)單和經(jīng)濟(jì)有效處理的優(yōu)點(diǎn)，同時(shí)，每種晶體管類(lèi)型實(shí)現(xiàn)所需的各自工藝的強(qiáng)健性能。
按照上述方式結(jié)合a-Si和μ-Si這兩種技術(shù)，與單獨(dú)使用任何一種技術(shù)相比需要附加的掩模步驟，增加了制造過(guò)程的復(fù)雜性和成本。所需的附加掩模數(shù)量取決于兩個(gè)晶體管所選擇的相應(yīng)結(jié)構(gòu)，例如，是否為頂柵、底柵或共面型。在本例中，a-Si尋址晶體管16為底柵型，μ-Si驅(qū)動(dòng)晶體管22為共面型，這種組合的有利之處在于僅需要一個(gè)附加掩模步驟。
在下面所述的結(jié)構(gòu)中，共面μ-Si驅(qū)動(dòng)晶體管22在源極接觸和漏極接觸上設(shè)有襯墊介電層區(qū)域，從而減輕了傳統(tǒng)共面TFT中通常存在的具有相對(duì)高的柵源電容和柵漏電容的特性。
圖3表示本實(shí)施例中制造尋址晶體管16和驅(qū)動(dòng)晶體管22所采用的處理步驟?，F(xiàn)在將借助圖4a-4g描述這些處理步驟，圖4a-4g示意地表示隨著處理的進(jìn)行，各個(gè)層在襯底24上的堆積。圖4a-4g用剖面圖表示對(duì)于一個(gè)尋址晶體管16和一個(gè)驅(qū)動(dòng)晶體管22，即對(duì)于一個(gè)像素1的各層的堆積。然而可以理解的是，實(shí)際上可針對(duì)整個(gè)像素陣列同時(shí)執(zhí)行下面所述的有關(guān)一個(gè)像素1的工序。
圖4a中所示的部件按照如下方式形成。在步驟s2，在襯底24上沉積微晶硅(μ-Si)層。在步驟s4，在μ-Si層上沉積n+非晶硅(a-Si)層。在步驟s6，使用第一掩模來(lái)蝕刻μ-Si層和n+a-Si層，限定μ-Si TFT區(qū)域，即在該階段，形成如圖4a中所示的μ-Si TFT區(qū)域26和中間n+a-Si區(qū)域28。這些結(jié)構(gòu)將構(gòu)成驅(qū)動(dòng)晶體管22的一部分。
圖4b中所示附加的特征部件按照如下方式形成。在步驟s8，在襯底24上、包括在中間n+a-Si區(qū)域28上沉積第一金屬層。在步驟s10，在第一金屬層上沉積介電層，即絕緣層(下面稱(chēng)之為襯墊介電層)。在本實(shí)施例中，該襯墊介電層為SiN。然而，在其他實(shí)施例中，該襯墊介電層可以為任何適當(dāng)?shù)牡徒殡姵?shù)材料。在步驟s12，使用第二掩模蝕刻第一金屬層和襯墊介電層，以限定出用于驅(qū)動(dòng)晶體管22和尋址晶體管16的元件。
為驅(qū)動(dòng)晶體管22限定的元件為由第一金屬層形成且位于中間n+a-Si區(qū)域28的相應(yīng)部分上的源極接觸30和漏極接觸32；以及源襯墊介電層區(qū)域34和漏襯墊介電層區(qū)域36。由于使用相同掩模來(lái)蝕刻金屬層和襯墊介電層，源襯墊介電層區(qū)域34直接處于驅(qū)動(dòng)晶體管22的源極接觸30的頂部，并且占據(jù)與源極接觸30相應(yīng)的襯底區(qū)域。同樣，漏襯墊介電層區(qū)域36直接處于驅(qū)動(dòng)晶體管22的漏極接觸32的頂部，并且占據(jù)與漏極接觸32相應(yīng)的襯底區(qū)域。因此，驅(qū)動(dòng)晶體管22的源極接觸30被源襯墊介電層區(qū)域34所覆蓋；同樣，驅(qū)動(dòng)晶體管22的漏極接觸32被漏襯墊介電層區(qū)域36所覆蓋。
為尋址晶體管16限定的元件為柵極38，即柵金屬，其由第一金屬層蝕刻而成，并且殘余的襯墊介電層區(qū)域40直接處于新限定的尋址晶體管16的柵極38的頂部，并且占據(jù)與柵極38相應(yīng)的襯底區(qū)域。
在步驟s14，蝕刻掉驅(qū)動(dòng)晶體管22的源極接觸30和漏極接觸32之間的中間n+a-Si區(qū)域28，從而形成驅(qū)動(dòng)晶體管22的溝道區(qū)42。
參照?qǐng)D4c，在步驟s16，使用第三掩模蝕刻掉殘余的襯墊介電層區(qū)域40，從而再次將尋址晶體管16的金屬柵區(qū)域38暴露出。由于全部的殘余襯墊介電層區(qū)域40都被蝕刻掉，與被構(gòu)圖相比，該掩模在清晰度或分辨率方面要求并不嚴(yán)格。因此，例如，正如在本實(shí)施例的情形中，可采用印刷或噴墨限定處理，而不采用更麻煩的光刻處理。此外，注意在實(shí)施例中，僅制造與驅(qū)動(dòng)晶體管相應(yīng)的晶體管，即不具有另一個(gè)與尋址晶體管16相應(yīng)的晶體管，從而既不需要步驟16，也不需要第三掩模。
圖4d中所示附加的特征部件按照如下方式形成。在步驟s18，在圖4c所示的結(jié)構(gòu)上沉積用于尋址晶體管16的a-Si TFT疊層44。a-Si TFT疊層44按照沉積的順序包括SiN絕緣(鈍化)層46，未摻雜a-Si層48和n+摻雜a-Si層50。注意，在驅(qū)動(dòng)晶體管22的區(qū)域中，SiN絕緣(鈍化)層分別在柵金屬與源極接觸和柵金屬與漏極接觸之間提供常規(guī)的絕緣。
圖4e中所示附加的特征部件按照如下方式形成。在步驟s20，使用第四掩模蝕刻a-Si疊層44的a-Si層48和n+a-Si層50，從而限定出在金屬柵區(qū)域38的區(qū)域上延伸且延伸到金屬柵區(qū)域38外部的尋址晶體管的a-Si島52。a-Si島52包括被n+a-Si島區(qū)域56覆蓋的未摻雜的a-Si島區(qū)域54。在蝕刻步驟s20過(guò)程中，將a-Si疊層44的a-Si層48和n+a-Si層50與其他區(qū)域蝕刻分開(kāi)，特別是遠(yuǎn)離驅(qū)動(dòng)晶體管22的區(qū)域。
圖4f中所示附加的特征部件按照如下方式形成。在步驟s22，在圖4e所示的結(jié)構(gòu)上沉積第二金屬層。在步驟s24，使用第五掩模蝕刻第二金屬層，限定出用于尋址晶體管16的源極接觸58和漏極接觸60；以及用于驅(qū)動(dòng)晶體管22的柵極62。在步驟s 26，蝕刻掉尋址晶體管16的源極接觸58和漏極接觸60之間的介于尋址晶體管16的源極接觸58與漏極接觸60之間的n+a-Si層50，從而形成尋址晶體管16的背溝道區(qū)64。
圖4g中所示附加的特征部件按照如下方式形成。在步驟s28，在圖4f所示的結(jié)構(gòu)上沉積鈍化SiN絕緣層66。在步驟s30，使用第六掩模適當(dāng)形成接觸孔，通過(guò)各層到達(dá)第一和第二金屬層上的所需接觸點(diǎn)。在步驟s32，在包括步驟s30中形成的接觸孔的結(jié)構(gòu)上沉積氧化銦錫(ITO)透明導(dǎo)電層。在步驟s34，使用第七掩模蝕刻ITO層，形成到達(dá)各金屬層的內(nèi)部連線(xiàn)68。在圖4g中，為了清楚起見(jiàn)，僅表示出一部分所需內(nèi)部連線(xiàn)68，即用于尋址晶體管16的源內(nèi)部連線(xiàn)68a和漏內(nèi)部連線(xiàn)68b，以及用于驅(qū)動(dòng)晶體管22的源內(nèi)部連線(xiàn)68c和漏內(nèi)部連線(xiàn)68d。這表示一種簡(jiǎn)單的連接過(guò)程，即本發(fā)明的另一優(yōu)點(diǎn)在于無(wú)需引入復(fù)雜的連接要求即可形成襯墊介電區(qū)域。
驅(qū)動(dòng)晶體管22的源內(nèi)部連線(xiàn)68c穿過(guò)源襯墊介電層區(qū)域34，到達(dá)驅(qū)動(dòng)晶體管22的源極接觸30。與之不同的是，源襯墊介電層區(qū)域34保留在驅(qū)動(dòng)晶體管22的源極接觸30上，源襯墊介電層區(qū)域34的面積對(duì)應(yīng)于驅(qū)動(dòng)晶體管22的源極接觸30的面積。
同樣，驅(qū)動(dòng)晶體管22的漏內(nèi)部連線(xiàn)68d穿過(guò)漏襯墊介電層區(qū)域36，到達(dá)驅(qū)動(dòng)晶體管22的漏極接觸32。與之不同的是，漏襯墊介電層區(qū)域36保留在驅(qū)動(dòng)晶體管22的漏極接觸32上，漏襯墊介電層區(qū)域36的面積對(duì)應(yīng)于驅(qū)動(dòng)晶體管22的漏極接觸32的面積。
因此，包括源襯墊介電層區(qū)域34和漏襯墊介電層區(qū)域36的共面驅(qū)動(dòng)晶體管22，是根據(jù)本發(fā)明的TFT的一個(gè)實(shí)施例。
源襯墊介電層區(qū)域34和漏襯墊介電層區(qū)域36分別增大柵極與源極以及柵極與漏極之間的絕緣性，即分別減小柵源電容和柵漏電容。在本實(shí)施例中，源襯墊介電層區(qū)域34和漏襯墊介電層區(qū)域36，在基本垂直于襯底24的方向，換言之如果將襯底視作處于“水平”平面中則在大致“垂直”方向，或者再換言之，在與襯底平面的方向相對(duì)地沉積和堆積層的方向上，增大絕緣性，即減小電容。
在其他實(shí)施例中，由于源金屬，漏金屬和柵金屬的相應(yīng)位置，可將根據(jù)本發(fā)明的襯墊介電區(qū)域設(shè)置成，在并非大致垂直于襯底、例如在與襯底平面成45°、遠(yuǎn)離襯底平面的方向，額外地增大柵極與源極以及柵極與漏極之間的絕緣性，即減小柵極與源極以及柵極與漏極之間的電容。在另外的結(jié)構(gòu)中，可將根據(jù)本發(fā)明提供的襯墊介電區(qū)域設(shè)置成，在并非大致垂直于襯底、例如在與襯底平面成45°、遠(yuǎn)離襯底平面的方向，增大柵極與源極以及柵極與漏極之間的絕緣性，即減小柵極與源極以及柵極與漏極之間的電容，不必在基本垂直于襯底的方向減小電容。
更概括而言，可以想到，襯墊介電區(qū)域傾向于在任何方向，和源和/或漏金屬重疊和/或與柵金屬相對(duì)靠近的位置處，增大絕緣性，即減小電容。
在上述實(shí)施例中，在其他晶體管(尋址晶體管)的制造過(guò)程中制造其中設(shè)有襯墊介電區(qū)的晶體管(驅(qū)動(dòng)晶體管22)。結(jié)果，需要一個(gè)附加掩模步驟來(lái)提供襯墊介電區(qū)域(在上述實(shí)施例中為步驟s16，即第三掩模)。在其他實(shí)施例中，僅制造其中設(shè)有襯墊介電區(qū)的晶體管。在此情形中，不需要附加的掩模步驟(即，在上述實(shí)施例中可省略使用第三掩模的步驟s16)，即，在這些實(shí)施例中可有利地提供本發(fā)明的襯墊介電區(qū)，與傳統(tǒng)的共面TFT制造過(guò)程相比，不需要任何附加掩模步驟。
在上述實(shí)施例中，AMPLED顯示裝置是底部發(fā)光型，從而將內(nèi)部連線(xiàn)沉積為ITO。在頂部發(fā)光型顯示器中，內(nèi)部連線(xiàn)可由金屬與ITO結(jié)合形成。
在上述實(shí)施例中，增加了襯墊介電區(qū)的TFT為AMPLED顯示裝置的驅(qū)動(dòng)晶體管22。然而，在其他實(shí)施例中，TFT可以用于其他類(lèi)型的顯示裝置，或者更概括而言，本發(fā)明可應(yīng)用于任何其他共面TFT，無(wú)論是顯示裝置還是其他應(yīng)用裝置，其幾何結(jié)構(gòu)允許沿上面描繪出的線(xiàn)條引入襯墊介電區(qū)。
在上述實(shí)施例中，形成襯墊介電區(qū)的共面TFT的未摻雜半導(dǎo)體材料為μ-Si。然而，在其他實(shí)施例中，可使用其他未摻雜半導(dǎo)體材料，例如a-Si。
在上述實(shí)施例中，襯墊介電區(qū)由SiN制造而成。然而，在其他實(shí)施例中，可使用任何其他適當(dāng)?shù)慕^緣材料。此外，在上述實(shí)施例中，與襯墊介電區(qū)鄰接的鈍化層(SiN層46)也由SiN制造而成，其絕緣厚度可有效地增大襯墊介電區(qū)提供的絕緣性，即傳統(tǒng)的絕緣層和增加的襯墊介電區(qū)由相同材料制造。然而，并非必然這樣，在其他實(shí)施例中它們可以為不同材料。
權(quán)利要求
1.一種共面薄膜晶體管，TFT，包括襯底(24)；多個(gè)半導(dǎo)體層(26，28)和第一金屬層，其在襯底(24)上沉積并且限定用于提供溝道區(qū)(42)，源極接觸(30)和漏極接觸(32)；第一絕緣層，其設(shè)置在源極接觸(30)和漏極接觸(32)上，并且限定為使得第一絕緣層的第一區(qū)域(34)基本占據(jù)與源極接觸(30)相同的面積，第一絕緣層的第二區(qū)域(36)基本占據(jù)與漏極接觸(32)相同的面積；第二絕緣層(46)，其設(shè)置在溝道區(qū)(42)以及第一絕緣層的第一(34)和第二(36)區(qū)域上；以及第二金屬層，其設(shè)置在第二絕緣層(46)上，并且限定用于提供柵極(62)。
2.根據(jù)權(quán)利要求1所述的共面TFT，其中所述第一絕緣層包括絕緣材料和接觸孔；并且由于源極接觸(30)和漏極接觸(32)的一些面積被第一絕緣層的絕緣材料所占據(jù)，且源極接觸(30)和漏極接觸(32)的一些面積被第一絕緣層中的接觸孔所占據(jù)，第一絕緣層的第一區(qū)域(34)基本占據(jù)與源極接觸(30)相同的面積，第一絕緣層的第二區(qū)域(36)基本占據(jù)與漏極接觸(32)相同的面積。
3.根據(jù)權(quán)利要求1或2所述的共面TFT，其中，所述多個(gè)半導(dǎo)體層包括未摻雜的μ-Si層(26)。
4.根據(jù)權(quán)利要求1，2或3所述的共面TFT，其中，所述多個(gè)半導(dǎo)體層包括提供源極和漏極的n+a-Si層(28)。
5.一種有源矩陣顯示裝置，包括根據(jù)權(quán)利要求1，2，3或4任何一個(gè)所述的薄膜晶體管。
6.一種共面薄膜晶體管TFT的形成方法，包括以下步驟在襯底(24)上沉積并限定多個(gè)半導(dǎo)體層(26，28)、第一金屬層和第一絕緣層；執(zhí)行所述限定以便形成在所述多個(gè)半導(dǎo)體層的第一半導(dǎo)體層(26)中的溝道區(qū)(42)；源極和漏極；由第一金屬層形成的源極接觸(30)和漏極接觸(32)；在源極接觸(30)上設(shè)置的、并且基本占據(jù)與源極接觸(30)相同面積的第一絕緣層的第一區(qū)域(34)；在漏極接觸(32)上設(shè)置的、并且基本占據(jù)與漏極接觸(32)相同面積的第一絕緣層的第二區(qū)域(36)；在溝道區(qū)(42)以及第一絕緣層的第一(34)和第二(36)區(qū)域上沉積第二絕緣層(46)；以及在第二絕緣層(46)上沉積并限定第二金屬層，以形成柵極(62)。
7.根據(jù)權(quán)利要求6所述的共面TFT的形成方法，其中，使用相同的掩模限定第一金屬層和第一絕緣層。
8.根據(jù)權(quán)利要求6或7所述的共面TFT的形成方法，還包括在第一絕緣層中形成接觸孔。
9.根據(jù)權(quán)利要求6、7或8所述的共面TFT的形成方法，其中，第一半導(dǎo)體層包括未摻雜的μ-Si層(26)。
10.根據(jù)權(quán)利要求6，7，8或9所述的共面TFT的形成方法，其中，所述多個(gè)半導(dǎo)體層的第二層包括提供源極和漏極的n+a-Si層(28)。
全文摘要
一種共面薄膜晶體管TFT(22)及其制造方法，其中，在源極接觸(30)和漏極接觸(32)上設(shè)置附加絕緣層，并且將該附加絕緣層的第一區(qū)域(34)限定為基本占據(jù)與源極接觸(30)相同面積，該附加絕緣層的第二區(qū)域(36)基本占據(jù)與漏極接觸(32)相同面積。這樣趨于減小柵(62)源電容和柵(62)漏電容。在有些結(jié)構(gòu)中，無(wú)需任何附加掩模或限定步驟即可實(shí)現(xiàn)。
文檔編號(hào)H01L21/336GK1950949SQ200580013661
公開(kāi)日2007年4月18日 申請(qǐng)日期2005年4月26日 優(yōu)先權(quán)日2004年4月28日
發(fā)明者K·R·懷特, I·D·弗倫奇 申請(qǐng)人:皇家飛利浦電子股份有限公司