技術編號：6853021
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明屬于半導體集成電路及其制造，尤其涉及一種源漏位于絕緣層上的MOSFET晶體管的制作方法。背景技術當今集成電路的主流技術是互補金屬氧化物半導體(CMOS)技術。而CMOS技術的發(fā)展一直遵從摩爾定律和按比例縮小理論。隨著器件尺寸的不斷縮小，MOS器件的性能和集成電路的集成密度不斷提高，使得集成電路產(chǎn)品功能越來越強大，而產(chǎn)品價格不斷減小。目前，MOS器件的特征尺寸已經(jīng)進入納米尺度。新的物理效應對納米尺度的MOS器件產(chǎn)生越來越大的影響，與此同時傳統(tǒng)的器件制備...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。