專利名稱：非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法，特別涉及回避或控制因加工時(shí)的充電而產(chǎn)生的損壞的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法。
背景技術(shù)：
近年來(lái)，隨著非易失性半導(dǎo)體存儲(chǔ)裝置的高集成化，存儲(chǔ)單元尺寸逐漸縮小，為適應(yīng)這種情況提出過(guò)很細(xì)的柵電極即字線。然而，如果使字線細(xì)長(zhǎng)，字線電阻就高，字線的信號(hào)延遲也就更大。因此發(fā)生難以高速工作的問(wèn)題。
于是，作為減少字線電阻的方法，能夠想到利用Self Align Silicide技術(shù)(以下，稱為自我對(duì)準(zhǔn)金屬硅化物技術(shù))，但是當(dāng)把自我對(duì)準(zhǔn)金屬硅化物技術(shù)用到非易失性半導(dǎo)體存儲(chǔ)裝置中的時(shí)候，為了防止字線和源極擴(kuò)散層或漏極擴(kuò)散層的短路，或者半導(dǎo)體襯底和源極擴(kuò)散層或漏極擴(kuò)散層的短路，需要事先利用用絕緣膜覆蓋存儲(chǔ)單元的柵電極的側(cè)壁的技術(shù)。
一般來(lái)說(shuō)，在非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元中，作為對(duì)特性不均勻的對(duì)策或者對(duì)形成源極擴(kuò)散層、漏極擴(kuò)散層時(shí)離子注入所產(chǎn)生的損害的對(duì)策，是要求在柵電極的側(cè)壁形成比較厚的絕緣膜。根據(jù)存儲(chǔ)單元排列的結(jié)構(gòu)，也可能有這種情況，為了不使半導(dǎo)體襯底中的字線間區(qū)域露出，還要求用覆蓋柵電極的側(cè)壁的絕緣膜填滿字線間的區(qū)域。
非易失性半導(dǎo)體存儲(chǔ)裝置，在半導(dǎo)體襯底上的存儲(chǔ)單元排列區(qū)域的外部區(qū)域備有半導(dǎo)體裝置，因?yàn)橐笮纬稍诖鎯?chǔ)單元排列區(qū)域的外部區(qū)域的半導(dǎo)體裝置性能很高，所以希望在半導(dǎo)體裝置的側(cè)壁形成較薄的絕緣膜。因此，提案過(guò)只有存儲(chǔ)單元排列區(qū)域中的字線即柵電極的側(cè)壁用特別厚的絕緣膜覆蓋。
下面，作為用厚絕緣膜覆蓋存儲(chǔ)單元排列區(qū)域中的字線即柵電極的側(cè)壁的方法例，參照?qǐng)D16(a)到圖16(c)、圖17(a)到圖17(c)、圖18(a)到圖18(c)以及圖19說(shuō)明第一現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法(參照例如專利文獻(xiàn)1)。
圖16(a)到圖16(c)、圖17(a)到圖17(c)、圖18(a)到圖18(c)以及圖19是顯示第一現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。在此，作為非易失性半導(dǎo)體存儲(chǔ)裝置之一例，用具有浮置柵極的疊層型非易失性半導(dǎo)體存儲(chǔ)裝置來(lái)說(shuō)明。補(bǔ)充說(shuō)明一下，在圖16(a)到圖16(c)、圖17(a)到圖17(c)、圖18(a)到圖18(c)以及圖19中，形成非易失性存儲(chǔ)器的存儲(chǔ)單元排列的區(qū)域顯示為第一區(qū)域100A，形成半導(dǎo)體裝置的區(qū)域顯示為第二區(qū)域100B。
首先，如圖16(a)所示，在形成在p型硅襯底100表面部的p型阱區(qū)域101形成元件隔離絕緣膜102后，在第一區(qū)域100A和第二區(qū)域100B的p型阱區(qū)域101上形成溝道氧化膜103。接著，在溝道氧化膜103上形成第一多晶硅104后，形成電容絕緣膜105來(lái)覆蓋第一多晶硅104。
接著，如圖16(b)所示，以為了覆蓋第一區(qū)域100A中的電容絕緣膜105所形成的第一抗蝕圖案106作掩模進(jìn)行蝕刻，除去第二區(qū)域100B中的電容絕緣膜105、第一多晶硅104及溝道氧化膜103。
接著，如圖16(c)所示，對(duì)p型硅襯底100進(jìn)行熱氧化，在第二區(qū)域100B的p型阱區(qū)域101表面部形成柵極氧化膜107后，形成第二多晶硅108，覆蓋第一區(qū)域100A和第二區(qū)域100B的整個(gè)面。補(bǔ)充說(shuō)明一下，在附圖中未詳細(xì)圖示第一區(qū)域100A中的電容絕緣膜105，電容絕緣膜105一般由氧化膜、Si3N4膜及氧化膜的三層結(jié)構(gòu)(ONO膜)構(gòu)成。為了簡(jiǎn)化說(shuō)明未示出，通過(guò)為了形成第二區(qū)域100B中的柵極氧化膜107的熱氧化，氧化膜也同時(shí)形成在第一區(qū)域100A中的電容絕緣膜105的最上面。
接著，如圖17(a)所示，以為了覆蓋第一區(qū)域100A中的非易失性存儲(chǔ)器的疊層型柵電極形成區(qū)域和第二區(qū)域100B所形成的第二抗蝕圖案109作掩模，依次蝕刻第二多晶硅108、電容絕緣膜105、第一多晶硅104以及溝道氧化膜103，形成由溝道氧化膜103a、浮置柵電極104a、電容絕緣膜105a以及控制柵電極108a構(gòu)成的疊層型柵電極108c。補(bǔ)充說(shuō)明一下，在第二區(qū)域100B中，形成有通過(guò)蝕刻圖案化了的第二多晶硅108a。
接著，如圖17(b)所示，形成使成為非易失性存儲(chǔ)器的源極區(qū)域或漏極區(qū)域的區(qū)域開口的第三抗蝕圖案110后，以該第三抗蝕圖案110和疊層型柵電極108c作掩模將n型雜質(zhì)離子注入111，形成成為非易失性存儲(chǔ)器的源極區(qū)域或漏極區(qū)域的低濃度雜質(zhì)區(qū)域112。
接著，如圖17(c)所示，利用CVD法沉積成為疊層型柵電極108c的側(cè)壁絕緣膜的氧化膜113，覆蓋第一區(qū)域100A和第二區(qū)域100B的整個(gè)面。補(bǔ)充說(shuō)明一下，氧化膜113的膜厚為例如200nm左右，為了在疊層型柵電極108c側(cè)壁形成所希望的厚度的側(cè)壁絕緣膜，可以調(diào)整它。
接著，如圖18(a)所示，對(duì)氧化膜113進(jìn)行各向異性蝕刻，使第一區(qū)域100A中的疊層型柵電極108c上面和第二區(qū)域100B中的第二多晶硅108a上面露出，在第一區(qū)域100A中的疊層型柵電極108c側(cè)壁和第二區(qū)域100B中的第二多晶硅108a側(cè)壁形成第一側(cè)壁絕緣膜113a。補(bǔ)充說(shuō)明一下，此各向異性蝕刻，最好是在具有即使疊層型柵電極108c和第二多晶硅108a上面露出，疊層型柵電極108c和低濃度雜質(zhì)區(qū)域112c也幾乎不被蝕刻的蝕刻選擇比的條件下進(jìn)行。
補(bǔ)充說(shuō)明一下，也可以是這樣的，根據(jù)存儲(chǔ)單元排列的結(jié)構(gòu)對(duì)氧化膜113進(jìn)行各向異性蝕刻，由形成在疊層型柵電極108c的側(cè)壁的第一側(cè)壁絕緣膜113a填滿相鄰的疊層型柵電極108c間的空間，省略圖示。形成在疊層型柵電極108c的側(cè)壁的第一側(cè)壁絕緣膜113a的膜厚，可以通過(guò)在圖17(c)所示的工序中調(diào)整用CVD法沉積的氧化膜113的膜厚加以控制。
接著，如圖18(b)所示，以為了覆蓋第一區(qū)域100A和第二區(qū)域100B中的半導(dǎo)體裝置的柵電極形成區(qū)域所形成的第四抗蝕圖案114作掩模，對(duì)圖案化了的第二多晶硅108a和柵極氧化膜107進(jìn)行蝕刻，在第二區(qū)域100B形成半導(dǎo)體裝置的柵電極108b和柵極氧化膜107b。
接著，如圖18(c)所示，以為了覆蓋第一區(qū)域100A所形成的第五抗蝕圖案115作掩模，進(jìn)行離子注入116，形成成為第二區(qū)域100B中的半導(dǎo)體裝置的源極或漏極的低濃度雜質(zhì)區(qū)域117。
接著，如圖19所示，利用CVD法在第一區(qū)域100A和第二區(qū)域100B的整個(gè)面上沉積氧化膜后，進(jìn)行各向異性蝕刻，在第一側(cè)壁絕緣膜113a的各側(cè)壁形成第二側(cè)壁絕緣膜118，在第二區(qū)域100B中的半導(dǎo)體裝置的柵電極108b和柵極氧化膜107b側(cè)壁形成第二側(cè)壁絕緣膜118。這樣，在第一區(qū)域100A中的疊層型柵電極108c側(cè)壁就形成了第一側(cè)壁絕緣膜113a和第二側(cè)壁絕緣膜118的雙層結(jié)構(gòu)。之后，以疊層型柵電極108c、柵電極108b以及第二側(cè)壁絕緣膜118作掩模向p型阱區(qū)域101將n型雜質(zhì)離子注入119，在第一區(qū)域100A形成成為非易失性存儲(chǔ)器的源極或漏極的高濃度雜質(zhì)區(qū)域120a，同時(shí)形成成為半導(dǎo)體裝置的源極或漏極的高濃度雜質(zhì)區(qū)域120b。接著，利用自我對(duì)準(zhǔn)金屬硅化物技術(shù)，選出疊層型柵電極108c、柵電極108b、以及高濃度雜質(zhì)區(qū)域120a、120b上面并形成硅化物層121。補(bǔ)充說(shuō)明一下，此后形成層間絕緣膜、接觸孔以及鋁布線，圖中未示。
如上所述，根據(jù)第一現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，既能用具有任意的厚度的側(cè)壁絕緣膜覆蓋字線的側(cè)壁，還能利用CVD法調(diào)整為覆蓋字線的側(cè)壁而沉積的氧化膜的厚度，用絕緣膜填滿字線之間的空間。
近年來(lái)，隨著非易失性半導(dǎo)體存儲(chǔ)裝置的高集成化和高速化，在非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法中，越來(lái)越多地利用能適用于微細(xì)加工的離子雜質(zhì)注入或等離子干蝕刻等工序。然而，在這些工序中，有加工柵電極等的時(shí)候?qū)е鲁潆姷膯?wèn)題。
在第一現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法中，重復(fù)圖17(b)所示的離子注入111、或者在圖17(c)和圖18(a)中所示的氧化膜113的沉積和各向異性蝕刻形成側(cè)壁絕緣膜113a時(shí)的各向異性蝕刻，是導(dǎo)致充電的可能性很高的工序。
由于這些導(dǎo)致充電的可能性很高的工序，過(guò)剩的電荷便不必要地積累在溝道氧化膜103a或電容絕緣膜105a中，或者對(duì)溝道氧化膜103a或電容絕緣膜105a造成損壞，從而非易失性半導(dǎo)體存儲(chǔ)裝置的壽命、可靠性有問(wèn)題。
作為這種問(wèn)題的對(duì)策，曾提出過(guò)具有控制充電的方法的第二現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法(例如，參照專利文獻(xiàn)2)。
第二現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法具有下述工序在存儲(chǔ)器排列的外周部形成用以使在加工相當(dāng)于字線的控制柵極、相當(dāng)于電容絕緣膜的柵極絕緣膜或浮置柵極的工序中注入的電荷逃到半導(dǎo)體襯底中的活性區(qū)域，在將相當(dāng)于字線的控制柵極與活性區(qū)域連接起來(lái)的狀態(tài)下加工字線和浮置柵極的工序和切斷控制柵極和活性區(qū)域的連接的工序。
《專利文獻(xiàn)1》日本公開專利公報(bào)特開2003-17596號(hào)公報(bào)《專利文獻(xiàn)2》日本公開專利公報(bào)特開平11-54730號(hào)公報(bào)然而，在第二現(xiàn)有例中，沒(méi)有關(guān)于第一現(xiàn)有例所公開的、控制在字線側(cè)壁上形成的側(cè)壁絕緣膜的膜厚的記載，也沒(méi)有認(rèn)識(shí)到關(guān)于字線和源極擴(kuò)散層或漏極擴(kuò)散層的短路、或者半導(dǎo)體襯底和源極擴(kuò)散層或漏極擴(kuò)散層的短路的問(wèn)題。
于是，我們發(fā)現(xiàn)了在把第二現(xiàn)有例公開的、用以控制充電的手法用到第一現(xiàn)有例公開的、防止字線和源極擴(kuò)散層或漏極擴(kuò)散層的短路或者半導(dǎo)體襯底和源極擴(kuò)散層或漏極擴(kuò)散層的短路的手法中的時(shí)候，出現(xiàn)了新課題。
下面，參照?qǐng)D20(a)到圖20(c)、圖21(a)到圖21(c)和圖22(a)到圖22(c)，說(shuō)明在把第二現(xiàn)有例所涉及的手法用到第一現(xiàn)有例中時(shí)發(fā)生的課題。補(bǔ)充說(shuō)明一下，各附圖的(a)是俯視圖；各附圖的(b)是在(a)中所示的X剖面的局部圖；各附圖的(c)是在(a)中所示的Y剖面的局部圖，顯示字線端部的結(jié)構(gòu)。
如圖20(a)到圖20(c)所示，在把成為相當(dāng)于字線的控制柵極的多晶硅204與活性區(qū)域200A連接起來(lái)的狀態(tài)下，如果進(jìn)行第一現(xiàn)有例中的從圖17(b)所示的工序到18(a)所示的工序，就能用絕緣膜205填滿電容絕緣膜203上的字線之間的區(qū)域，如圖21(a)到圖21(c)所示。
接著，如圖22(a)到圖22(c)所示，在相當(dāng)于字線的控制柵極的端部周邊，如果切斷多晶硅204和活性區(qū)域200A的電連接，絕緣膜205就成為掩模，構(gòu)成控制柵極的端部周邊的多晶硅材料就作為多晶硅材料的殘留204a殘留在電容絕緣膜203中的絕緣膜205的周邊區(qū)域，如圖22(c)所示。因此導(dǎo)致相鄰的字線的短路。在這種情況下，能通過(guò)將字線的蝕刻時(shí)間設(shè)得更長(zhǎng)一些，來(lái)防止相鄰的字線的短路，但是在那一時(shí)間內(nèi)發(fā)生充電現(xiàn)象，對(duì)電容絕緣膜203或未示的溝道氧化膜造成很大的損壞。這是一個(gè)問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明正是為解決這些問(wèn)題而研究開發(fā)出來(lái)的。其目的在于提供一種能夠控制因形成側(cè)壁絕緣膜等的工序中的充電而產(chǎn)生的損壞的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法。
為了達(dá)成上述目的，本發(fā)明所涉及的第一非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，包括在半導(dǎo)體襯底上的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列形成區(qū)域形成用以形成多條字線的第一導(dǎo)電膜，同時(shí)在半導(dǎo)體襯底上的半導(dǎo)體裝置形成區(qū)域形成第二導(dǎo)電膜的工序，通過(guò)用第一掩模的第一干蝕刻在第一導(dǎo)電膜中形成開口部，使存儲(chǔ)單元排列形成區(qū)域中的字線互相保持著間隔布置的工序，在形成在第一導(dǎo)電膜中的開口部形成字線的側(cè)壁絕緣膜的工序，通過(guò)用第二掩模的濕蝕刻除去側(cè)壁絕緣膜中存在于字線端部附近區(qū)域的部分的工序以及通過(guò)用第三掩模的第二干蝕刻除去第一導(dǎo)電膜中存在于字線端部附近區(qū)域的部分的工序，第一導(dǎo)電膜和第二導(dǎo)電膜由同一層導(dǎo)電膜形成，在第一導(dǎo)電膜中形成開口部的工序，是一個(gè)使第一導(dǎo)電膜中的開口部形成后殘留下的部分，在位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底中的活性區(qū)域上與形成為與活性區(qū)域電連接的第二導(dǎo)電膜連接的工序。
根據(jù)本發(fā)明所涉及的第一非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，因?yàn)榈谝粚?dǎo)電膜和第二導(dǎo)電膜由同一層導(dǎo)電膜形成，在使第一導(dǎo)電膜中的開口部形成后殘留下的部分，在位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底中的活性區(qū)域上與形成為與活性區(qū)域電連接的第二導(dǎo)電膜連接的狀態(tài)下，進(jìn)行形成側(cè)壁絕緣膜等造成充電的工序，所以能夠使因充電而產(chǎn)生的電荷逃到位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底中的活性區(qū)域中。這樣，就能使因充電而產(chǎn)生的電荷分散，控制電位的上升，從而能提高非易失性半導(dǎo)體存儲(chǔ)裝置的可靠性。
本發(fā)明所涉及的第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，在半導(dǎo)體襯底上的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列形成區(qū)域形成用以形成多條字線的第一導(dǎo)電膜，同時(shí)在半導(dǎo)體襯底上的半導(dǎo)體裝置形成區(qū)域形成第二導(dǎo)電膜的工序，通過(guò)用第一掩模的第一干蝕刻在第一導(dǎo)電膜中形成開口部，使存儲(chǔ)單元排列形成區(qū)域中的字線互相保持著間隔布置的工序，在形成在第一導(dǎo)電膜中的開口部形成字線的側(cè)壁絕緣膜的工序，通過(guò)用第二掩模的濕蝕刻除去側(cè)壁絕緣膜中存在于字線端部附近區(qū)域的部分的工序以及通過(guò)用第三掩模的第二干蝕刻除去第一導(dǎo)電膜中存在于字線端部附近區(qū)域的部分的工序，第一導(dǎo)電膜和第二導(dǎo)電膜由同一層導(dǎo)電膜形成，在第一導(dǎo)電膜中形成開口部的工序，是一個(gè)使第一導(dǎo)電膜中的開口部形成后殘留下的部分，與形成為通過(guò)構(gòu)成半導(dǎo)體裝置的柵極絕緣膜與位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底連接的第二導(dǎo)電膜連接的工序。
根據(jù)本發(fā)明所涉及的第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，因?yàn)榈谝粚?dǎo)電膜和第二導(dǎo)電膜由同一層導(dǎo)電膜形成，在第一導(dǎo)電膜中的開口部形成后殘留下的部分，與形成為通過(guò)構(gòu)成半導(dǎo)體裝置的柵極絕緣膜與位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底連接的第二導(dǎo)電膜連接的狀態(tài)下，進(jìn)行形成側(cè)壁絕緣膜等造成充電的工序，所以能夠使因充電而產(chǎn)生的電荷通過(guò)例如用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的電路等的柵極絕緣膜，逃到位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底中。在這種情況下，不設(shè)置第一非易失性半導(dǎo)體存儲(chǔ)裝置中的活性區(qū)域就能控制因充電造成的損壞。這樣，就能使因充電而產(chǎn)生的電荷分散，控制電位的上升，從而能提高非易失性半導(dǎo)體存儲(chǔ)裝置的可靠性。
最好是這樣的，在本發(fā)明所涉及的第一或第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法中，第一導(dǎo)電膜中的開口部形成后殘留下的部分，形成為字線互相連接的樣子。
最好是這樣的，在本發(fā)明所涉及的第一或第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法中，形成字線的側(cè)壁絕緣膜的工序包括利用CVD法在半導(dǎo)體襯底上沉積絕緣膜，以覆蓋形成有開口部的第一絕緣膜的工序和通過(guò)各向異性干蝕刻對(duì)已沉積的絕緣膜進(jìn)行蝕刻的工序；沉積絕緣膜的工序和進(jìn)行蝕刻的工序反復(fù)進(jìn)行1次或1次以上的。
最好是這樣的，在本發(fā)明所涉及的第一或第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法中，側(cè)壁絕緣膜中存在于字線端部附近區(qū)域的部分，形成為位于設(shè)在半導(dǎo)體襯底中的元件隔離絕緣膜上的樣子，進(jìn)行濕蝕刻，使元件隔離絕緣膜的至少一部分殘留下。
最好是這樣的，在本發(fā)明所涉及的第一或第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法中，電容絕緣膜形成在半導(dǎo)體襯底和第一導(dǎo)電膜之間，在第一導(dǎo)電膜中形成開口部的工序包括形成開口部留著電容絕緣膜的工序，進(jìn)行除去側(cè)壁絕緣膜中存在于字線的端部附近區(qū)域的部分的工序，電容絕緣膜要幾乎不被蝕刻。
最好是這樣的，在本發(fā)明所涉及的第一或第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法中，除去第一導(dǎo)電膜中存在于字線的端部附近區(qū)域的部分的工序，包括通過(guò)濕蝕刻除去第一導(dǎo)電膜中的該部分的同時(shí)，除去第二導(dǎo)電膜中的指定部分，形成半導(dǎo)體裝置的柵電極的工序。
在本發(fā)明所涉及的第一或第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法中，最好第二掩模和第三掩模是同一個(gè)掩模。
本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置，在半導(dǎo)體襯底上的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列區(qū)域的外部區(qū)域，具有使形成構(gòu)成非易失性半導(dǎo)體存儲(chǔ)裝置的字線時(shí)產(chǎn)生的電荷逃掉的區(qū)域。
根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置，能夠?qū)崿F(xiàn)具有能控制因形成側(cè)壁絕緣膜的工序等到形成構(gòu)成非易失性半導(dǎo)體存儲(chǔ)裝置的字線為止的工序中產(chǎn)生的充電而造成的損壞的結(jié)構(gòu)的非易失性半導(dǎo)體存儲(chǔ)裝置。
在本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置中，使形成字線時(shí)產(chǎn)生的電荷逃掉的區(qū)域，如果是在其上面有構(gòu)成形成在外部區(qū)域的半導(dǎo)體裝置的柵極絕緣膜的半導(dǎo)體襯底，就能通過(guò)柵極絕緣膜使因充電而產(chǎn)生的電荷逃到半導(dǎo)體襯底中。
在本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置中，使形成字線時(shí)產(chǎn)生的電荷逃掉的區(qū)域，如果是位于外部區(qū)域的半導(dǎo)體襯底中的活性區(qū)域，就能使因充電而產(chǎn)生的電荷逃到活性區(qū)域。
—發(fā)明的效果—根據(jù)本發(fā)明所涉及的第一非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，因?yàn)樵诘谝粚?dǎo)電膜中的開口部形成后殘留下的部分，在位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底中的活性區(qū)域上與形成為與活性區(qū)域電連接的第二導(dǎo)電膜連接的狀態(tài)下，進(jìn)行形成側(cè)壁絕緣膜等造成充電的工序，所以能夠使因充電而產(chǎn)生的電荷逃到位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底中的活性區(qū)域中。這樣，就能使因充電而產(chǎn)生的電荷分散，控制電位的上升，從而能提高非易失性半導(dǎo)體存儲(chǔ)裝置的可靠性。
根據(jù)本發(fā)明所涉及的第二非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，因?yàn)樵诘谝粚?dǎo)電膜中的開口部形成后殘留下的部分，與形成為通過(guò)構(gòu)成半導(dǎo)體裝置的柵極絕緣膜與位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底連接的第二導(dǎo)電膜連接的狀態(tài)下，進(jìn)行形成側(cè)壁絕緣膜等造成充電的工序，所以能夠使因充電而產(chǎn)生的電荷通過(guò)例如用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的電路等的柵極絕緣膜，逃到位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底中。在這種情況下，不設(shè)置第一非易失性半導(dǎo)體存儲(chǔ)裝置中的活性區(qū)域就能控制因充電而造成的損壞。這樣，就能使因充電而產(chǎn)生的電荷分散，控制電位的上升，從而能提高非易失性半導(dǎo)體存儲(chǔ)裝置的可靠性。
根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置，能夠?qū)崿F(xiàn)具有能控制因形成側(cè)壁絕緣膜的工序等到形成構(gòu)成非易失性半導(dǎo)體存儲(chǔ)裝置的字線為止的工序中產(chǎn)生的充電而造成的損壞的結(jié)構(gòu)的非易失性半導(dǎo)體存儲(chǔ)裝置。


圖1(a)、圖1(b)是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖2是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖。
圖3(a)到圖3(c)是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖4是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖。
圖5(a)、圖5(b)是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖6是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖。
圖7(a)、圖7(b)是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖8是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖。
圖9(a)、圖9(b)是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖10是顯示本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖。
圖11(a)、圖11(b)是顯示本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖12是顯示本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖。
圖13(a)、圖13(b)是顯示本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖14是顯示本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖。
圖15(a)、圖15(b)是顯示本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖16(a)到圖16(c)是顯示第一現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖17(a)到圖17(c)是顯示第一現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖18(a)到圖18(c)是顯示第一現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖19是顯示第一現(xiàn)有例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖20(a)是顯示為說(shuō)明本發(fā)明的課題的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖，圖20(b)、圖20(c)是顯示為說(shuō)明本發(fā)明的課題的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖21(a)是顯示為說(shuō)明本發(fā)明的課題的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖，圖21(b)、圖21(c)是顯示為說(shuō)明本發(fā)明的課題的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
圖22(a)是顯示為說(shuō)明本發(fā)明的課題的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序俯視圖，圖22(b)、圖22(c)是顯示為說(shuō)明本發(fā)明的課題的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。
符號(hào)說(shuō)明1-p型硅襯底；2-元件隔離絕緣膜；2a-活性區(qū)域；3-溝道氧化膜；4-電容絕緣膜；5-柵極絕緣膜；6-多晶硅；7-第一抗蝕圖案；8-離子注入；9-擴(kuò)散層；10-氧化膜；10a-氧化膜；11-第二抗蝕圖案；100-p型硅襯底；101-p型阱區(qū)域；102-元件隔離絕緣膜；103-溝道氧化膜；103a-溝道氧化膜；104-第一多晶硅；104a-浮置柵電極；105-電容絕緣膜；105a-電容絕緣膜；106-第一抗蝕圖案；107-柵極氧化膜；108-第二多晶硅；108a-控制柵電極；108b-柵電極；108c-疊層型柵電極；109-第二抗蝕圖案；110-第三抗蝕圖案；111-離子注入；112-低濃度雜質(zhì)擴(kuò)散區(qū)域；113-氧化膜；113a-第一側(cè)壁絕緣膜；114-第四抗蝕圖案；115-第五抗蝕圖案；116-離子注入；117-低濃度雜質(zhì)擴(kuò)散區(qū)域；118-第二側(cè)壁絕緣膜；119-離子注入；120a-高濃度雜質(zhì)擴(kuò)散區(qū)域；121-硅化物層。
具體實(shí)施例方式
(第一實(shí)施例)下面，參照

本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法。
在本發(fā)明的第一實(shí)施例中，用使電容絕緣膜捕獲電荷的非易失性半導(dǎo)體存儲(chǔ)裝置作為非易失性半導(dǎo)體存儲(chǔ)裝置的例子進(jìn)行說(shuō)明。
圖1(a)、圖1(b)及圖3(a)到圖3(c)，是顯示本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的要部工序剖面圖。圖2是圖1(b)所示的工序后的要部工序俯視圖。
首先，如圖1(a)所示，在形成在p型硅襯底1表面部的p型阱區(qū)域2形成元件隔離絕緣膜3后，在非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列形成區(qū)域即第一區(qū)域1A和形成半導(dǎo)體裝置的區(qū)域即第二區(qū)域1B，在p型硅襯底1上的活性區(qū)域上形成電容絕緣膜4。接著，除去電容絕緣膜4中形成在第二區(qū)域1B的部分后，在第二區(qū)域1B，在p型硅襯底1上形成半導(dǎo)體裝置用柵極氧化膜5。接著，除去柵極氧化膜5中形成在活性區(qū)域2a上的部分后，在第一區(qū)域1A和第二區(qū)域1B的整個(gè)面上沉積多晶硅6。補(bǔ)充說(shuō)明一下，電容絕緣膜4，一般由氧化膜、Si3N4膜以及氧化膜的三層結(jié)構(gòu)(ONO膜)構(gòu)成。
接著，如圖1(b)所示，以為了覆蓋第一區(qū)域1A中的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列的字線形成區(qū)域且覆蓋第二區(qū)域1B所形成的第一抗蝕圖案7作掩模，對(duì)多晶硅6進(jìn)行各向異性蝕刻，在多晶硅6中形成在第一區(qū)域1A的部分形成開口部。最好是這樣的，在此各向異性蝕刻中，把多晶硅6相對(duì)電容絕緣膜4的蝕刻選擇比設(shè)得很高，使電容絕緣膜4殘留下。例如用ON0膜作為電容絕緣膜4，因?yàn)槎嗑Ч?相對(duì)電容絕緣膜4的蝕刻選擇比就很高，所以與多晶硅6相比ONO膜幾乎不被蝕刻，從而能很容易地使電容絕緣膜4殘留下。補(bǔ)充說(shuō)明一下，下面以使電容絕緣膜4殘留下的情況作例子進(jìn)行說(shuō)明。
在此，圖2顯示用圖1(b)說(shuō)明的工序后，除去了第一抗蝕圖案7的狀態(tài)的結(jié)構(gòu)俯視圖。如圖2所示，形成開口部后的多晶硅6，在第一區(qū)域1A和第二區(qū)域1B呈不切斷而互相連接的狀態(tài)。
接著，如圖3(a)所示，以形成開口部后的多晶硅6作掩模在第一區(qū)域1A進(jìn)行離子注入8，在p型阱區(qū)域2形成擴(kuò)散層9。
接著，如圖3(b)所示，利用CVD法在第一區(qū)域1A和第二區(qū)域1B的整個(gè)面上形成氧化膜10，覆蓋形成開口部后的多晶硅6。氧化膜10的膜厚為例如200nm左右，可以調(diào)整氧化膜10的膜厚，以形成在字線側(cè)壁的側(cè)壁絕緣膜具有希望的厚度。
接著，如圖3(c)所示，對(duì)氧化膜10進(jìn)行各向異性蝕刻，使多晶硅6中的形成在第一區(qū)域1A、成為字線的部分的表面露出，同時(shí)使多晶硅6中的形成在第二區(qū)域1B的部分的表面露出。在此各向異性蝕刻中，進(jìn)行蝕刻，使成為側(cè)壁絕緣膜的氧化膜10a殘留在形成在第一區(qū)域1A、成為字線的部分的側(cè)壁。此各向異性蝕刻，以即使從柵電極材料即多晶硅6上面對(duì)氧化膜10完全地進(jìn)行蝕刻，柵電極材料或p型硅襯底1也幾乎不被蝕刻那種程度的蝕刻選擇比進(jìn)行使刻。再說(shuō)，殘留在多晶硅6中成為字線的部分的側(cè)壁的氧化膜10a的膜厚，可以根據(jù)沉積的氧化膜10的膜厚調(diào)整，在本實(shí)施例中，用氧化膜10a完全地填滿多晶硅6中成為字線的部分之間的空間。
在此，圖4顯示圖3(c)所示的工序后的非易失性半導(dǎo)體存儲(chǔ)裝置的局部俯視圖，圖5(a)和圖5(b)顯示圖4中的X剖面的局部剖面圖和Y剖面的局部剖面圖。如圖4、圖5(a)及圖5(b)所示，如上所述，在多晶硅6中成為字線的部分之間形成有氧化膜10a，多晶硅6在第一區(qū)域1A和第二區(qū)域1B呈不切斷而連接的狀態(tài)。
接著，如圖6、圖7(a)及圖7(b)所示，以為了覆蓋多晶硅6中成為字線的部分和活性區(qū)域2a所形成的第二抗蝕圖案11作掩模進(jìn)行濕蝕刻，除去形成在成為字線端部的區(qū)域附近的氧化膜10a。進(jìn)行此濕蝕刻，最好是對(duì)氧化膜10a的蝕刻選擇比較高。這樣，就能防止通過(guò)蝕刻除去電容絕緣膜4和形成在電容絕緣膜4下部的元件隔離絕緣膜2。例如，用ONO膜作為電容絕緣膜4，用氟酸溶液作為蝕刻溶液，構(gòu)成ONO膜的Si3N4膜就不被蝕刻，從而形成在電容絕緣膜4下面的元件隔離絕緣膜3不被蝕刻。
接著，如圖8、圖9(a)及圖9(b)所示，通過(guò)以第二抗蝕圖案11作掩模的干蝕刻，除去多晶硅6中形成在成為字線端部的區(qū)域附近和活性區(qū)域2a附近的部分，把多晶硅6中成為字線端部的部分互相切開，同時(shí)把多晶硅6中成為字線端部的部分和活性區(qū)域2a切開。這樣，在第一區(qū)域1A就形成了互相保持著間隔布置的字線；在第二區(qū)域1B就形成了構(gòu)成半導(dǎo)體裝置的柵電極。
后面的工序未示，與在現(xiàn)有例中所述的一樣，在第二區(qū)域1B，進(jìn)行半導(dǎo)體裝置的輕摻雜漏極(LDDLightly Doped Drain)用離子注入或源·漏極擴(kuò)散層的形成后，應(yīng)用自我對(duì)準(zhǔn)金屬硅化物技術(shù)，選擇字線或柵電極材料上面或者源·漏極擴(kuò)散層上面并形成硅化物層。之后，形成層間絕緣膜、接觸孔以及鋁布線等。
如上所述，根據(jù)本發(fā)明的第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，能在第一區(qū)域1A和第二區(qū)域1B，在多晶硅6不切斷而連接的狀態(tài)下進(jìn)行圖3(a)所示的離子注入8，進(jìn)行圖3(b)和圖3(c)所示的從氧化膜10的沉積到通過(guò)各向異性蝕刻的成為字線的側(cè)壁絕緣膜的氧化膜10a的形成，使因離子注入8時(shí)或各向異性蝕刻時(shí)產(chǎn)生的充電而造成電荷，從成為字線的多晶硅6通過(guò)活性區(qū)域2a逃到p型硅襯底1中。這樣，就能使因充電而產(chǎn)生的電荷分散，控制電位的上升，從而能提高非易失性半導(dǎo)體存儲(chǔ)裝置的可靠性。
通過(guò)濕蝕刻事先除去位于成為字線端部的區(qū)域附近的氧化膜10a，就能防止多晶硅6中形成在成為字線端部的區(qū)域附近的部分作為蝕刻殘留物殘留下來(lái)。這樣，就能防止在相鄰的字線間發(fā)生短路。
補(bǔ)充說(shuō)明一下，以上說(shuō)明的是，在除去位于成為字線端部的區(qū)域附近的氧化膜10a的時(shí)候和在除去多晶硅6中形成在成為字線端部的區(qū)域附近的部分在第二區(qū)域1B形成半導(dǎo)體裝置的柵電極的時(shí)候，都是用第二抗蝕圖案11形成的情況。這樣，使用同一個(gè)抗蝕圖案，就能使形成抗蝕圖案的工序比使用相互不同的抗蝕圖案的情況少一次。然而，因?yàn)樾纬傻诙^(qū)域1B中的半導(dǎo)體裝置的柵電極時(shí)要求高精度的蝕刻，所以不妨是這樣的結(jié)構(gòu)，在通過(guò)濕蝕刻除去多晶硅6中形成在成為字線端部的區(qū)域附近的部分時(shí)，使用濕蝕刻專用的抗蝕圖案，在形成第二區(qū)域1B中的柵電極時(shí)，使用與第二抗蝕圖案11不同的抗蝕圖案。
在本發(fā)明的第一實(shí)施例中說(shuō)明的是，形成有活性區(qū)域2a的情況，因?yàn)榈诙^(qū)域1B中的半導(dǎo)體裝置用柵極氧化膜5的膜厚一般比電容絕緣膜4的膜厚薄，所以能通過(guò)第二區(qū)域1B中的半導(dǎo)體裝置用柵極氧化膜5使因充電而產(chǎn)生的電荷某種程度逃到p型硅襯底1中。因此，本發(fā)明的第一實(shí)施例，即使是未形成活性區(qū)域2a的結(jié)構(gòu)也能夠?qū)嵤?。在這種情況下，有能減少形成活性區(qū)域2a的工序的效果。
(第二實(shí)施例)下面，參照

本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法。
在本發(fā)明的第二實(shí)施例中，用具有浮置柵極的疊層型非易失性半導(dǎo)體存儲(chǔ)裝置作為非易失性半導(dǎo)體存儲(chǔ)裝置的例子進(jìn)行說(shuō)明。
首先，進(jìn)行與現(xiàn)有例中用圖16(a)到圖16(c)、圖17(a)到圖17(c)、及圖18(a)按順序說(shuō)明的工序一樣的工序，得到圖18(a)所示的狀態(tài)。補(bǔ)充說(shuō)明一下，因?yàn)榕c現(xiàn)有例一樣，所以關(guān)于這些工序的詳細(xì)說(shuō)明和附圖，不反復(fù)進(jìn)行重復(fù)的說(shuō)明了。不過(guò)，與第一實(shí)施例中的圖1(b)所示的工序一樣，在圖17(a)所示的工序中，加工第二多晶硅108a，使其在第一區(qū)域100A和第二區(qū)域100B不切斷而連接，在該狀態(tài)下進(jìn)行后面的圖17(b)到圖18(a)的工序。附圖中未示，在從圖16(c)所示的工序到圖18(a)所示的工序中，除掉柵極氧化膜107中存在于后述的活性區(qū)域250A上的部分。
在到此為止的工序中，本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的問(wèn)題點(diǎn)是，與第一實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法的情況不同，在圖17(a)所示的工序中，利用蝕刻形成疊層型柵電極108c時(shí)，也需要對(duì)第二實(shí)施例中的相當(dāng)于在第一實(shí)施例中不被蝕刻的電容絕緣膜4的溝道氧化膜103進(jìn)行蝕刻。就是說(shuō)，在第一實(shí)施例中，如圖1(b)所示，在多晶硅6中成為字線端部的區(qū)域下部形成有電容絕緣膜4，但是在本發(fā)明的第二實(shí)施例中，在圖17(a)所示的工序后，不能使溝道氧化膜103殘留在第一多晶硅104中成為字線端部的區(qū)域下部。
在此，圖10顯示圖18(a)所示的工序后的非易失性半導(dǎo)體存儲(chǔ)裝置的要部俯視圖，圖11(a)和圖11(b)顯示圖10中的X剖面的要部剖面圖和Y剖面的要部剖面圖。如圖10、圖11(a)及圖11(b)所示，在成為字線端部的區(qū)域下部未形成溝道氧化膜103。補(bǔ)充說(shuō)明一下，在第二多晶硅108a中成為字線的部分間形成有第一側(cè)壁絕緣膜113a，第二多晶硅108a在第一區(qū)域100A和第二區(qū)域100B呈不切斷而連接的狀態(tài)。
接著，如圖12、圖13(a)及圖13(b)所示，以為了覆蓋第二多晶硅108a中的成為字線的區(qū)域和活性區(qū)域250A上的區(qū)域所形成的第一抗蝕圖案260作掩模進(jìn)行濕蝕刻，除去形成在成為字線端部的區(qū)域附近的第一側(cè)壁絕緣膜113a。在這種情況下，因?yàn)樵诔蔀樽志€端部的區(qū)域下部未形成溝道氧化膜103，所以元件隔離絕緣膜102被除去了一些。因此，最好是在元件隔離絕緣膜102不完全除掉而至少殘留一些的條件下進(jìn)行該濕蝕刻。
接著，如圖14、圖15(a)及圖15(b)所示，通過(guò)以第一抗蝕圖案260作掩模的干蝕刻，除去形成在第二多晶硅108a中成為字線端部的區(qū)域附近和活性區(qū)域250A附近的部分，把第二多晶硅108a中成為字線端部的部分互相切開，把第二多晶硅108a中成為字線的部分和活性區(qū)域250A切開。
如上所述，根據(jù)本發(fā)明的第二實(shí)施例所涉及的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法，與第一實(shí)施例中的電容絕緣膜4不同，即使是在難以使第二實(shí)施例中的溝道氧化膜103殘留在成為字線端部的區(qū)域下部的情況下，也能通過(guò)將濕蝕刻的條件最佳化，以便不會(huì)過(guò)多地蝕刻元件隔離絕緣膜102，從而使在圖17(b)到圖18(a)所示的工序中的離子雜質(zhì)注入或各向異性蝕刻時(shí)所產(chǎn)生的充電造成的電荷，從字線通過(guò)活性區(qū)域250A逃到p型硅襯底100中，與上述第一實(shí)施例一樣。這樣，就能使因充電而產(chǎn)生的電荷分散，控制電位的上升，從而能提高非易失性半導(dǎo)體存儲(chǔ)裝置的可靠性。
通過(guò)濕蝕刻事先除去位于成為字線端部的區(qū)域附近的第一側(cè)壁絕緣膜113a，就能防止第二多晶硅108a中形成在成為字線端部的區(qū)域附近的部分作為蝕刻殘留物留下。這樣，就能防止在相鄰的字線間發(fā)生短路。
與第一實(shí)施例一樣，在圖14、圖15(a)及圖15(b)所示的工序中，繼續(xù)使用了圖12、圖13(a)及圖13(b)所示的工序使用了的第一抗蝕圖案260，使用與第一抗蝕圖案260不同的抗蝕圖案也不妨。
—實(shí)用性—綜上所述，本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法，能減少、控制半導(dǎo)體工序中的充電對(duì)電容絕緣膜造成的損壞，形成希望的膜厚的字線的側(cè)壁絕緣膜，特別是對(duì)加工時(shí)的充電嚴(yán)重地影向到其特性的非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法很有用。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，包括在半導(dǎo)體襯底上的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列形成區(qū)域形成用以形成多條字線的第一導(dǎo)電膜，同時(shí)在所述半導(dǎo)體襯底上的半導(dǎo)體裝置形成區(qū)域形成第二導(dǎo)電膜的工序，通過(guò)用第一掩模的第一干蝕刻在所述第一導(dǎo)電膜中形成開口部，使所述存儲(chǔ)單元排列形成區(qū)域中的所述字線互相保持著間隔布置的工序，在形成在所述第一導(dǎo)電膜中的所述開口部形成所述字線的側(cè)壁絕緣膜的工序，通過(guò)用第二掩模的濕蝕刻除去所述側(cè)壁絕緣膜中存在于所述字線端部附近區(qū)域的部分的工序，以及通過(guò)用第三掩模的第二干蝕刻除去所述第一導(dǎo)電膜中存在于所述字線端部附近區(qū)域的部分的工序，其特征在于所述第一導(dǎo)電膜和所述第二導(dǎo)電膜由同一層導(dǎo)電膜形成，在所述第一導(dǎo)電膜中形成開口部的工序，是一個(gè)使所述第一導(dǎo)電膜中的所述開口部形成后殘留下的部分，在位于所述存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的所述半導(dǎo)體襯底中的活性區(qū)域上與形成為與所述活性區(qū)域電連接的所述第二導(dǎo)電膜連接的工序。
2.一種非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，包括在半導(dǎo)體襯底上的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列形成區(qū)域形成用以形成多條字線的第一導(dǎo)電膜，同時(shí)在所述半導(dǎo)體襯底上的半導(dǎo)體裝置形成區(qū)域形成第二導(dǎo)電膜的工序，通過(guò)用第一掩模的第一干蝕刻在所述第一導(dǎo)電膜中形成開口部，使所述存儲(chǔ)單元排列形成區(qū)域中的所述字線互相保持著間隔布置的工序，在形成在所述第一導(dǎo)電膜中的所述開口部形成所述字線的側(cè)壁絕緣膜的工序，通過(guò)用第二掩模的濕蝕刻除去所述側(cè)壁絕緣膜中存在于所述字線端部附近區(qū)域的部分的工序，以及通過(guò)用第三掩模的第二干蝕刻除去所述第一導(dǎo)電膜中存在于所述字線端部附近區(qū)域的部分的工序，其特征在于所述第一導(dǎo)電膜和所述第二導(dǎo)電膜由同一層導(dǎo)電膜形成，在所述第一導(dǎo)電膜中形成開口部的工序，是一個(gè)使所述第一導(dǎo)電膜中的所述開口部形成后殘留下的部分，與形成為通過(guò)構(gòu)成所述半導(dǎo)體裝置的柵極絕緣膜與位于所述存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的所述半導(dǎo)體襯底連接的所述第二導(dǎo)電膜連接的工序。
3.根據(jù)權(quán)利要求1或2所述的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于所述第一導(dǎo)電膜中的所述開口部形成后殘留下的部分，形成為所述字線互相連接的樣子。
4.根據(jù)權(quán)利要求1或2所述的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于形成所述字線的側(cè)壁絕緣膜的工序，包括利用CVD法在所述半導(dǎo)體襯底上沉積絕緣膜，以覆蓋形成有所述開口部的所述第一導(dǎo)電膜的工序，和通過(guò)各向異性蝕刻對(duì)所述已沉積的絕緣膜進(jìn)行蝕刻的工序；沉積所述絕緣膜的工序和進(jìn)行所述蝕刻的工序反復(fù)進(jìn)行1次或1次以上的。
5.根據(jù)權(quán)利要求1或2所述的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于所述側(cè)壁絕緣膜中存在于所述字線端部附近區(qū)域的部分，形成為位于設(shè)在所述半導(dǎo)體襯底中的元件隔離絕緣膜上的樣子，進(jìn)行所述濕蝕刻，使所述元件隔離絕緣膜的至少一部分殘留下。
6.根據(jù)權(quán)利要求1或2所述的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于電容絕緣膜形成在所述半導(dǎo)體襯底和所述第一導(dǎo)電膜之間，在所述第一導(dǎo)電膜中形成開口部的工序包括形成所述開口部留著所述電容絕緣膜的工序，進(jìn)行除去所述側(cè)壁絕緣膜中存在于所述字線的端部附近區(qū)域的部分的工序，所述電容絕緣膜要幾乎不被蝕刻。
7.根據(jù)權(quán)利要求1或2所述的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于除去所述第一導(dǎo)電膜中存在于所述字線的端部附近區(qū)域的部分的工序，包括通過(guò)所述濕蝕刻除去所述第一導(dǎo)電膜中的所述部分的同時(shí)，除去所述第二導(dǎo)電膜中的指定部分，形成所述半導(dǎo)體裝置的柵電極的工序。
8.根據(jù)權(quán)利要求1或2所述的非易失性半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于所述第二掩模和所述第三掩模是同一個(gè)掩模。
9.一種非易失性半導(dǎo)體存儲(chǔ)裝置，其特征在于在半導(dǎo)體襯底上的非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列區(qū)域的外部區(qū)域，具有使形成構(gòu)成所述非易失性半導(dǎo)體存儲(chǔ)裝置的字線時(shí)產(chǎn)生的電荷逃掉的區(qū)域。
10.根據(jù)權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其特征在于使形成所述字線時(shí)產(chǎn)生的電荷逃掉的區(qū)域，是在其上面有構(gòu)成形成在所述外部區(qū)域的半導(dǎo)體裝置的柵極絕緣膜的所述半導(dǎo)體襯底。
11.根據(jù)權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)裝置，其特征在于使形成所述字線時(shí)產(chǎn)生的電荷逃掉的區(qū)域，是位于所述外部區(qū)域的所述半導(dǎo)體襯底中的活性區(qū)域。
全文摘要
本發(fā)明公開了一種非易失性半導(dǎo)體存儲(chǔ)裝置及其制造方法。在非易失性半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)單元排列形成區(qū)域形成為形成多條字線的第一導(dǎo)電膜，在半導(dǎo)體裝置形成區(qū)域形成第二導(dǎo)電膜。通過(guò)第一干蝕刻在第一導(dǎo)電膜中形成開口部，使存儲(chǔ)單元排列形成區(qū)域中的字線互相保持著間隔布置后，再在開口部形成字線的側(cè)壁絕緣膜。通過(guò)濕蝕刻除去側(cè)壁絕緣膜中位于字線端部附近區(qū)域的部分。通過(guò)第二干蝕刻除去第一導(dǎo)電膜中位于字線端部附近區(qū)域的部分。形成第一導(dǎo)電膜中的開口部時(shí)，在第一導(dǎo)電膜中形成開口部后的殘留部分在位于存儲(chǔ)單元排列形成區(qū)域的外部區(qū)域的半導(dǎo)體襯底中的活性區(qū)域上與形成為與活性區(qū)域電連接的第二導(dǎo)電膜連接。能控制因形成側(cè)壁絕緣膜等工序中產(chǎn)生的充電而造成的損壞。
文檔編號(hào)H01L27/10GK1738024SQ20051008600
公開日2006年2月22日 申請(qǐng)日期2005年7月20日 優(yōu)先權(quán)日2004年8月18日
發(fā)明者小竹義則 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社