專利名稱：半導體器件的晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體器件及其制造方法，尤其涉及一種可用作2位(2-bit)或3位(3-bit)單元晶體管的半導體器件的晶體管及其制造方法。
背景技術(shù)：
通常，將半導體存儲器件分類成在停止供電時所存儲的信息會被刪除的易失性存儲器以及即使停止供電但是仍可保存所存儲的信息的非易失性存儲器。非易失性存儲器件包括可擦可編程只讀存儲器(ErasableProgrammable Read Only Memory，EPROM)、電可擦可編程只讀存儲器(Electrically Erasable Programmable Read Only Memory，EEPROM)、快閃存儲器等。
快閃存儲器件依據(jù)單元的結(jié)構(gòu)可分類成NOR型快閃存儲器件及NAND型快閃存儲器件。在快閃存儲器件中，存儲數(shù)據(jù)的存儲單元包括單元晶體管。每個單元晶體管包括控制柵及浮置柵。因為通過絕緣膜利用隧穿現(xiàn)象(tunneling phenomenon)來存儲信息，所以快閃存儲器件在存儲信息時需要一些時間。NOR型快閃存儲器件通常用于以高速及非順序方式讀取少量的信息，而NAND型快閃存儲器件通常用于以順序方式來讀取信息。然而，在將1位存儲于一個單元的方法中，當增大快閃存儲單元的集成度時，需要與集成度相同的單元數(shù)目。即，64Mb快閃存儲器件需要226個單元。因此，為了解決這個問題，發(fā)展了多級單元(multi level cell，MLC)。已發(fā)展出一種方法，其中將快閃存儲單元的閾值電壓Vt劃分成顯示狀態(tài)，而沒有改變快閃單元的結(jié)構(gòu)。這種方法已發(fā)展為用于NAND型快閃存儲器件及NOR型快閃存儲器件。
圖1是典型快閃存儲器件的晶體管的結(jié)構(gòu)剖面圖。
參考圖1，傳統(tǒng)疊層柵極型單元晶體管包括隧道氧化膜12，其形成于半導體襯底10上；浮置柵14，其形成于隧道氧化膜12上；介電膜22，其形成于浮置柵上；控制柵24，其形成于介電膜22上，覆蓋膜(capping film)26，其形成于控制柵上；以及源極/漏極區(qū)域32，其以平行于浮置柵14的方式形成于形成在隧道氧化膜12下方的半導體襯底10的上方。介電膜22具有ONO(氧化物-氮化物-氧化物)結(jié)構(gòu)，在此結(jié)構(gòu)中依序堆疊第一氧化膜16、氮化物膜18和第二氧化膜20。熱氧化膜28形成于浮置柵14、介電膜22及控制柵24的兩側(cè)。間隙壁30形成于熱氧化膜28及覆蓋膜26的側(cè)壁上。
在此疊層柵極型單元晶體管中，浮置柵14是電子或空穴所存儲的地方并通過隧道氧化膜12與介電膜22來絕緣。如果電子存儲在浮置柵14中，則會增加疊層柵極型單元晶體管的閾值電壓。相反地，如果空穴存儲在浮置柵14中，則會減少疊層柵極型單元晶體管的閾值電壓。假設將存儲電子的狀態(tài)定義為″0″，并將沒有存儲電子的狀態(tài)定義為″1″(反之亦然)，存儲在浮置柵14中的數(shù)據(jù)″0″或″1″通常可以以非限定方式來讀取，并且即使在斷開電源時，也可完全地保存數(shù)據(jù)。因此，此疊層柵極型單元晶體管可用作快閃存儲單元。
然而，因為只有一個″0″或″1″可以存儲在一個疊層柵極型單元晶體管中，所以此疊層柵極型單元晶體管只能用作一位(single-bit)晶體管。因此，需要與所要存儲數(shù)據(jù)的數(shù)目一樣多的晶體管。

發(fā)明內(nèi)容
因此，考慮到上述問題而提出本發(fā)明，本發(fā)明的一個目的在于提供一種半導體器件的晶體管，其可以用作3位單元晶體管。
本發(fā)明的另一目的在于提供一種半導體器件的晶體管，其可以用作2位單元晶體管。
本發(fā)明的又一目的在于提供一種可用作3位單元晶體管的半導體器件的制造方法。
本發(fā)明的又一目的在于提供一種可用作2位單元晶體管的半導體器件的制造方法。
為了達到上述目的，根據(jù)本發(fā)明的一個方面，提供了一種半導體器件的晶體管，其包括疊層型柵極，其中隧道氧化膜、浮置柵、介電膜及控制柵依序堆疊于半導體襯底上；柵極氧化膜，其相對于隧道氧化膜而形成于浮置柵下方的半導體襯底上，其中柵極氧化膜是沿著浮置柵的部分底部及側(cè)面的邊界而形成的；以及浮置氮化物膜，其填埋于形成在半導體襯底上的柵極氧化膜與沿著浮置柵的部分底部及側(cè)面的邊界所形成的柵極氧化膜之間的間隙處，其中浮置氮化物膜用作熱電荷的俘獲中心并存儲1位電荷(1-bit charge)。
另外，根據(jù)本發(fā)明的另一方面，提供了一種半導體器件的晶體管，其包括疊層型柵極，其中隧道氧化膜、浮置柵、介電膜及控制柵依序堆疊于半導體襯底上；第一間隙壁，其形成于部分浮置柵、介電膜以及控制柵的側(cè)壁上；柵極氧化膜，其形成于浮置柵的部分底部及側(cè)面以及半導體襯底上；浮置氮化物膜，在所述浮置氮化物膜中，間隙形成于浮置柵的部分底部及側(cè)面上所形成的柵極氧化膜與半導體襯底上所形成的柵極氧化膜之間，其中浮置氮化物膜填埋于所述間隙中；以及第二間隙壁，其形成于第一間隙壁、浮置柵的部分底部及側(cè)面上所形成的柵極氧化膜、以及浮置氮化物膜的側(cè)壁上。
另外，根據(jù)本發(fā)明的又一方面，提供了一種半導體器件的晶體管，其包括疊層型柵極，其中隧道氧化膜、浮置柵、介電膜及控制柵依序堆疊于半導體襯底上；第一間隙壁，其形成于部分浮置柵、介電膜以及控制柵的側(cè)壁上；熱氧化膜，其形成于浮置柵第一側(cè)的底部的半導體襯底上；柵極氧化膜，其形成于浮置柵第一側(cè)的部分底部及側(cè)面以及熱氧化膜上，其中柵極氧化膜還形成于浮置柵第二側(cè)的部分底部及側(cè)面以及浮置柵第二側(cè)的底部的半導體襯底上；浮置氮化物膜，在所述浮置氮化物膜中，間隙形成于浮置柵第二側(cè)的部分底部及側(cè)面上所形成的柵極氧化膜與浮置柵第二側(cè)的底部的半導體襯底上所形成的柵極氧化膜之間，其中浮置氮化物膜填埋于所述間隙中；以及第二間隙壁，其形成于浮置柵第一側(cè)的第一間隙壁及熱氧化膜上，并形成于浮置柵第二側(cè)的第一間隙壁、浮置柵的底部及側(cè)面上所形成的柵極氧化膜和浮置氮化物膜的側(cè)壁上。
此外，根據(jù)本發(fā)明的又一方面，提供了一種半導體器件的晶體管的制造方法，其包括下列步驟在半導體襯底上形成隧道氧化膜；在隧道氧化膜上堆疊浮置柵、介電膜、控制柵和覆蓋膜并構(gòu)圖浮置柵、介電膜、控制柵和覆蓋膜，以形成疊層型柵極，其中部分地構(gòu)圖浮置柵，以便保留預定厚度；在覆蓋膜、控制柵、介電膜和浮置柵的側(cè)壁上形成第一間隙壁；使用覆蓋膜及第一間隙壁作為蝕刻掩模來蝕刻剩余的浮置柵；在隧道氧化膜及浮置柵的側(cè)面上生長氧化膜，以形成以指定深度滲入浮置柵底部的熱氧化膜；去除熱氧化膜底部的隧道氧化膜及熱氧化膜；在浮置柵的側(cè)面及底部所形成的柵極氧化膜與半導體襯底上所形成的柵極氧化膜之間形成預定形狀的間隙，同時在已暴露的浮置柵的側(cè)面和底部以及半導體襯底上生長柵極氧化膜；在其上生長有柵極氧化膜的半導體襯底上淀積氮化物膜，由此形成用以填埋所述間隙的浮置氮化物膜；以及在第一間隙壁、柵極氧化膜及浮置氮化物膜的側(cè)壁上形成第二間隙壁。
另外，根據(jù)本發(fā)明的又一方面，提供了一種半導體器件的晶體管的制造方法，其包括下列步驟在半導體襯底上形成隧道氧化膜；在隧道氧化膜上堆疊浮置柵、介電膜、控制柵和覆蓋膜并構(gòu)圖浮置柵、介電膜、控制柵和覆蓋膜，以形成疊層型柵極，其中部分地構(gòu)圖浮置柵，以便保留預定厚度；在覆蓋膜、控制柵、介電膜和浮置柵的側(cè)壁上形成第一間隙壁；使用覆蓋膜及第一間隙壁作為蝕刻掩模來蝕刻剩余的浮置柵；在隧道氧化膜及浮置柵的側(cè)面上生長氧化膜，以形成以指定深度滲入浮置柵底部的熱氧化膜；遮蔽疊層型柵極的第一側(cè)，并去除疊層型柵極的第二側(cè)上所形成的熱氧化膜及熱氧化膜底部的隧道氧化膜；在疊層型柵極的第一側(cè)所暴露的熱氧化膜、浮置柵的側(cè)面和底部以及疊層型柵極的第二側(cè)上生長柵極氧化膜；在浮置柵的側(cè)面及底部所形成的柵極氧化膜與半導體襯底上所形成的柵極氧化膜之間形成預定形狀的間隙，同時在已暴露的浮置柵的側(cè)面和底部以及半導體襯底上生長柵極氧化膜；在其上生長有柵極氧化膜的半導體襯底上淀積氮化物膜并蝕刻氮化物膜以形成填埋所述間隙的浮置氮化物膜；以及在第一間隙壁、柵極氧化膜及浮置氮化物膜的側(cè)壁上形成第二間隙壁。


圖1是一般快閃存儲器件的晶體管的結(jié)構(gòu)剖面圖；圖2是用以說明依據(jù)本發(fā)明第一實施例的半導體器件的晶體管的圖；圖3是用以說明依據(jù)本發(fā)明第二實施例的半導體器件的晶體管的圖；圖4-12是依據(jù)本發(fā)明第一實施例的半導體器件的晶體管制造方法的步驟剖面圖；以及圖13-17是依據(jù)本發(fā)明第二實施例的半導體器件的晶體管制造方法的步驟剖面圖。
具體實施例方式
現(xiàn)在，將參照附圖來描述依據(jù)本發(fā)明的優(yōu)選實施例。因為要使本領(lǐng)域技術(shù)人員能了解本發(fā)明而提供優(yōu)選實施例，所以可以以不同方式來修改優(yōu)選實施例，并且本發(fā)明的范圍并不局限于稍后所描述的優(yōu)選實施例。同時，如果描述一個膜位于另一個膜或半導體襯底“上”，所述一個膜可直接接觸所述另一個膜或半導體襯底?；蛘?，第三個膜可置于所述一個膜與另一個膜或半導體襯底之間。此外，在附圖中，為了便于說明及清晰，夸大了每層的厚度及尺寸。相同的附圖標記用以識別相同或相似的部分。
第一實施例圖2是用以說明依據(jù)本發(fā)明第一實施例的半導體器件的晶體管的圖。
參考圖2，依據(jù)本發(fā)明第一實施例的半導體器件的晶體管包括疊層型柵極結(jié)構(gòu)，在該結(jié)構(gòu)中隧道氧化膜102a、浮置柵104d、介電膜112a、控制柵114a及覆蓋膜116a依序堆疊于半導體襯底100上。在浮置柵104d的部分側(cè)面上以及在介電膜112a和控制柵114a的側(cè)面上形成第一間隙壁120。在浮置柵104d的部分底部及側(cè)面上及在半導體襯底100的上方形成柵極氧化膜126。浮置柵104d是通過隧道氧化膜102a、柵極氧化膜126、介電膜112a及第一間隙壁120來絕緣。在浮置柵104d的部分底部及側(cè)面上所形成的柵極氧化膜126與半導體襯底100上所形成的柵極氧化膜126之間形成間隙。在所述間隙之間形成氮化物膜128a。氮化物膜是由柵極氧化膜126所包圍，因此氮化物膜是以浮置形式存在的氮化物膜(以下稱為″浮置氮化物膜″)。浮置氮化物膜128a可以是臥式直角三角形。形成第二間隙壁130，使其相鄰于浮置柵104d的部分底部及側(cè)面上所形成的柵極氧化膜126、浮置氮化物膜128a及第一間隙壁120。浮置氮化物膜128a是通過柵極氧化膜126及第二間隙壁130所完全隔離。介電膜112a可以具有ONO(氧化物-氮化物-氧化物)結(jié)構(gòu)，在該結(jié)構(gòu)中依序堆疊第一氧化膜106、氮化物膜108及第二氧化膜110。
第一間隙壁120的底部是位于比浮置柵的頂部104d-1低以及比浮置柵的底部104d-2高的位置上。
浮置柵104d兩側(cè)的第一側(cè)面104d-3形成為與第一間隙壁120相鄰。在浮置柵104d兩側(cè)的第二側(cè)面104d-4之間的寬度小于第一側(cè)面104d-3之間的寬度。第二側(cè)面104d-4與柵極氧化膜126接觸。底部104d-2具有相鄰于隧道氧化膜102a的平面。底部104d-2與第二側(cè)面104d-4之間的面104d-5以預定斜度傾斜。浮置柵的第一側(cè)面104d-3和第二側(cè)面104d-4之間的面與第一間隙壁120的底部位于相同的平面上。
柵極氧化膜126形成于浮置柵104d的底部及側(cè)面上以及半導體襯底100上方。柵極氧化膜126形成為與第一間隙壁120的底部、第一側(cè)面104d-3和第二側(cè)面104d-4之間的面、第二側(cè)面104d-4、底部104d-2和第二側(cè)面104d-4之間的面104d-5、以及隧道氧化膜102a相鄰。
依據(jù)本發(fā)明第一實施例的半導體器件的晶體管可用作3位單元晶體管。通過隧穿隧道氧化膜102a的F-N(Fowler Nordheim)隧道效應，可將1位電荷存儲于依據(jù)本發(fā)明第一實施例的晶體管的浮置柵104d中。柵極氧化膜126-浮置氮化物膜128a-柵極氧化膜126形成于半導體襯底100與浮置柵104d的部分側(cè)面及底部之間。浮置氮化物膜128a可作為俘獲中心并因而可存儲1位電荷。浮置氮化物膜128a分別形成于浮置柵104d兩側(cè)的下方?？蓪?位電荷存儲于浮置氮化物膜128a中。因此，依據(jù)本發(fā)明實施例的晶體管具有可通過浮置柵104d和浮置柵104d兩側(cè)的下方所形成的浮置氮化物膜128a來存儲3位電荷的結(jié)構(gòu)。換句話說，依據(jù)本發(fā)明實施例的晶體管具有以下結(jié)構(gòu)，在該結(jié)構(gòu)中，形成于疊層型柵極第一側(cè)的底部并使用疊層型柵極作為共用電極的ONO膜(柵極氧化膜126-浮置氮化物膜128a-柵極氧化膜126)、形成于疊層型柵極底部的隧道氧化膜102a、以及形成于疊層型柵極第二側(cè)的底部的ONO膜(柵極氧化膜126-浮置氮化物膜128a-柵極氧化膜126)分別構(gòu)成晶體管，即，三個晶體管串聯(lián)連接。串聯(lián)連接的三個晶體管具有相同的疊層型柵極電極。
因此，假設將電子存儲在浮置柵104d中的狀態(tài)定義為″0″并將電子未存儲在浮置柵104d中的狀態(tài)定義為″1″(反之亦然)，本發(fā)明的晶體管可用作位-1(bit-1)?？赏ㄟ^F-N隧道效應經(jīng)由隧道氧化膜102a將電子注入浮置柵104d或從浮置柵104d刪除電子。此外，如果將電子存儲在位于浮置柵104d兩側(cè)下方的浮置氮化物膜128a中，則會增大疊層型柵極晶體管的閾值電壓。如果電子沒有存儲在浮置氮化物膜128a中，則會減小疊層型柵極晶體管的閾值電壓。因此，假設將電子存儲在浮置氮化物膜128a中的狀態(tài)定義為″0″并將電子未存儲在浮置氮化物膜128a中的狀態(tài)定義為″1″(反之亦然)，則浮置氮化物膜128a可用作位-2或位-3。因此，可通過熱電子或熱空穴方法將電子注入浮置氮化物膜128a或從浮置氮化物膜128a刪除電子。因此，依據(jù)本發(fā)明第一實施例的晶體管可用作3位單元晶體管。
以下，將描述依據(jù)本發(fā)明第一實施例的晶體管的讀取及寫入操作。
下面的表1表示依據(jù)本發(fā)明第一實施例的3位單元晶體管的操作。在表1中，VPG1＞VPG2VPG3＞VGG并且VPD2≥VPD1＞VDD。
表1


在寫入操作(表1中的寫入″0″)中，如果將第一編程電壓+VPG1施加至控制柵114a，將0V施加至源極和漏極電極124a，并將0V或反向偏壓-VBB施加至半導體襯底100，則電子通過F-N隧道效應從半導體襯底100或源極/漏極電極124a注入至浮置柵104d(見表1中的″位-1″)。并且，如果將第二編程電壓+VPG2施加至控制柵114a，將第一漏極電壓+VPD1施加至漏極電極124a，將0V施加至源極電極124a，并將0V或反向偏壓-VBB施加至半導體襯底100，則可從漏極電極124a產(chǎn)生高能電子并因而將熱電子通過控制柵114a的電場從漏極周圍的區(qū)域注入至位于漏極周圍的浮置氮化物膜128a(見表1中的″位-2″)。另外，如果將第二編程電壓+VPG2施加至控制柵114a，將0V施加至漏極電極124a，將第一漏極電壓+VPD1施加至源極電極124a，并將0V或反向偏壓-VBB施加至半導體襯底100，則可從源極電極124a產(chǎn)生高能電子并因而將熱電子通過控制柵114a的電場從源極周圍的區(qū)域注入至位于源極周圍的浮置氮化物膜128a(見表1中的″位-3″)。
在寫入操作(表1中的寫入″1″)中，如果將負的第一編程電壓-VPG1施加至控制柵114a，將0V施加至漏極和源極電極124a，并將0V或反向偏壓-VBB施加至半導體襯底100，則浮置柵104d中的電子會離開以到達半導體襯底100或源極/漏極電極124a并因而使空穴保留在浮置柵104d中(見表1中的″位-1″)。并且，如果將負的第三編程電壓-VPG3施加至控制柵114a，將第二漏極電壓+VPD2施加至漏極電極124a，將0V施加至源極電極124a或使其浮置，并將0V或反向偏壓-VBB施加至半導體襯底100，則可從漏極電極124a產(chǎn)生高能空穴并因而使空穴通過控制柵114a的電場從漏極周圍的區(qū)域注入浮置氮化物膜128a(見表1中的″位-2″)。另外，如果將負的第三編程電壓-VPG3施加至控制柵114a，將0V施加至漏極電極124a或使其浮置，將第二漏極電壓+VPD2施加至源極電極124a，并將0V或反向偏壓-VBB施加至半導體襯底100，則可從源極電極124a產(chǎn)生高能空穴并因而使空穴通過控制柵114a的電場從源極周圍的區(qū)域注入到浮置氮化物膜128a(見表1中的″位-3″)。
第二實施例圖3是用以說明依據(jù)本發(fā)明第二實施例的半導體器件的晶體管的圖。
參考圖3，依據(jù)本發(fā)明第二實施例的半導體器件的晶體管包括疊層型柵極結(jié)構(gòu)，在該結(jié)構(gòu)中隧道氧化膜202a、浮置柵204d、介電膜212a、控制柵214a及覆蓋膜216a依序堆疊于半導體襯底200上。在浮置柵204d的部分側(cè)面以及介電膜212a和控制柵214a的側(cè)面上形成第一間隙壁220。在疊層型柵極的第一側(cè)(相對于疊層型柵極的左側(cè))，熱氧化膜222形成于隧道氧化膜202a上，并且柵極氧化膜226形成于熱氧化膜222的部分側(cè)面以及浮置柵204d的部分底部及側(cè)面上。在疊層型柵極的第二側(cè)(相對于疊層型柵極的右側(cè))，柵極氧化膜226形成于浮置柵204d的部分底部及側(cè)面以及半導體襯底200上方。浮置柵204d通過隧道氧化膜202a、柵極氧化膜226、介電膜212a及第一間隙壁220來絕緣。在疊層型柵極的第二側(cè)，在浮置柵204d的部分底部及側(cè)面上所形成的柵極氧化膜226與半導體襯底200上所形成的柵極氧化膜226之間形成間隙。在間隙中形成氮化物膜228a。在疊層型柵極的第二側(cè)，第二間隙壁230形成為與浮置柵204d的部分底部及側(cè)面上所形成的柵極氧化膜226、浮置氮化物膜228a及第一間隙壁220相鄰。在疊層型柵極的第二側(cè)，浮置氮化物膜228a通過柵極氧化膜226及第二間隙壁230而完全隔離。介電膜212a可以具有ONO(氧化物-氮化物-氧化物)結(jié)構(gòu)，在該結(jié)構(gòu)中依序堆疊第一氧化膜206、氮化物膜208及第二氧化膜210。
第一間隙壁220的底部位于比浮置柵的頂部204d-1低以及比浮置柵的底部204d-2高的位置上。
浮置柵204d兩側(cè)的第一側(cè)面204d-3形成為與第一間隙壁220相鄰，并且第二側(cè)面204d-4形成為與柵極氧化膜226相鄰。在浮置柵204d兩側(cè)的第二側(cè)面204d-4之間的寬度小于第一側(cè)面204d-3之間的寬度。底部204d-2具有相鄰于隧道氧化膜202a的平面。底部204d-2與第二側(cè)面204d-4之間的面204d-5以預定斜度來傾斜。浮置柵的第一側(cè)面204d-2和第二側(cè)面204d-3之間的面與第一間隙壁220的底部位于相同的平面上。
在疊層型柵極的第二側(cè)，柵極氧化膜226形成于浮置柵204d的部分底部及側(cè)面上以及半導體襯底200上方。柵極氧化膜226形成為與第一間隙壁220的底部、第一側(cè)面204d-3和第二側(cè)面204d-4之間的面、第二側(cè)面204d-4、底部204d-2和第二側(cè)面204d-4之間的面204d-5以及隧道氧化膜202a相鄰。在疊層型柵極的第一側(cè)，柵極氧化膜226形成于浮置柵204d的部分底部及側(cè)面以及熱氧化膜222上方。柵極氧化膜226形成為與第一側(cè)面204d-3和第二側(cè)面204d-4之間的面以及第二側(cè)面204d-4、底部204d-2和第二側(cè)面204d-4之間的面204d-5相接觸。
依據(jù)本發(fā)明第二實施例的半導體器件的晶體管可用作2位單元晶體管。通過隧穿隧道氧化膜202a的F-N(Fowler Nordheim)隧道效應可將1位電荷存儲在依據(jù)本發(fā)明第二實施例的晶體管的浮置柵204d中。在疊層型柵極的第二側(cè)，柵極氧化膜226-浮置氮化物膜228a-柵極氧化膜226形成于半導體襯底200與浮置柵204d的部分側(cè)面及底部之間。浮置氮化物膜228a可用作俘獲中心并因而存儲1位電荷。浮置氮化物膜228a形成于浮置柵204d的側(cè)面下方，并且1位電荷存儲于浮置氮化物膜228a中。因此，依據(jù)本發(fā)明第二實施例的晶體管具有可通過浮置柵204d及浮置柵204d的側(cè)面下方所形成的浮置氮化物膜228a來存儲2位電荷的結(jié)構(gòu)。換句話說，依據(jù)本發(fā)明實施例的晶體管具有以下結(jié)構(gòu)，在該結(jié)構(gòu)中形成在疊層型柵極第一側(cè)的側(cè)面下方并使用疊層型柵極作為共用電極的ONO膜(柵極氧化膜226-浮置氮化物膜228a-柵極氧化膜226)以及形成在疊層型柵極下方的隧道氧化膜202a分別形成晶體管，即，兩個晶體管串聯(lián)連接。串聯(lián)連接的兩個晶體管具有相同的疊層型柵極電極。
因此，假設將電子存儲在浮置柵204d中的狀態(tài)定義為″0″并將電子未存儲在浮置柵204d中的狀態(tài)定義為″1″(反之亦然)，則本發(fā)明的晶體管可用作位-1?？赏ㄟ^F-N隧道效應通過隧道氧化膜202a將電子注入浮置柵204d或從浮置柵204d刪除電子。此外，如果電子存儲在位于浮置柵204d的側(cè)面下方的浮置氮化物膜228a中，則會增大疊層型柵極晶體管的閾值電壓。相反，如果電子沒有存儲在浮置氮化物膜228a中，則會減小疊層型柵極晶體管的閾值電壓。因此，假設將電子存儲在浮置氮化物膜228a中的狀態(tài)定義為″0″并將電子未存儲在浮置氮化物膜228a中的狀態(tài)定義為″1″(反之亦然)，則浮置氮化物膜228a可用作位-2。因此，可通過熱電子或熱空穴方法將電子注入浮置氮化物膜228a或從浮置氮化物膜228a刪除電子。因此，依據(jù)本發(fā)明第二實施例的晶體管可用作2位單元晶體管。
現(xiàn)將描述依據(jù)本發(fā)明第二實施例的晶體管的讀取及寫入操作。
表2表示了依據(jù)本發(fā)明第二實施例的2位單元晶體管的操作。在表2中，VPG1＞VPG2VPG3＞VGG并且VPD2≥VPD1＞VDD。
表2


在寫入操作(表2中的寫入″0″)中，如果將第一編程電壓+VPG1施加至控制柵214a，將0V施加至源極和漏極電極224a，并將0V或反向偏壓-VBB施加至半導體襯底200，則可將電子通過F-N隧道效應從半導體襯底200或源極/漏極電極224a注入至浮置柵204d(見表2中的″位-1″)。并且，如果將第二編程電壓+VPG2施加至控制柵214a，將第一漏極電壓+VPD1施加至漏極電極224a，將0V施加至源極電極224a，并將0V或反向偏壓-VBB施加至半導體襯底200，則可從漏極電極224a產(chǎn)生高能電子并因而將熱電子通過控制柵214a的電場從漏極周圍的區(qū)域注入至漏極周圍的浮置氮化物膜228a(見表2中的″位-2″)。
在寫入操作(表2中的寫入″1″)中，如果將負的第一編程電壓-VPG1施加至控制柵214a，將0V施加至源極和漏極電極224a，并將0V或反向偏壓-VBB施加至半導體襯底200，則浮置柵204d中的電子會朝向半導體襯底200或源極/漏極電極224a離開并因而使空穴保留在浮置柵204d中(見表2中的″位-1″)。此外，如果將負的第三編程電壓-VPG3施加至控制柵214a，將第二漏極電壓+VPD2施加至漏極電極224a，將0V施加至源極電極224a或使其浮置，并將0V或反向偏壓-VBB施加至半導體襯底200，則可從漏極電極224a產(chǎn)生高能空穴并因而將空穴通過控制柵214a的電場從漏極周圍的區(qū)域注入浮置氮化物膜228a(見表2中的″位-2″)。
現(xiàn)將描述依據(jù)本發(fā)明優(yōu)選實施例的半導體器件的晶體管的制造方法。
第一實施例圖4-12是表示依據(jù)本發(fā)明第一實施例的半導體器件的晶體管的制造方法的步驟剖面圖。
參考圖4，制備半導體襯底100。半導體襯底100可以是P型或N型襯底。雖然未顯示于圖中，可在半導體襯底100中形成阱區(qū)(未顯示)。同樣地，雖然未顯示于圖中，可在半導體襯底100中形成界定有源區(qū)的隔離膜(未顯示)。隔離膜是通過硅的局部氧化法(Local Oxidation of Silicon，LOCOS)或溝槽隔離工藝所形成。在半導體襯底100上形成隧道氧化膜102。隧道氧化膜102可通過濕式或干式氧化工藝所形成。
在形成有隧道氧化膜102的半導體襯底100上淀積用于浮置柵的材料膜104。用于浮置柵的材料膜104可使用多晶硅膜來形成。多晶硅膜可以通過低壓化學汽相淀積(LP-CVD)方法使用SiH4或Si2H6和PH3氣體來形成。例如，多晶硅膜可在約580-620℃的溫度下以及約0.1-3Torr的低壓范圍中形成。
在用于浮置柵的材料膜104上形成介電膜112。介電膜112可具有ONO(氧化物-氮化物-氧化物)結(jié)構(gòu)，在該結(jié)構(gòu)中依序堆疊第一氧化膜106、氮化物膜108及第二氧化膜110。介電膜112的第一及第二氧化膜106及110可使用SiH2Cl2(二氯甲硅烷，DCS)和H2O氣體作為源氣體(source gas)利用高溫氧化物(HTO)來形成。此外，第一及第二氧化膜106及110可通過濕式或干式氧化工藝來形成。介電膜112的氮化物膜108可通過使用NH3和SiH2Cl2(二氯甲硅烷，DCS)作為反應氣體的LP-CVD方法在約0.1-3Torr的低壓范圍及約650-800℃的溫度范圍中所形成。
在介電膜112上淀積用于控制柵的材料膜114。用于控制柵的材料膜114可使用多晶硅膜來形成。多晶硅膜可使用例如在約510℃-550℃的溫度及約0.1-3Torr的低壓下淀積的非晶硅薄膜所形成。
雖然未顯示于圖中，但可在用于控制柵的材料膜114上形成硅化物膜。硅化物膜可使用鎢硅化物膜(tungsten silicide film)來形成。
在用于控制柵的材料膜114上形成覆蓋膜116。覆蓋膜116可使用氮化硅膜(Si3N4)、氮氧化硅膜(SiON)、氧化硅膜(SiO2)等來形成。
參考圖5，構(gòu)圖覆蓋膜116、用于控制柵的材料膜114、介電膜112以及部分用于浮置柵的材料膜104，以形成覆蓋膜116a、控制柵114a、介電膜112a及浮置柵104a。更具體而言，首先涂覆光致抗蝕劑，然后使用定義柵極圖案的柵極掩模構(gòu)圖光致抗蝕劑，由此形成光致抗蝕劑圖案118。之后，使用光致抗蝕劑圖案118作為蝕刻掩模，依序蝕刻覆蓋膜116、用于控制柵的材料膜114、介電膜112以及用于浮置柵的材料膜104。此時，部分地蝕刻用于浮置柵的材料104，以便保留預定厚度。然后，去除光致抗蝕劑圖案118?？墒褂没一に?ashing process)來去除光致抗蝕劑圖案118。
在薄薄地淀積用于柵極間隙壁的材料膜之后，通過各向異性干式蝕刻工藝在覆蓋膜116a、控制柵114a、介電膜112a以及部分浮置柵104a的側(cè)壁上形成第一間隙壁120。用于柵極間隙壁的材料膜可以是氮化硅膜。第一間隙壁120的底部位于比浮置柵104的頂部低并且比浮置柵104的底部高的位置上。
參考圖6，使用覆蓋膜116a及間隙壁120作為蝕刻掩模來蝕刻剩余的浮置柵104a。
參考圖7，在浮置柵104b的側(cè)面和隧道氧化膜102上生長熱氧化膜122。熱氧化膜122也會穿入浮置柵104b的底部。即，氧化膜122從浮置柵104b的側(cè)壁生長到指定深度中。熱氧化膜122可使用濕式或干式氧化工藝來形成。
為了在源極/漏極電極所要形成的區(qū)域中形成輕摻雜漏極(LightlyDoped Drain，LDD)，注入雜質(zhì)以形成源極/漏極電極124。此時，雜質(zhì)可以是硼(B)、氟硼酸鹽(BF2)、磷(P)、砷(As)等。例如，源極/漏極電極124可使用10～40KeV能級的砷(As)以1E13-5E15原子/厘米2的摻質(zhì)劑量通過離子注入工藝而形成。同時，可在形成熱氧化膜122之前，進行用于形成LDD的離子注入工藝。
參考圖8，通過濕式蝕刻同時去除熱氧化膜122以及在熱氧化膜122下面的隧道氧化膜102。通過濕式蝕刻去除從浮置柵的側(cè)面生長到浮置柵底部指定部分的熱氧化膜122以及熱氧化膜122下面的隧道氧化膜102。濕式蝕刻可使用HF溶液來實施，與覆蓋膜116a、第一間隙壁120、浮置柵104c及半導體襯底100相比，HF溶液對氧化膜122及102具有高蝕刻率。雖然執(zhí)行濕式蝕刻，但是仍然保留在浮置柵104c底部的隧道氧化膜102a。
參考圖9，在暴露的浮置柵104c的側(cè)面和底部以及半導體襯底100上生長氧化膜，以形成柵極氧化膜126。此時，優(yōu)選在暴露的浮置柵104c的側(cè)面及底部上所生長的柵極氧化膜126比在半導體襯底100上所生長的柵極氧化膜126厚。在暴露的浮置柵104c的側(cè)面及底部上所生長的柵極氧化膜126與在半導體襯底上所生長的柵極氧化膜126之間形成有指定間隙127。此外，通過柵極氧化膜126的形成，浮置柵104d具有以下結(jié)構(gòu)浮置柵104d兩側(cè)的第一側(cè)面與第一間隙壁120接觸，浮置柵104d兩側(cè)的第二側(cè)面與柵極氧化膜126接觸，其中第二側(cè)面的寬度比第一側(cè)面的寬度窄，浮置柵104d的底部與隧道氧化膜102a接觸，并且浮置柵104d的底部與第二側(cè)面之間的面具有預定斜度的傾斜形狀且與柵極氧化膜126接觸。柵極氧化膜126可通過濕式或干式氧化工藝來形成。例如，可在約750℃-800℃的溫度范圍內(nèi)執(zhí)行濕式氧化工藝，并在約900℃-910℃的溫度范圍及氮(N2)氣氛下執(zhí)行20-30分鐘的退火。
參考圖10，在形成有柵極氧化膜126的半導體襯底100上淀積氮化物膜128。此時，氮化物膜128也淀積于柵極氧化膜126之間的間隙127中。氮化物膜128可通過等離子增強化學汽相淀積(PE-CVD)方法來形成。氮化物膜128可以是氮化硅膜(Si3N4)，并可使用硅烷(SiH4)或TEOS(原硅酸四乙酯)氣體作為硅源氣體并使用N2O、NH3或其組合作為氮源氣體來形成。氮化硅膜可通過在約300-400℃的溫度范圍及約1-20Torr的壓力范圍內(nèi)施加約300-2000W的RF功率來注入硅源氣體及氮源氣體而形成。此時，硅源氣體的流速約為5-30sccm，以及氮源氣體的流速約為10-100sccm。在氮化硅膜的形成中，氬(Ar)、氦(He)、氮(N2)等可用作周圍氣體。
參考圖11，蝕刻氮化物膜128，從而只在柵極氧化膜126的間隙(見圖9中的′127′)中留下氮化物膜128。蝕刻使氮化物膜128浮置。因此，浮置的氮化物膜(以下稱為″浮置氮化物膜″)用作電荷俘獲中心。蝕刻優(yōu)選為濕式蝕刻并可使用磷酸(H3PO4)溶液，其中與柵極氧化膜126相比，磷酸溶液對氮化物膜具有高蝕刻率。
參考圖12，在淀積用于柵極間隙壁的材料膜之后，執(zhí)行各向異性干式蝕刻，以在第一間隙壁120、柵極氧化膜126及浮置氮化物膜128a的側(cè)壁上形成第二間隙壁130。用于柵極間隙壁的材料膜可以是氮化硅膜。通過形成第二間隙壁130，浮置氮化物膜128a被柵極氧化膜126及第二間隙壁130完全地隔離。
使用覆蓋膜116a及第二間隙壁130作為離子注入掩模，將雜質(zhì)注入至已形成有第二間隙壁130的半導體襯底100中，其中雜質(zhì)的濃度比形成LDD時的離子注入濃度高，由此在源極/漏極區(qū)域中形成源極/漏極電極124a。
之后，在已形成有單元晶體管的半導體襯底100上形成層間絕緣膜(未顯示)、接觸(未顯示)及金屬線(未顯示)，由此完成預期的半導體器件。
第二實施例圖13-17是依據(jù)本發(fā)明第二實施例的半導體器件的晶體管的制造方法的步驟剖面圖。
除參照圖4-7所描述的工藝，依據(jù)本發(fā)明第二實施例的半導體器件的晶體管的制造方法與第一實施例的方法相同。因而，為了避免贅述，將省略對相同部分的說明。
參考圖13，在已形成有熱氧化膜222的半導體襯底200上形成遮蔽疊層型柵極的第一側(cè)(相對于疊層型柵極中心的左側(cè))的光致抗蝕劑圖案225。使用光致抗蝕劑圖案225作為蝕刻掩模通過濕式蝕刻同時去除疊層型柵極第二側(cè)(相對于疊層型柵極中心的右側(cè))中所形成的熱氧化膜222以及熱氧化膜222下面的隧道氧化膜202。通過濕式蝕刻去除從浮置柵的側(cè)壁生長到浮置柵底部的熱氧化膜222以及熱氧化膜222下面的隧道氧化膜202。濕式蝕刻可使用HF溶液來執(zhí)行，其中與覆蓋膜216a、第一間隙壁220、浮置柵204c及半導體襯底200相比，HF溶液對氧化膜222及202具有高蝕刻率。雖然進行濕式蝕刻，但是不蝕刻浮置柵204c的底部下面的隧道氧化膜202a。
參考圖14，去除光致抗蝕劑圖案225。然后，在半導體襯底200上生長柵極氧化膜226。柵極氧化膜226生長于浮置柵204c的側(cè)面和底部以及疊層型柵極第一側(cè)的熱氧化膜222上。在疊層型柵極的第二側(cè)，柵極氧化膜226生長于浮置柵204c的側(cè)面和底部以及半導體襯底200上。此時，優(yōu)選的是浮置柵204c的側(cè)面及底部所生長的柵極氧化膜226的厚度大于半導體襯底200上所形成的柵極氧化膜226的厚度。在浮置柵204c的側(cè)面及底部上所生長的柵極氧化膜226與半導體襯底上所生長的柵極氧化膜226之間形成有指定間隙227。此外，通過柵極氧化膜226的形成，浮置柵204d具有以下結(jié)構(gòu)浮置柵204d的第一側(cè)面與第一間隙壁220接觸，浮置柵204d的第二側(cè)面與柵極氧化膜226接觸，其中第二側(cè)面的寬度比第一側(cè)面的寬度窄，浮置柵204d的底部與隧道氧化膜202a接觸，并且浮置柵204d的底部與第二側(cè)面之間的面具有預定斜度的傾斜形狀同時與柵極氧化膜226接觸。
參考圖15，在形成有柵極氧化膜226的半導體襯底200上淀積氮化物膜228。此時，氮化物膜228還淀積于柵極氧化膜226之間的間隙227中。
參考圖16，蝕刻氮化物膜228，從而只在柵極氧化膜226的間隙(見圖14中的′227′)中留下氮化物膜228。蝕刻使氮化物膜228浮置。因此，浮置的氮化物膜(以下稱為″浮置氮化物膜″)用作電荷俘獲中心。蝕刻優(yōu)選為濕式蝕刻并可使用磷酸(H3PO4)溶液，其中與柵極氧化膜226相比，磷酸溶液對氮化物膜具有高蝕刻率。
參考圖17，在淀積用于柵極間隙壁的材料膜之后，進行各向異性干式蝕刻，從而在第一間隙壁220、柵極氧化膜226及浮置氮化物膜228a的側(cè)壁上形成第二間隙壁230。用于柵極間隙壁的材料膜可以是氮化硅膜。通過形成第二間隙壁230，浮置氮化物膜228a被柵極氧化膜226及第二間隙壁230完全地隔離。
使用覆蓋膜216a及第二間隙壁230作為離子注入掩模，將雜質(zhì)注入至其中已形成有第二間隙壁230的半導體襯底200中，其中雜質(zhì)的濃度比形成LDD時的離子注入濃度高，由此在源極/漏極區(qū)域中形成源極/漏極電極224a。
之后，在已形成有單元晶體管的半導體襯底200上形成層間絕緣膜(未顯示)、接觸(未顯示)及金屬線(未顯示)，由此完成預期的半導體器件。
如上所述，依據(jù)本發(fā)明的半導體器件的晶體管可用作2位或3位單元，并且可在一個晶體管中存儲2位或3位。在1Gb快閃存儲器件的情況下，與由傳統(tǒng)一位單元所構(gòu)成的快閃存儲器件相比，單元晶體管的數(shù)目可減少至1/3至1/2。因此，可將單元面積減少至1/3～1/2。
此外，依據(jù)本發(fā)明，可實現(xiàn)高密度的2位單元或3位單元，因而可節(jié)省制造成本。因此，在電荷存儲/保持及編程時間方面，與傳統(tǒng)快閃存儲單元相比，可實現(xiàn)高集成度的快閃存儲單元。
盡管已參考優(yōu)選實施例進行了以上說明，但應理解的是，本領(lǐng)域技術(shù)人員可在不脫離本發(fā)明和所附權(quán)利要求的精神及范圍的前提下對本發(fā)明進行變更和修改。
權(quán)利要求
1.一種半導體器件的晶體管，包括一疊層型柵極，在所述疊層型柵極中，一隧道氧化膜、一浮置柵、一介電膜和一控制柵依序堆疊于一半導體襯底上；一柵極氧化膜，其相對于所述隧道氧化膜而形成于所述浮置柵下方的半導體襯底上，其中所述柵極氧化膜是沿著所述浮置柵的部分底部及側(cè)面的邊界而形成；以及浮置氮化物膜，其填埋在所述半導體襯底上所形成的柵極氧化膜與沿著所述浮置柵的部分底部及側(cè)面的邊界所形成的柵極氧化膜之間的間隙中，其中所述浮置氮化物膜用作熱電荷的俘獲中心并存儲1位電荷。
2.如權(quán)利要求1所述的晶體管，還包括第一間隙壁，其形成于部分所述浮置柵、所述介電膜以及所述控制柵的側(cè)壁上。
3.如權(quán)利要求1所述的晶體管，還包括第二間隙壁，其形成于所述第一間隙壁、所述浮置柵的部分底部及側(cè)面上所形成的柵極氧化膜以及所述浮置氮化物膜的側(cè)面上。
4.一種半導體器件的晶體管，包括一疊層型柵極，在所述疊層型柵極中，一隧道氧化膜、一浮置柵、一介電膜和一控制柵依序堆疊于一半導體襯底上；第一間隙壁，其形成于部分所述浮置柵、所述介電膜以及所述控制柵的側(cè)壁上；一柵極氧化膜，其形成于所述浮置柵的部分底部及側(cè)面以及所述半導體襯底上；浮置氮化物膜，其中在所述浮置柵的部分底部及側(cè)面上所形成的柵極氧化膜與所述半導體襯底上所形成的柵極氧化膜之間形成間隙，其中所述浮置氮化物膜填埋于所述間隙中；以及第二間隙壁，其形成于所述第一間隙壁、所述浮置柵的部分底部及側(cè)面上所形成的柵極氧化膜、以及所述浮置氮化物膜的側(cè)壁上。
5.一種半導體器件的晶體管，包括一疊層型柵極，在所述疊層型柵極中，一隧道氧化膜、一浮置柵、一介電膜和一控制柵依序堆疊于一半導體襯底上；第一間隙壁，其形成于部分所述浮置柵、所述介電膜以及所述控制柵的側(cè)壁上；一熱氧化膜，其形成于所述浮置柵第一側(cè)的底部的半導體襯底上；一柵極氧化膜，其形成于所述浮置柵第一側(cè)的部分底部及側(cè)面以及所述熱氧化膜上，其中所述柵極氧化膜還形成于所述浮置柵第二側(cè)的部分底部及側(cè)面以及所述浮置柵第二側(cè)的底部的半導體襯底上；浮置氮化物膜，其中在所述浮置柵第二側(cè)的部分底部及側(cè)面上所形成的柵極氧化膜與所述浮置柵第二側(cè)的底部的半導體襯底上所形成的柵極氧化膜之間形成間隙，其中所述浮置氮化物膜填埋于所述間隙中；以及第二間隙壁，其形成于所述浮置柵第一側(cè)的第一間隙壁及熱氧化膜上并形成于所述浮置柵第二側(cè)的第一間隙壁、所述浮置柵的底部及側(cè)面上所形成的柵極氧化膜以及所述浮置氮化物膜的側(cè)壁上。
6.如權(quán)利要求5所述的晶體管，其中在所述浮置柵的第二側(cè)，所述浮置柵的第一側(cè)面設置為與所述第一間隙壁接觸，第二側(cè)面設置為與所述柵極氧化膜接觸，所述底部設置為與所述隧道氧化膜接觸的平面，并且所述底部與所述第二側(cè)面之間的面以一指定的斜度傾斜并接觸所述柵極氧化膜。
7.如權(quán)利要求1、4和5中任何一項所述的晶體管，其中所述第一間隙壁的底部位于比所述浮置柵的頂部低并且比所述浮置柵的底部高的位置上。
8.如權(quán)利要求1或4所述的晶體管，其中在所述浮置柵中，所述浮置柵兩側(cè)的第一側(cè)面與所述第一間隙壁接觸，所述第二側(cè)面設置為與所述柵極氧化膜接觸，在兩側(cè)的所述第二側(cè)面之間的寬度小于所述第一側(cè)面之間的寬度，所述底部設置為與所述隧道氧化膜接觸的平面，并且所述底部與所述第二側(cè)面之間的面以一指定的斜度傾斜并與所述柵極氧化膜接觸。
9.如權(quán)利要求8所述的晶體管，其中所述第一間隙壁的底部位于比所述浮置柵的頂部低并且比所述浮置柵的底部高的位置上，所述浮置柵的第一側(cè)面與第二側(cè)面之間的面和所述第一間隙壁的底部位于相同的平面上。
10.如權(quán)利要求5所述的晶體管，其中所述柵極氧化膜與所述第一間隙壁的底部、所述第一側(cè)面與所述第二側(cè)面之間的面、所述第二側(cè)面、所述浮置柵的底部與所述第二側(cè)面之間的面以及所述隧道氧化膜接觸。
11.如權(quán)利要求1、4和5中任何一項所述的晶體管，其中所述浮置氮化物膜具有臥式直角三角形形狀。
12.如權(quán)利要求1、4和5中任何一項所述的晶體管，還包括一覆蓋膜，其形成于所述控制柵上。
13.如權(quán)利要求1、4和5中任何一項所述的晶體管，還包括源極/漏極電極，其形成于所述浮置柵下側(cè)的半導體襯底中。
14.一種半導體器件的晶體管的制造方法，包括下列步驟在一半導體襯底上形成一隧道氧化膜；在所述隧道氧化膜上堆疊一浮置柵、一介電膜、一控制柵以及一覆蓋膜并構(gòu)圖所述浮置柵、所述介電膜、所述控制柵和所述覆蓋膜以形成一疊層型柵極，其中部分地構(gòu)圖所述浮置柵，從而保留預定的厚度；在所述覆蓋膜、所述控制柵、所述介電膜和所述浮置柵的側(cè)壁上形成第一間隙壁；使用所述覆蓋膜和所述第一間隙壁作為蝕刻掩模來蝕刻所述剩余的浮置柵；在所述隧道氧化膜上和所述浮置柵的側(cè)面生長一氧化膜，從而形成以指定的深度滲入到所述浮置柵底部的一熱氧化膜；去除所述熱氧化膜底部的所述隧道氧化膜及所述熱氧化膜；在所述浮置柵的側(cè)面及底部所形成的柵極氧化膜與所述半導體襯底上所形成的柵極氧化之間形成預定形狀的間隙，同時在所述暴露的浮置柵的側(cè)面及底部上和所述半導體襯底上生長一柵極氧化膜；在生長有所述柵極氧化膜的半導體襯底上淀積一氮化物膜，由此形成浮置氮化物膜以填埋所述間隙；以及在所述第一間隙壁、所述柵極氧化膜和所述浮置氮化物膜的側(cè)壁上形成第二間隙壁。
15.一種半導體器件的晶體管的制造方法，包括下列步驟在一半導體襯底上形成一隧道氧化膜；在所述隧道氧化膜上堆疊一浮置柵、一介電膜、一控制柵和一覆蓋膜并構(gòu)圖所述浮置柵、所述介電膜、所述控制柵和所述覆蓋膜以形成一疊層型柵極，其中部分地構(gòu)圖所述浮置柵，從而保留預定的厚度；在所述覆蓋膜、所述控制柵、所述介電膜和所述浮置柵的側(cè)壁上形成第一間隙壁；使用所述覆蓋膜及所述第一間隙壁作為蝕刻掩模來蝕刻所述剩余的浮置柵；在所述隧道氧化膜上及所述浮置柵的側(cè)面生長一氧化膜，從而形成以指定的深度滲入到所述浮置柵底部的一熱氧化膜；遮蔽所述疊層型柵極的第一側(cè)，并去除所述疊層型柵極的第二側(cè)所形成的所述熱氧化膜以及所述熱氧化膜底部的所述隧道氧化膜；在暴露于所述疊層型柵極第一側(cè)的所述熱氧化膜上和所述浮置柵的側(cè)面及底部生長一柵極氧化膜，并且在所述疊層型柵極的第二側(cè)，在所述浮置柵的側(cè)面及底部所形成的柵極氧化膜與所述半導體襯底上所形成的柵極氧化膜之間形成預定形狀的間隙，同時在所述暴露的浮置柵的側(cè)面及底部以及所述半導體襯底上生長一柵極氧化膜；在生長有所述柵極氧化膜的半導體襯底上淀積一氮化物膜，并蝕刻所述氮化物膜以形成一填埋所述間隙的浮置氮化物膜；以及在所述第一間隙壁、所述柵極氧化膜和所述浮置氮化物膜的側(cè)壁上形成第二間隙壁。
16.如權(quán)利要求14或15所述的方法，還包括以下步驟在形成所述熱氧化膜的步驟之后，注入雜質(zhì)以形成源極/漏極電極。
17.如權(quán)利要求14或15所述的方法，還包括以下步驟在形成所述第二間隙壁的步驟之后，注入雜質(zhì)以形成源極/漏極電極。
18.如權(quán)利要求14或15所述的方法，其中通過使用氟化氫溶液的濕式蝕刻來去除所述熱氧化膜和所述熱氧化膜底部的所述隧道氧化膜。
19.如權(quán)利要求14或15所述的方法，其中使用磷酸溶液對所述氮化物膜進行濕式蝕刻，由此形成填埋所述間隙的所述浮置氮化物膜。
20.如權(quán)利要求14或15所述的方法，其中使用多晶硅膜來形成所述浮置柵。
全文摘要
公開了一種半導體器件及其制造方法。依據(jù)本發(fā)明，所述半導體器件的晶體管包括一疊層型柵極，其中一隧道氧化膜、一浮置柵、一介電膜和一控制柵依序堆疊于一半導體襯底上；一柵極氧化膜，其相對于所述隧道氧化膜而形成于所述浮置柵下方的半導體襯底上，其中所述柵極氧化膜沿著所述浮置柵的部分底部及側(cè)面的邊界來形成；以及浮置氮化物膜，其填埋在所述半導體襯底上所形成的柵極氧化膜與沿著所述浮置柵的部分底部及側(cè)面的邊界所形成的柵極氧化膜之間的間隙中，其中所述浮置氮化物膜用作熱電荷的俘獲中心并存儲1位電荷。所述半導體器件的晶體管可用作2位或3位單元晶體管。
文檔編號H01L21/336GK1725514SQ20051000558
公開日2006年1月25日 申請日期2005年1月21日 優(yōu)先權(quán)日2004年7月21日
發(fā)明者李相敦 申請人:海力士半導體有限公司