專(zhuān)利名稱(chēng)：存儲(chǔ)電路及其生成方法
發(fā)明
背景技術(shù)：
領(lǐng)域本發(fā)明涉及存儲(chǔ)電路及生成該存儲(chǔ)電路的方法，更為具體地，涉及與邏輯電路結(jié)合起來(lái)用于半導(dǎo)體集成電路中的存儲(chǔ)電路，以及生成這種存儲(chǔ)電路的方法。
背景技術(shù)：
隨著微制造技術(shù)(microfabrication)的發(fā)展，半導(dǎo)體集成電路的性能日益提高。在新近的視頻設(shè)備和信息通信設(shè)備中，為了獲得成本和系統(tǒng)功率損耗的減小，通常，在半導(dǎo)體集成電路上設(shè)置大容量的存儲(chǔ)電路，并在半導(dǎo)體集成電路內(nèi)進(jìn)行諸如圖像處理的計(jì)算。另外，隨著系統(tǒng)復(fù)雜性的增加，設(shè)置在半導(dǎo)體集成電路上的存儲(chǔ)器的容量已經(jīng)顯著增加。由于這些原因，在設(shè)置有邏輯電路和存儲(chǔ)電路的半導(dǎo)體集成電路中，諸如LSI系統(tǒng)，由存儲(chǔ)電路所占用的面積相對(duì)于整個(gè)芯片的比例已經(jīng)增大。
在日本特開(kāi)平專(zhuān)利公開(kāi)文獻(xiàn)No.63-91895中描述了一種如上所述的設(shè)置有邏輯電路和存儲(chǔ)電路的半導(dǎo)體集成電路的實(shí)例。該公開(kāi)文獻(xiàn)描述了一種半導(dǎo)體集成電路，包括沒(méi)有設(shè)置輸入和輸出緩沖器的RAM(存儲(chǔ)電路)；具有用于RAM的多個(gè)輸入和輸出緩沖器的柵陣列(邏輯電路)。
在其上設(shè)置有邏輯電路和存儲(chǔ)電路的半導(dǎo)體集成電路中，例如LSI系統(tǒng)，由于包含于半導(dǎo)體集成電路上的存儲(chǔ)容量增大，所以版圖效率低且芯片面積增大，并因此產(chǎn)生增加芯片成本的問(wèn)題。參考圖9，下面詳細(xì)描述這一問(wèn)題。
圖9示出了常規(guī)半導(dǎo)體集成電路結(jié)構(gòu)。圖9中示出的半導(dǎo)體集成電路91是一種LSI系統(tǒng)，該系統(tǒng)包括外部連接端子92，其中每一個(gè)用于建立與外部電路的連接；邏輯電路部分93；和兩個(gè)存儲(chǔ)電路94。注意，圖9僅示出下述說(shuō)明所需要的那些信號(hào)線(xiàn)。雖然未在附圖中示出，每一存儲(chǔ)電路94包括具有按照矩陣形式布置在其中的存儲(chǔ)單元的存儲(chǔ)單元陣列；和用于寫(xiě)入和讀取存儲(chǔ)單元陣列的外圍電路。
在圖9中示出的半導(dǎo)體集成電路91中，在外部連接端子92與邏輯電路部分93的端子之間進(jìn)行連接的情況下，如果存儲(chǔ)電路94的面積小，則可以由短而直的布線(xiàn)來(lái)建立該連接。然而，如果存儲(chǔ)電路94的面積大，則在外部連接端子92與邏輯電路部分93的端子之間的布線(xiàn)連接需要以曲折(winding)的方式通過(guò)夾在兩個(gè)存儲(chǔ)電路94之間的窄區(qū)域，導(dǎo)致布線(xiàn)長(zhǎng)度增加。如果布線(xiàn)長(zhǎng)度增加，則會(huì)增加寄生電容和寄生電阻分量，由此，在信號(hào)經(jīng)過(guò)布線(xiàn)傳播時(shí)發(fā)生失真，并信號(hào)的傳播速度降低。即使在布線(xiàn)長(zhǎng)度較長(zhǎng)情況下，為了增加信號(hào)傳播速度，需要在布線(xiàn)中間布置具有放大效果的緩沖電路95。然而，緩沖電路95是一種包含晶體管的電路元件，因此不能布置在布置存儲(chǔ)單元的地方。因此，必須繞開(kāi)儲(chǔ)電路94來(lái)將外部連接端子92與邏輯電路部分93之間的布線(xiàn)連接連接于緩沖電路95。如上所述，在半導(dǎo)體集成電路91中，隨著存儲(chǔ)電路94的面積增加，版圖變得效率低且芯片面積增加，導(dǎo)致芯片成本增加。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種存儲(chǔ)電路及生成這種存儲(chǔ)電路的方法，當(dāng)與邏輯電路結(jié)合使用該存儲(chǔ)電路時(shí)，可以最小化低效率的版圖并達(dá)到芯片上布線(xiàn)長(zhǎng)度的減小。
本發(fā)明具有下述特征以獲得上述目的。通過(guò)向常規(guī)存儲(chǔ)電路附加地提供以下部件而形成本發(fā)明的存儲(chǔ)電路饋通輸入端子，用于輸入與當(dāng)讀取和寫(xiě)入存儲(chǔ)單元時(shí)輸入的信號(hào)不同的信號(hào)；中間緩沖電路，設(shè)置在布置存儲(chǔ)單元的區(qū)域之間，用于轉(zhuǎn)發(fā)通過(guò)饋通輸入端子輸入的信號(hào)；饋通輸出端子，用于輸出由中間緩沖電路轉(zhuǎn)發(fā)的信號(hào)；第一饋通布線(xiàn)，用于在饋通輸入端子與中間緩沖電路之間的連接；和第二饋通布線(xiàn)，用于在中間緩沖電路與饋通輸出端子之間的連接。第一和第二饋通布線(xiàn)不連接于在讀取和寫(xiě)入存儲(chǔ)單元時(shí)所使用的布線(xiàn)，也不連接于存儲(chǔ)單元。在這種情況下，優(yōu)選，中間緩沖電路具有至少驅(qū)動(dòng)第二饋通布線(xiàn)的能力。
該存儲(chǔ)電路還可包括設(shè)置在饋通輸入端子附近并沿第一饋通布線(xiàn)插入的輸入側(cè)緩沖電路，且該輸入側(cè)緩沖電路可以具有驅(qū)動(dòng)第一饋通布線(xiàn)的從輸入側(cè)緩沖電路到中間緩沖電路的部分和驅(qū)動(dòng)中間緩沖電路的能力?；蛘?，該存儲(chǔ)電路還可以包括設(shè)置在饋通輸出端子附近并沿第二饋通布線(xiàn)插入的輸出側(cè)緩沖電路，且該中間緩沖電路可以具有驅(qū)動(dòng)第二饋通布線(xiàn)的從中間緩沖電路到輸出側(cè)緩沖電路的部分和輸出側(cè)緩沖電路的能力。
該存儲(chǔ)電路的整體形狀可以為矩形，且饋通輸入端子和饋通輸出端子可以設(shè)置在矩形存儲(chǔ)電路的相對(duì)側(cè)上。第一和第二饋通布線(xiàn)可以基本上呈直線(xiàn)連接饋通輸入端子、中間緩沖電路和饋通輸出端子。
生成本發(fā)明的存儲(chǔ)電路的方法包括下述步驟輸入設(shè)計(jì)存儲(chǔ)電路的規(guī)格，該設(shè)計(jì)規(guī)格至少包括饋通方向；根據(jù)輸入的設(shè)計(jì)規(guī)格確定存儲(chǔ)電路的結(jié)構(gòu)；計(jì)算第一和第二饋通布線(xiàn)的負(fù)載；根據(jù)計(jì)算的負(fù)載確定中間緩沖電路的規(guī)格；和根據(jù)所確定的結(jié)構(gòu)和規(guī)格來(lái)生成存儲(chǔ)電路。
在確定中間緩沖電路規(guī)格的步驟中，可以根據(jù)計(jì)算的負(fù)載來(lái)確定中間緩沖電路的尺寸，或優(yōu)選地，根據(jù)計(jì)算的負(fù)載，從多個(gè)具有不同驅(qū)動(dòng)能力并預(yù)先準(zhǔn)備的緩沖電路中，選擇要用作中間緩沖電路的緩沖電路。
在確定中間緩沖電路規(guī)格的步驟中，可以根據(jù)計(jì)算的負(fù)載來(lái)確定每行中間緩沖電路的數(shù)量和中間緩沖電路的布置位置?；蛘?，在確定中間緩沖電路規(guī)格的步驟中，可以根據(jù)計(jì)算的負(fù)載來(lái)確定輸入側(cè)緩沖電路的尺寸，且在生成存儲(chǔ)電路的步驟中，可以將確定了尺寸的輸入側(cè)緩沖電路設(shè)置在饋通輸入端子的附近并插入在第一饋通布線(xiàn)上。
結(jié)合附圖，根據(jù)本發(fā)明的下述詳細(xì)說(shuō)明，本發(fā)明的以上和其它目的、特征、方案和優(yōu)點(diǎn)將顯而易見(jiàn)。
附圖的簡(jiǎn)要描述

圖1示出根據(jù)本發(fā)明一個(gè)實(shí)施例的其中并入有存儲(chǔ)電路的半導(dǎo)體集成電路的結(jié)構(gòu)；圖2示出根據(jù)本發(fā)明所述實(shí)施例的存儲(chǔ)電路的結(jié)構(gòu)(第一結(jié)構(gòu))；圖3示出根據(jù)本發(fā)明所述實(shí)施例的存儲(chǔ)電路的結(jié)構(gòu)(第二結(jié)構(gòu))；圖4是示出根據(jù)本發(fā)明的實(shí)施例的生成存儲(chǔ)電路的方法(第一方法)的流程圖；圖5示出根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)電路生成方法生成的示例性存儲(chǔ)電路；圖6是示出根據(jù)本發(fā)明的實(shí)施例的生成存儲(chǔ)電路的方法(第二方法)的流程圖；圖7是示出根據(jù)本發(fā)明的實(shí)施例的生成存儲(chǔ)電路的方法(第三方法)的流程圖；圖8是示出根據(jù)本發(fā)明的實(shí)施例的生成存儲(chǔ)電路的方法(第四方法)的流程圖；圖9示出常規(guī)半導(dǎo)體集成電路的結(jié)構(gòu)。
發(fā)明的詳細(xì)描述圖1示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的其中并入有存儲(chǔ)電路的半導(dǎo)體集成電路的結(jié)構(gòu)。圖1中示出的半導(dǎo)體集成電路是一種LSI系統(tǒng)，該系統(tǒng)包括外部連接端子2、邏輯電路部分3、和兩個(gè)存儲(chǔ)電路10。提供外部連接端子2以連接于半導(dǎo)體集成電路1與外部電路(未示出)之間。存儲(chǔ)電路10還稱(chēng)之為“存儲(chǔ)宏(memory macro)”，且通常利用存儲(chǔ)器編譯程序(一種用于根據(jù)存儲(chǔ)電路的設(shè)計(jì)規(guī)格來(lái)自動(dòng)產(chǎn)生存儲(chǔ)電路的版圖的程序)來(lái)生成。
同常規(guī)存儲(chǔ)電路一樣，存儲(chǔ)電路10具有存儲(chǔ)數(shù)據(jù)以及讀取和寫(xiě)入被存儲(chǔ)數(shù)據(jù)的功能。為了支持這些功能，存儲(chǔ)電路10具有地址端子、數(shù)據(jù)端子、控制端子等。但是，注意，為了簡(jiǎn)化附圖，在圖1中省略了提供給常規(guī)存儲(chǔ)電路的端子和連接于端子的布線(xiàn)。在圖2、3和5(后面介紹)中也將采用該規(guī)定。
存儲(chǔ)電路10的每一個(gè)具有多個(gè)存儲(chǔ)單元(未示出)、外圍電路部分(未示出)、饋通輸入端子13、中間緩沖電路14、饋通輸出端子15、第一饋通布線(xiàn)16和第二饋通布線(xiàn)17。存儲(chǔ)電路10的整體形狀為矩形，且饋通輸入端子13和饋通輸出端子15設(shè)置在存儲(chǔ)電路10的相對(duì)側(cè)上。饋通輸入端子13連接于相應(yīng)的外部連接端子2，而饋通輸出端子15連接于相應(yīng)的邏輯電路部分3的輸入端子。
中間緩沖電路14設(shè)置在多個(gè)布置有存儲(chǔ)電路10區(qū)域之間(下面將詳細(xì)描述)。第一饋通布線(xiàn)16和第二饋通布線(xiàn)17設(shè)置在存儲(chǔ)電路10的上層中，以便于通過(guò)存儲(chǔ)電路10。第一饋通布線(xiàn)16連接在饋通輸入端子13與中間緩沖電路14的輸入端子之間。第二饋通布線(xiàn)17連接在中間緩沖電路14的輸出端子與饋通輸出端子15之間。第一饋通布線(xiàn)16和第二饋通布線(xiàn)17不連接于在讀取和寫(xiě)入存儲(chǔ)單元時(shí)所使用的布線(xiàn)，也不連接于所述存儲(chǔ)單元。如此，通過(guò)第一饋通布線(xiàn)16和第二饋通布線(xiàn)17，與存儲(chǔ)電路10操作無(wú)關(guān)的信號(hào)被允許通過(guò)存儲(chǔ)電路10。
在具有存儲(chǔ)電路10的半導(dǎo)體集成電路1中，從外部連接端子2輸入的信號(hào)通過(guò)饋通輸入端子13、第一饋通布線(xiàn)16、中間緩沖電路14、第二饋通布線(xiàn)17和饋通輸出端子15到達(dá)邏輯電路部分3的輸入端子。由于中間緩沖電路14具有放大效果，從外部連接端子2輸入的信號(hào)經(jīng)由中間緩沖電路14放大，到達(dá)邏輯電路部分3的輸入端子。而且，信號(hào)從外部連接端子2傳播到邏輯電路部分3所述經(jīng)過(guò)的布線(xiàn)穿過(guò)存儲(chǔ)電路10，而不是像常規(guī)半導(dǎo)體集成電路(圖9)的情況那樣繞過(guò)存儲(chǔ)電路10。因此，這種布線(xiàn)的長(zhǎng)度比常規(guī)情況下的更短。相應(yīng)地，通過(guò)利用具有中間緩沖電路14的存儲(chǔ)電路10，取得了半導(dǎo)體集成電路1的面積減小和速度提高。
圖2示出了存儲(chǔ)電路10的詳細(xì)結(jié)構(gòu)(第一結(jié)構(gòu))。圖2中示出的存儲(chǔ)電路10a包括存儲(chǔ)單元陣列11、外圍電路部分12、饋通輸入端子13、中間緩沖電路14、饋通輸出端子15、第一饋通布線(xiàn)16和第二饋通布線(xiàn)17。將存儲(chǔ)單元陣列11劃分為多個(gè)矩形區(qū)域，且多個(gè)存儲(chǔ)單元(幾百個(gè)或更多)分離地布置在該區(qū)域中。在存儲(chǔ)電路10a中，多個(gè)存儲(chǔ)單元分離地布置在兩個(gè)形狀和尺寸相同的矩形區(qū)域中，夾在其中布置存儲(chǔ)單元的兩個(gè)矩形區(qū)域之間且其中沒(méi)有布置存儲(chǔ)單元的區(qū)域(即，由虛線(xiàn)表示的區(qū)域)在下文中被稱(chēng)之為“無(wú)存儲(chǔ)單元布置區(qū)18”。
當(dāng)讀取或?qū)懭氚诖鎯?chǔ)單元陣列11中的存儲(chǔ)單元時(shí)，將地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)(沒(méi)有示出它們)輸入到存儲(chǔ)電路10a。根據(jù)輸入的信號(hào)，外圍電路部分12讀取或?qū)懭氚诖鎯?chǔ)單元陣列11中的存儲(chǔ)單元。外圍電路部分12具有邏輯電路，并設(shè)置在沒(méi)有布置存儲(chǔ)單元陣列11的區(qū)域中(優(yōu)選在相鄰于存儲(chǔ)單元陣列11的區(qū)域中)。值得注意的是，雖然在存儲(chǔ)電路10a中，外圍電路部分12沒(méi)有布置在無(wú)存儲(chǔ)單元布置區(qū)18中，但是外圍電路部分12的部分可以布置在無(wú)存儲(chǔ)單元布置區(qū)18中。
中間緩沖電路14設(shè)置在無(wú)存儲(chǔ)單元布置區(qū)18(即，在構(gòu)成整個(gè)存儲(chǔ)單元陣列11的兩個(gè)矩形區(qū)域之間的區(qū)域)中。換句話(huà)說(shuō)，在將多個(gè)存儲(chǔ)單元分成兩組且將兩組存儲(chǔ)單元布置在形狀和尺寸相同的兩個(gè)矩形區(qū)域中的情況下，將中間電路14布置在兩個(gè)矩形區(qū)域之間的其中沒(méi)有布置存儲(chǔ)單元的區(qū)域中。將中間緩沖電路14布置在其中沒(méi)有布置存儲(chǔ)單元的區(qū)域中的原因如下。將存儲(chǔ)單元設(shè)計(jì)成使得當(dāng)只有規(guī)則地布置存儲(chǔ)單元時(shí)版圖面積最小化，從而提高集成密度，如果將中間緩沖電路14并入布置了存儲(chǔ)單元的存儲(chǔ)單元陣列11中，則存儲(chǔ)電路10a的版圖效率會(huì)降低。另外，將中間緩沖電路14布置在構(gòu)成整個(gè)存儲(chǔ)單元陣列11的兩個(gè)矩形區(qū)域之間的區(qū)域中(即，在整個(gè)存儲(chǔ)單元陣列11的中央部分中)的原因是保持第一饋通布線(xiàn)16與第二饋通布線(xiàn)17之間的負(fù)載平衡。
在中間緩沖電路14之前的電路(未示出)需要具有驅(qū)動(dòng)在先電路與中間緩沖電路14之間的布線(xiàn)連接和中間緩沖電路14的能力。因此，使用具有至少驅(qū)動(dòng)第一饋通布線(xiàn)16和中間緩沖電路14的能力的電路作為在先電路。另外，中間緩沖電路14需要具有驅(qū)動(dòng)連接在中間緩沖電路14與緊隨中間緩沖電路14之后的電路(未示出)之間的布線(xiàn)和驅(qū)動(dòng)該隨后的電路的能力。因此，使用具有至少驅(qū)動(dòng)第二饋通布線(xiàn)17的能力的緩沖電路作為中間緩沖電路14。
值得注意的是，雖然在存儲(chǔ)電路10a中，中間緩沖電路14布置在整個(gè)存儲(chǔ)單元陣列11的中央部分，但是中間緩沖電路14的布置位置并不限制于此。例如，取決于在中間緩沖電路14之前的電路與中間緩沖電路14之間的布線(xiàn)連接的長(zhǎng)度、或在中間緩沖電路14與其隨后的電路之間的布線(xiàn)連接的長(zhǎng)度，可以將多個(gè)存儲(chǔ)單元分離地布置在兩個(gè)不同尺寸的矩形區(qū)域(例如，兩個(gè)矩形區(qū)域，一個(gè)區(qū)域?yàn)榱硪粋€(gè)區(qū)域的尺寸的兩倍)中，且中間緩沖電路14可布置在兩個(gè)矩形區(qū)域之間。
圖3示出了圖1所示的存儲(chǔ)電路10的詳細(xì)結(jié)構(gòu)(第二結(jié)構(gòu))。通過(guò)向第一結(jié)構(gòu)的存儲(chǔ)電路10a(圖2)另外地提供輸入側(cè)緩沖電路21和輸出側(cè)緩沖電路22來(lái)構(gòu)造圖3中示出的存儲(chǔ)電路10b。將輸入側(cè)緩沖電路21布置在第一饋通布線(xiàn)16上并在饋通輸入端子132附近。將輸出側(cè)緩沖電路22布置在第二饋通布線(xiàn)17上并在饋通輸出端子15附近。通過(guò)短布線(xiàn)建立饋通輸入端子13與輸入側(cè)緩沖電路21的輸入端子之間以及輸出側(cè)緩沖電路22的輸出端子與饋通輸出端子15之間的每一個(gè)的連接。
在存儲(chǔ)電路10b中，第一饋通布線(xiàn)16由連接在饋通輸入端子13與輸入側(cè)緩沖電路21的輸入端子之間的短布線(xiàn)和連接在輸入側(cè)緩沖電路21的輸出端子與中間緩沖電路14的輸入端子之間的布線(xiàn)構(gòu)成。相似地，第二饋通布線(xiàn)17由連接在中間緩沖電路14的輸出端子與輸出側(cè)緩沖電路22的輸入端子之間的布線(xiàn)和連接在輸出側(cè)緩沖電路22的輸出端子與饋通輸出端子15之間的短布線(xiàn)構(gòu)成。
使用具有驅(qū)動(dòng)從輸入側(cè)緩沖電路21到中間緩沖電路14的第一饋通布線(xiàn)16的一部分和驅(qū)動(dòng)中間緩沖電路14的能力的緩沖電路作為輸入側(cè)緩沖電路21。使用具有驅(qū)動(dòng)從中間緩沖電路14到輸出側(cè)緩沖電路22的第二饋通布線(xiàn)17的一部分和驅(qū)動(dòng)輸出側(cè)緩沖電路22的能力的緩沖電路作為中間緩沖電路14。
如上所述，根據(jù)存儲(chǔ)電路10b，通過(guò)提供輸入側(cè)緩沖電路21，從饋通輸入端子13的輸入負(fù)載中除去第一饋通布線(xiàn)16的負(fù)載，由此減小饋通輸入端子13的輸入負(fù)載。另外，通過(guò)提供輸出側(cè)緩沖電路22，不需要中間緩沖電路14來(lái)驅(qū)動(dòng)饋通輸出端子15之后的布線(xiàn)，由此可以減小中間緩沖電路14的驅(qū)動(dòng)能力。另外，由于輸出側(cè)緩沖電路22僅驅(qū)動(dòng)饋通輸出端子15之后的布線(xiàn)而不需要驅(qū)動(dòng)第二饋通布線(xiàn)17，則可以最優(yōu)化輸出側(cè)緩沖電路22的驅(qū)動(dòng)能力而不需要考慮存儲(chǔ)電路10b的結(jié)構(gòu)。因此，根據(jù)存儲(chǔ)電路10b，能夠最優(yōu)化中間緩沖電路14、輸入側(cè)緩沖電路21和輸出側(cè)緩沖電路22的驅(qū)動(dòng)能力。
值得注意的是，本實(shí)施例描述了一個(gè)實(shí)例，其中外部連接端子2連接于饋通輸入端子13，而邏輯電路部分3連接于饋通輸出端子15，但不言而喻，任何電路可以連接于饋通輸入端子13和饋通輸出端子15。
為了允許第一饋通布線(xiàn)16和第二饋通布線(xiàn)17通過(guò)存儲(chǔ)電路10，應(yīng)該將存儲(chǔ)單元陣列11設(shè)計(jì)成使得可以保留至少一層布線(xiàn)層(通常，上層布線(xiàn)層)，代替使用所有可利用的布線(xiàn)層，用于布線(xiàn)第一饋通布線(xiàn)16和第二饋通布線(xiàn)17。通常，在大多數(shù)情況下，在存儲(chǔ)電路10的上層中，將電源和接地布線(xiàn)布置成網(wǎng)格圖形。在這種情況下，應(yīng)將第一饋通布線(xiàn)16和第二饋通布線(xiàn)17布線(xiàn)在比電源和接地布線(xiàn)的層高的層中，或布置在與電源和接地布線(xiàn)的層相同的層中，而不引起與電源和接地布線(xiàn)的短路。
在根據(jù)本實(shí)施例的存儲(chǔ)電路10中，將多個(gè)存儲(chǔ)單元分離地布置在兩個(gè)矩形區(qū)域中，且在饋通輸入端子13與饋通輸出端子15之間僅設(shè)置一個(gè)中間緩沖電路14。在另一結(jié)構(gòu)中，可以將多個(gè)存儲(chǔ)單元分離地布置在N個(gè)矩形區(qū)域中(其中N為大于或等于3的整數(shù))，并在饋通輸入端子13與饋通輸出端子15之間設(shè)置(N-1)個(gè)中間緩沖電路14，使得每一中間緩沖電路14連接在兩個(gè)所述區(qū)域之間。
下面，介紹一種生成根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)電路的方法。如上所述，一般通過(guò)計(jì)算機(jī)執(zhí)行存儲(chǔ)器編譯程序來(lái)生成根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)電路。在該存儲(chǔ)器編譯程序中，預(yù)先準(zhǔn)備多種類(lèi)型的存儲(chǔ)電路元件(例如存儲(chǔ)單元和譯碼電路)。存儲(chǔ)器編譯程序根據(jù)輸入的存儲(chǔ)電路的設(shè)計(jì)規(guī)格來(lái)從各種元件組合中選擇最佳組合，然后自動(dòng)產(chǎn)生存儲(chǔ)電路的版圖。下面將描述生成根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)電路的方法，其中為了方便說(shuō)明，通過(guò)存儲(chǔ)器編譯程序來(lái)執(zhí)行該方法。
圖4是示出生成存儲(chǔ)電路的方法(第一方法)的流程圖。在圖4中示出的方法中，首先，向存儲(chǔ)器編譯程序輸入作為存儲(chǔ)電路規(guī)格的存儲(chǔ)容量、輸入和輸出端子數(shù)量、列數(shù)量、操作頻率和饋通方向(步驟S101)。輸入諸如“字線(xiàn)方向”或“位線(xiàn)方向”的值作為饋通方向。注意，在步驟S101輸入的參數(shù)中，饋通方向是沒(méi)有在常規(guī)存儲(chǔ)器編譯程序中使用過(guò)的參數(shù)。
接著，存儲(chǔ)器編譯程序根據(jù)在步驟S101輸入的設(shè)計(jì)規(guī)格來(lái)計(jì)算饋通布線(xiàn)的負(fù)載。在步驟S102，根據(jù)輸入的設(shè)計(jì)規(guī)格來(lái)確定存儲(chǔ)電路的結(jié)構(gòu)，然后根據(jù)確定的結(jié)構(gòu)來(lái)計(jì)算饋通布線(xiàn)的負(fù)載。后面將詳細(xì)描述步驟S102。
根據(jù)在步驟S102計(jì)算的饋通布線(xiàn)的負(fù)載，存儲(chǔ)器編譯程序確定作為中間緩沖電路的規(guī)格的中間緩沖電路的尺寸(步驟S103)，然后生成確定尺寸的中間緩沖電路(步驟S104)。
隨后，根據(jù)在步驟S101輸入的設(shè)計(jì)規(guī)格，存儲(chǔ)器編譯程序生成具有在步驟S104生成的中間緩沖電路的存儲(chǔ)電路(根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)電路)(步驟S105)。步驟S105的工序是這樣的，將產(chǎn)生中間緩沖電路的版圖的工序添加到在常規(guī)存儲(chǔ)器編譯程序中執(zhí)行的自動(dòng)版圖工序中。
如果在步驟S103確定的中間緩沖電路的尺寸大于預(yù)定的閾值，則存儲(chǔ)器編譯程序會(huì)返回到步驟S102，并改變存儲(chǔ)電路的結(jié)構(gòu)，然后重新計(jì)算饋通布線(xiàn)的負(fù)載，其后，再次在步驟S103確定中間緩沖電路的尺寸。存儲(chǔ)器編譯程序還重復(fù)執(zhí)行步驟S102和S103來(lái)確定中間緩沖電路的尺寸的最佳值。
下面將詳細(xì)描述圖4中示出的步驟S102。這里作為實(shí)例，介紹圖5中示出的存儲(chǔ)電路10a的生成。如下面所述，在步驟S102，首先，確定存儲(chǔ)電路的結(jié)構(gòu)，計(jì)算饋通布線(xiàn)的長(zhǎng)度，然后根據(jù)計(jì)算的長(zhǎng)度來(lái)計(jì)算饋通布線(xiàn)的負(fù)載。
在存儲(chǔ)單元陣列11中，將位線(xiàn)布線(xiàn)在給定的方向(圖5中的垂直方向)中而將字線(xiàn)布線(xiàn)在與所述給定方向正交的方向(圖5中的水平方向)中。將分為兩組的多個(gè)存儲(chǔ)單元23(在圖5中僅示出單個(gè)存儲(chǔ)單元23)分離地布置在構(gòu)成整個(gè)存儲(chǔ)單元陣列11的兩個(gè)矩形區(qū)域中。布置在位線(xiàn)方向(圖5中的垂直方向)上的A個(gè)存儲(chǔ)單元23的陣列(其中A為大于或等于2的整數(shù))被稱(chēng)之為“列24”。其中存儲(chǔ)電路10a的輸入和輸出端子的數(shù)量為B(B為大于或等于1的整數(shù))，布置在字線(xiàn)方向(圖5中的水平方向)上的B個(gè)列24的選擇被稱(chēng)之為“列選集(selection)25”。其中C為通過(guò)將存儲(chǔ)電路10a的存儲(chǔ)容量除以“AxB”而獲得的值，通過(guò)在字線(xiàn)方向上布置C個(gè)列選集25，可以獲得存儲(chǔ)電路10a。
其中一個(gè)存儲(chǔ)單元的寬度(字線(xiàn)方向上的尺寸)為w而一個(gè)存儲(chǔ)單元的高度(位線(xiàn)方向上的尺寸)為h，則列24的寬度為w，列24的高度為Ah，列選集25的寬度為Bw，列選集25的高度為Ah，整個(gè)存儲(chǔ)單元陣列11的寬度為BCw，整個(gè)存儲(chǔ)單元陣列11的高度為Ah。以這種方式，根據(jù)在步驟S101輸入的設(shè)計(jì)規(guī)格就確定了存儲(chǔ)電路10a的結(jié)構(gòu)。
隨后，考慮到在步驟S101輸入的饋通方向來(lái)計(jì)算饋通布線(xiàn)的長(zhǎng)度。如果饋通方向?yàn)椤白志€(xiàn)方向”，則每一饋通布線(xiàn)的長(zhǎng)度為BCw/2。如果饋通方向?yàn)椤拔痪€(xiàn)方向”，則每一饋通布線(xiàn)的長(zhǎng)度為Ah/2。
根據(jù)計(jì)算的饋通布線(xiàn)的長(zhǎng)度，來(lái)計(jì)算饋通布線(xiàn)的寄生電容，然后根據(jù)計(jì)算的寄生電路來(lái)計(jì)算饋通布線(xiàn)的負(fù)載。由此計(jì)算的負(fù)載被作為第一饋通布線(xiàn)16和第二饋通布線(xiàn)17的負(fù)載，并在步驟S103，參考該負(fù)載來(lái)確定中間緩沖電路14的尺寸。
圖6是示出生成存儲(chǔ)電路的方法(第二方法)的流程圖。第二方法的特征在于從預(yù)先準(zhǔn)備的緩沖電路中選擇用作中間緩沖電路的緩沖電路。在執(zhí)行第二方法之前，存儲(chǔ)器編譯程序預(yù)先準(zhǔn)備多個(gè)具有不同驅(qū)動(dòng)能力的可以用作中間緩沖電路14的緩沖電路。在執(zhí)行第二方法中，存儲(chǔ)器編譯程序首先執(zhí)行與包含于第一方法中的步驟S101至S103的工序相同的工序(步驟S201至S203)。然后存儲(chǔ)器編譯程序從預(yù)先準(zhǔn)備的多個(gè)緩沖電路中選擇在步驟S203確定尺寸的緩沖電路(步驟S204)。隨后，存儲(chǔ)器編譯程序生成具有在步驟S204選擇的作為中間緩沖電路的緩沖電路的存儲(chǔ)電路(根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)電路)(步驟S205)。
根據(jù)上述第二方法，雖然預(yù)先需要準(zhǔn)備多個(gè)類(lèi)型的緩沖電路，但是在生成存儲(chǔ)電路時(shí)，可以省略精確估計(jì)中間緩沖電路的尺寸的工序和產(chǎn)生中間緩沖電路的版圖的工序，且因此可以比第一方法更容易地生成存儲(chǔ)電路。而且，在許多情況下，在執(zhí)行第二方法之前，可以使用用于設(shè)計(jì)邏輯電路等的標(biāo)準(zhǔn)邏輯單元作為預(yù)先準(zhǔn)備的緩沖電路，且因此，不需要生成特別為中間緩沖電路設(shè)計(jì)的緩沖電路。
圖7是示出生成存儲(chǔ)電路的方法(第三方法)的流程圖。第三方法的特征在于根據(jù)饋通布線(xiàn)的負(fù)載來(lái)確定每行中間緩沖電路的數(shù)量和中間緩沖電路的布置位置。在執(zhí)行第三方法中，存儲(chǔ)器編譯程序首先執(zhí)行與包含在第二方法中的步驟S201和S202的工序相同的工序(步驟S301和S302)。然后存儲(chǔ)器編譯程序根據(jù)在步驟S302計(jì)算的饋通布線(xiàn)的負(fù)載來(lái)確定每行中間緩沖電路的數(shù)量和中間緩沖電路的布置位置(步驟S303)。例如，按照下述方式來(lái)進(jìn)行這種確定。預(yù)確定一個(gè)饋通布線(xiàn)負(fù)載的上限Lmax，且存儲(chǔ)器編譯程序確定饋通布線(xiàn)的數(shù)量N(N為大于或等于2的整數(shù))，以使每一饋通布線(xiàn)的負(fù)載不超過(guò)上限Lmax。隨后，存儲(chǔ)器編譯程序?qū)⒋鎯?chǔ)單元陣列分為形狀和尺寸相同的N個(gè)矩形區(qū)域，然后在N個(gè)矩形區(qū)域之間的區(qū)域中分別布置(N-1)個(gè)中間緩充電路。在步驟S303之后，存儲(chǔ)器編譯程序執(zhí)行與包含于第二方法中的步驟S203和S204的工序相同的工序(步驟S304和S305)。然后存儲(chǔ)器編譯程序生成存儲(chǔ)電路(根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)電路)，在該存儲(chǔ)電路中，將在步驟S305選擇的作為中間緩沖電路的緩沖電路設(shè)置于在步驟S303確定的布置位置(步驟S306)。
圖8是示出生成存儲(chǔ)電路的方法(第四方法)的流程圖。第四方法的特征在于計(jì)算圖3中示出的輸入側(cè)緩沖電路21和輸出側(cè)緩沖電路22的尺寸。在執(zhí)行第四方法中，存儲(chǔ)器編譯程序首先執(zhí)行與包含于第二方法的步驟S201和S202的工序相同的工序(步驟S401和S402)。隨后，存儲(chǔ)器編譯程序根據(jù)在步驟S402計(jì)算的饋通布線(xiàn)的負(fù)載來(lái)計(jì)算中間緩沖電路14、輸入側(cè)緩沖電路21和輸出側(cè)緩沖電路22的尺寸(步驟S403)。然后存儲(chǔ)器編譯程序從預(yù)先準(zhǔn)備的緩沖電路選擇具有在步驟S403確定的尺寸的緩沖電路(步驟S404)。存儲(chǔ)器編譯程序生成具有在步驟S404選擇的作為中間緩沖電路14、輸入側(cè)緩沖電路21和輸出側(cè)緩沖電路22的緩沖電路的存儲(chǔ)電路(根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)電路)(步驟S405)。
注意，存儲(chǔ)器編譯程序在步驟S403還確定是否提供輸入側(cè)緩沖電路21，且在步驟S405，根據(jù)在步驟S403的確定來(lái)在輸入側(cè)緩沖電路21的提供與不提供之間變換?；蛘?，在步驟S401，將作為存儲(chǔ)電路的設(shè)計(jì)規(guī)格的參數(shù)“是否提供輸入側(cè)緩沖電路”輸入到存儲(chǔ)器編譯程序，并且在步驟S405存儲(chǔ)器編譯程序可以根據(jù)在步驟S401輸入的參數(shù)“是否提供輸入側(cè)緩沖電路”來(lái)在輸入側(cè)緩沖電路21的提供與不提供之間變換。對(duì)于輸出側(cè)緩沖電路22也應(yīng)用同樣的步驟。
而且，在步驟S401，將作為存儲(chǔ)電路的設(shè)計(jì)規(guī)格的輸出負(fù)載輸入存儲(chǔ)器編譯程序，并且在步驟S403存儲(chǔ)器編譯程序可以根據(jù)在步驟S401輸入的輸出負(fù)載來(lái)確定輸出側(cè)緩沖電路22的尺寸。
根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)電路，允許和存儲(chǔ)電路的操作無(wú)關(guān)的信號(hào)通過(guò)存儲(chǔ)電路。此外，該信號(hào)經(jīng)由中間緩沖電路的放大效果放大，到達(dá)饋通輸出端子。而且，由于該信號(hào)通過(guò)存儲(chǔ)電路，而不是繞過(guò)存儲(chǔ)電路，所以信號(hào)通過(guò)其傳播的布線(xiàn)的長(zhǎng)度比常規(guī)情況短。因此，通過(guò)利用本發(fā)明的存儲(chǔ)電路，達(dá)到了半導(dǎo)體集成電路的面積減小和速度提高。獲得半導(dǎo)體集成電路面積減小的結(jié)果，提高了產(chǎn)量并相應(yīng)地減小了半導(dǎo)體集成電路的制造成本。
通過(guò)提供輸入側(cè)緩沖電路，可以減小饋通輸入端子的輸入負(fù)載。此外，通過(guò)提供輸出側(cè)緩沖電路，可以最優(yōu)化輸出側(cè)緩沖電路的驅(qū)動(dòng)能力。
通過(guò)采用饋通輸入端子和饋通輸出端子設(shè)置在存儲(chǔ)電路相對(duì)側(cè)上的結(jié)構(gòu)，或通過(guò)采用第一和第二饋通布線(xiàn)基本上呈直線(xiàn)連接饋通輸入端子、中間緩沖電路和饋通輸出端子的結(jié)構(gòu)，可以增強(qiáng)半導(dǎo)體集成電路面積減小和速度提高的效果。
如上所述，根據(jù)生成本發(fā)明實(shí)施例的存儲(chǔ)電路的方法，可以容易生成實(shí)現(xiàn)半導(dǎo)體集成電路面積減小和速度提高的存儲(chǔ)電路。特別地，根據(jù)饋通布線(xiàn)的負(fù)載，通過(guò)確定每行中間緩沖電路的數(shù)量和中間緩沖電路的尺寸和布置位置，或確定輸入側(cè)緩沖電路的尺寸，可以容易生成具有各種結(jié)構(gòu)和特性的存儲(chǔ)電路。
本發(fā)明的存儲(chǔ)電路實(shí)現(xiàn)了半導(dǎo)體集成電路的面積減小和速度提高，且因此可以應(yīng)用于各種類(lèi)型的在其上設(shè)置有邏輯電路和存儲(chǔ)電路的半導(dǎo)體集成電路，諸如LSI系統(tǒng)。此外，生成本發(fā)明的存儲(chǔ)電路的方法可以應(yīng)用于存儲(chǔ)器編譯程序等。
雖然已經(jīng)詳細(xì)描述了本發(fā)明，但是前述說(shuō)明在各方面為示例性的并非限制性的。應(yīng)該理解在不脫離本發(fā)明的范圍內(nèi)可以設(shè)計(jì)大量的其它修改和變化。
權(quán)利要求
1.一種存儲(chǔ)電路，包括分離地布置在多個(gè)區(qū)域中的多個(gè)存儲(chǔ)單元；外圍電路，用于讀取和寫(xiě)入所述存儲(chǔ)單元；饋通輸入端子，用于輸入與當(dāng)讀取和寫(xiě)入存儲(chǔ)單元時(shí)要輸入的信號(hào)不同的信號(hào)；中間緩沖電路，設(shè)置在所述多個(gè)區(qū)域之間，用于轉(zhuǎn)發(fā)通過(guò)饋通輸入端子輸入的信號(hào)；饋通輸出端子，用于輸出被中間緩沖電路轉(zhuǎn)發(fā)的信號(hào)；連接在饋通輸入端子與中間緩沖電路之間的第一饋通布線(xiàn)；和連接在中間緩沖電路與饋通輸出端子之間的第二饋通布線(xiàn)，其中第一和第二饋通布線(xiàn)不連接于當(dāng)讀取和寫(xiě)入存儲(chǔ)單元時(shí)所使用的布線(xiàn)，也不連接于所述存儲(chǔ)單元。
2.根據(jù)權(quán)利要求1的存儲(chǔ)電路，其中中間緩沖電路具有至少驅(qū)動(dòng)第二饋通布線(xiàn)的能力。
3.根據(jù)權(quán)利要求1的存儲(chǔ)電路，還包括輸入側(cè)緩沖電路，設(shè)置在饋通輸入端子附近并沿第一饋通布線(xiàn)插入，其中輸入側(cè)緩沖電路具有驅(qū)動(dòng)第一饋通布線(xiàn)的從輸入側(cè)緩沖電路到中間緩沖電路的部分和驅(qū)動(dòng)中間緩沖電路的能力。
4.根據(jù)權(quán)利要求1的存儲(chǔ)電路，還包括輸出側(cè)緩沖電路，設(shè)置在饋通輸出端子附近并沿第二饋通布線(xiàn)插入，其中中間緩沖電路具有驅(qū)動(dòng)第二饋通布線(xiàn)的從中間緩沖電路到輸出側(cè)緩沖電路的部分和驅(qū)動(dòng)輸出側(cè)緩沖電路。
5.根據(jù)權(quán)利要求1的存儲(chǔ)電路，其中存儲(chǔ)電路的整體形狀為矩形，且饋通輸入端子和饋通輸出端子設(shè)置在矩形存儲(chǔ)電路的相對(duì)側(cè)上。
6.根據(jù)權(quán)利要求1的存儲(chǔ)電路，其中第一和第二饋通布線(xiàn)基本上呈直線(xiàn)地連接饋通輸入端子、中間緩沖電路和饋通輸出端子。
7.一種生成存儲(chǔ)電路的方法，包括下述步驟輸入存儲(chǔ)電路的設(shè)計(jì)規(guī)格，該設(shè)計(jì)規(guī)格至少包含饋通方向；根據(jù)輸入的設(shè)計(jì)規(guī)格，確定存儲(chǔ)電路的結(jié)構(gòu)，該存儲(chǔ)電路包括分離地布置在多個(gè)區(qū)域中的多個(gè)存儲(chǔ)單元；外圍電路，用于讀取和寫(xiě)入存儲(chǔ)單元；饋通輸入端子，用于輸入與當(dāng)讀取和寫(xiě)入存儲(chǔ)單元時(shí)所輸入的信號(hào)不同的信號(hào)；中間緩沖電路，設(shè)置在所述多個(gè)區(qū)域之間，用于轉(zhuǎn)發(fā)通過(guò)饋通輸入端子輸入的信號(hào)；饋通輸出端子，用于輸出被中間緩沖電路轉(zhuǎn)發(fā)的信號(hào)；連接在饋通輸入端子與中間緩沖電路之間的第一饋通布線(xiàn)；和連接在中間緩沖電路與饋通輸出端子之間的第二饋通布線(xiàn)，其中所述第一和第二饋通布線(xiàn)不連接于當(dāng)讀取和寫(xiě)入存儲(chǔ)單元時(shí)所使用的布線(xiàn)，也不連接于所述存儲(chǔ)單元；計(jì)算第一和第二饋通布線(xiàn)的負(fù)載；根據(jù)計(jì)算的負(fù)載來(lái)確定中間緩沖電路的規(guī)格；和根據(jù)所確定的結(jié)構(gòu)和規(guī)格來(lái)生成存儲(chǔ)電路。
8.根據(jù)權(quán)利要求7的方法，其中在確定中間緩沖電路的規(guī)格的步驟中，根據(jù)計(jì)算的所述負(fù)載來(lái)確定中間緩沖電路的尺寸。
9.根據(jù)權(quán)利要求7的方法，其中在確定中間緩沖電路的規(guī)格的步驟中，根據(jù)計(jì)算的所述負(fù)載，來(lái)從具有不同驅(qū)動(dòng)能力且預(yù)先準(zhǔn)備的多個(gè)緩沖電路中選擇將用作中間緩沖電路的緩沖電路。
10.根據(jù)權(quán)利要求7的方法，其中在確定中間緩沖電路的規(guī)格的步驟中，根據(jù)計(jì)算的所述負(fù)載來(lái)確定中間緩沖電路的布置位置。
11.根據(jù)權(quán)利要求7的方法，其中在確定中間緩沖電路的規(guī)格的步驟中，根據(jù)計(jì)算的所述負(fù)載來(lái)確定每行中間緩沖電路的數(shù)量和中間緩沖電路的布置位置。
12.根據(jù)權(quán)利要求7的方法，其中在確定中間緩沖電路的規(guī)格的步驟中，根據(jù)計(jì)算的所述負(fù)載來(lái)確定輸入側(cè)緩沖電路的尺寸，和在生成存儲(chǔ)電路的步驟中，將所述確定尺寸的輸入側(cè)緩沖電路設(shè)置在饋通輸入端子附近并沿第一饋通布線(xiàn)插入。
全文摘要
一種存儲(chǔ)電路(10)，包括饋通輸入端子(13)，用于輸入與當(dāng)讀取和寫(xiě)入存儲(chǔ)單元時(shí)要輸入的信號(hào)不同的信號(hào)；中間緩沖電路(14)，設(shè)置在其中布置存儲(chǔ)單元的區(qū)域之間，用于轉(zhuǎn)發(fā)通過(guò)饋通輸入端子(13)輸入的信號(hào)；和饋通輸出端子(15)，用于輸出被中間緩沖電路(14)轉(zhuǎn)發(fā)的信號(hào)。通過(guò)饋通布線(xiàn)(16，17)，來(lái)分別建立饋通輸入端子(13)與中間緩沖電路(14)之間的連接以及中間緩沖電路(14)與饋通輸出端子(15)之間的連接。饋通布線(xiàn)(16，17)不連接于在讀取和寫(xiě)入存儲(chǔ)單元時(shí)所使用的布線(xiàn)，也不連接于所述存儲(chǔ)單元。
文檔編號(hào)H01L27/04GK1629974SQ20041010219
公開(kāi)日2005年6月22日 申請(qǐng)日期2004年12月15日 優(yōu)先權(quán)日2003年12月15日
發(fā)明者寺田裕, 赤松寬范 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社