一種用于校準(zhǔn)模擬集成電路的方法及裝置的制造方法
【專利摘要】本發(fā)明涉及一種用于校準(zhǔn)模擬集成電路的方法及裝置，該方法包括：根據(jù)燒寫控制信號(hào)，存儲(chǔ)模擬集成電路的校準(zhǔn)信息；根據(jù)熔絲檢測(cè)選通信號(hào)，通過檢測(cè)節(jié)點(diǎn)輸出所述校準(zhǔn)信息以便于進(jìn)行檢測(cè)，檢測(cè)后輸出檢測(cè)結(jié)果輸出信號(hào)；其中，地址選擇信號(hào)和讀使能信號(hào)組成所述熔絲檢測(cè)選通信號(hào)，所述地址選擇信號(hào)和寫使能信號(hào)組成所述燒寫控制信號(hào)。本發(fā)明中，當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，只需更改存儲(chǔ)單元陣列中的存儲(chǔ)單元復(fù)用數(shù)目，并且在邏輯控制單元代碼中增加相應(yīng)的地址選擇控制即可，明顯地提高存儲(chǔ)電路的設(shè)計(jì)效率以及模塊的穩(wěn)定性。
【專利說明】
一種用于校準(zhǔn)模擬集成電路的方法及裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種用于校準(zhǔn)模擬集成電路的方法及裝置
【背景技術(shù)】
[0002]由于模擬集成電路芯片在生產(chǎn)工藝步驟中通常存在一定的非理想偏差，當(dāng)芯片制造完成之后，一般會(huì)根據(jù)實(shí)測(cè)結(jié)果對(duì)芯片性能進(jìn)行獨(dú)立地微調(diào)。為了方便地實(shí)現(xiàn)相應(yīng)調(diào)整信息的存儲(chǔ)，通常采用基于熔絲的存儲(chǔ)電路作為存儲(chǔ)媒介。
[0003]針對(duì)不應(yīng)用的芯片，其所需的調(diào)整信息存儲(chǔ)位數(shù)往往不盡相同。例如:芯片A的功能對(duì)電流的精確度要求極高，需要用比較多的二進(jìn)制位數(shù)才能調(diào)整到所需的精度以內(nèi)，比如5位;然而芯片B雖然對(duì)電流的精度敏感，但不需要那么精確，2位的調(diào)整精度就可以，再多的位數(shù)則會(huì)浪費(fèi)資源;芯片C除了對(duì)電流有調(diào)整需求外還對(duì)電壓有調(diào)整需求，這里就需要有足夠相應(yīng)的存儲(chǔ)位數(shù)分別對(duì)應(yīng)于電流與電壓的調(diào)整。
[0004]目前還沒有能夠采取一種通用的模擬電路模塊化設(shè)計(jì)方法來設(shè)計(jì)存儲(chǔ)電路，該方法將會(huì)明顯地提高存儲(chǔ)電路的設(shè)計(jì)效率以及模塊的穩(wěn)定性。

【發(fā)明內(nèi)容】

[0005]本申請(qǐng)的目的是針對(duì)現(xiàn)有技術(shù)中存在的上述不足，提出了一種用于校準(zhǔn)模擬集成電路的方法及裝置。
[0006]本申請(qǐng)第一方面提供一種用于校準(zhǔn)模擬集成電路的裝置，所述裝置包括存儲(chǔ)陣列單元、存儲(chǔ)信息監(jiān)測(cè)單元以及邏輯控制單元;其中，所述存儲(chǔ)陣列單元根據(jù)燒寫控制信號(hào)，存儲(chǔ)模擬集成電路的校準(zhǔn)信息;根據(jù)熔絲檢測(cè)選通信號(hào)，通過檢測(cè)節(jié)點(diǎn)輸出存儲(chǔ)的校準(zhǔn)信息給所述存儲(chǔ)信息監(jiān)測(cè)單元;所述存儲(chǔ)信息監(jiān)測(cè)單元根據(jù)所述邏輯控制單元的檢測(cè)使能控制信號(hào)，通過所述檢測(cè)節(jié)點(diǎn)對(duì)所述校準(zhǔn)信息進(jìn)行檢測(cè)，并輸出檢測(cè)結(jié)果輸出信號(hào)給所述邏輯控制單元;所述邏輯控制單元通過輸出地址選擇信號(hào)、讀使能信號(hào)、寫使能信號(hào)以及檢測(cè)使能控制信號(hào)，來控制所述校準(zhǔn)信息的存儲(chǔ)和檢測(cè);其中，所述地址選擇信號(hào)和讀使能信號(hào)組成所述熔絲檢測(cè)選通信號(hào)，所述地址選擇信號(hào)和所述寫使能信號(hào)組成所述燒寫控制信號(hào)，所述地址選擇信號(hào)選中存儲(chǔ)陣列單元中的一個(gè)或多個(gè)存儲(chǔ)單元。
[0007]在第一方面第一種可能實(shí)現(xiàn)的方式中，所述存儲(chǔ)陣列單元包括至少一個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元包括熔絲、第一開關(guān)以及第二開關(guān);其中，所述熔絲的一端與電源相連，另一端與所述第一開關(guān)以及所述第二開關(guān)的一端相連;所述第一開關(guān)的另一端與檢測(cè)節(jié)點(diǎn)相連;所述第二開關(guān)的另一端接地。
[0008]在第一方面第二種可能實(shí)現(xiàn)的方式中，所述存儲(chǔ)信息監(jiān)測(cè)單元包括熔絲偏置模塊和比較器;所述比較器的一端輸入基準(zhǔn)參考電壓，另一端與所述檢測(cè)節(jié)點(diǎn)和所述熔絲偏置模塊相連，比較器的輸出作為所述存儲(chǔ)信息檢測(cè)單元的輸出；其中，所述熔絲偏置模塊，由直接接地的電流源或電阻構(gòu)成。
[0009]結(jié)合第一方面第二種可能的實(shí)現(xiàn)方式，在第三種可能的實(shí)現(xiàn)方式中，所述熔絲偏置模塊基于所述熔絲通斷狀態(tài)生成待檢電壓，所述待檢電壓與所述基準(zhǔn)參考電壓輸入比較器，所述比較器輸出比較結(jié)果。
[0010]在第一方面第四種可能實(shí)現(xiàn)的方式中，所述存儲(chǔ)陣列單元在所述燒寫控制信號(hào)的控制下，對(duì)一個(gè)或多個(gè)所述存儲(chǔ)單元同時(shí)進(jìn)行燒寫操作;所述存儲(chǔ)信息檢測(cè)單元每次只對(duì)一個(gè)所述存儲(chǔ)單元進(jìn)行校準(zhǔn)信息的檢測(cè)。
[0011]在第一方面第五種可能實(shí)現(xiàn)的方式中，當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，更改存儲(chǔ)單元陣列中存儲(chǔ)單元數(shù)目，且同時(shí)更改所述邏輯控制單元中地址選擇信號(hào)。
[0012]在第一方面第六種可能實(shí)現(xiàn)的方式中，當(dāng)所述邏輯控制單元不需要進(jìn)行所述校準(zhǔn)信息燒寫操作以及檢測(cè)時(shí)，所述邏輯控制單元可以關(guān)閉所述存儲(chǔ)陣列單元和所述存儲(chǔ)信息監(jiān)測(cè)單元，以便節(jié)省功耗。
[0013]本申請(qǐng)第二方面提供一種用于校準(zhǔn)模擬集成電路的方法，所述方法包括:根據(jù)燒寫控制信號(hào)，存儲(chǔ)模擬集成電路的校準(zhǔn)信息;根據(jù)熔絲檢測(cè)選通信號(hào)，通過檢測(cè)節(jié)點(diǎn)輸出所述校準(zhǔn)信息以便于進(jìn)行檢測(cè)，檢測(cè)后輸出檢測(cè)結(jié)果輸出信號(hào);其中，地址選擇信號(hào)和讀使能信號(hào)組成所述熔絲檢測(cè)選通信號(hào)，所述地址選擇信號(hào)和寫使能信號(hào)組成所述燒寫控制信號(hào)，所述地址選擇信號(hào)選中存儲(chǔ)陣列單元中的一個(gè)或多個(gè)存儲(chǔ)單元。
[0014]在第二方面第一種可能實(shí)現(xiàn)的方式中，所述方法還包括:在所述燒寫控制信號(hào)執(zhí)行燒寫操作時(shí)，關(guān)閉與所述燒寫操作無關(guān)的功能；或者在所述熔絲檢測(cè)選通信號(hào)執(zhí)行所述校準(zhǔn)信息檢測(cè)操作時(shí)，關(guān)閉與所述檢測(cè)操作無關(guān)的功能，以便于節(jié)省功耗。
[0015]在第二方面第二種可能實(shí)現(xiàn)的方式中，所述方法還包括:當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，更改存儲(chǔ)單元陣列中存儲(chǔ)單元數(shù)目，且同時(shí)更改所述邏輯控制單元中地址選擇信號(hào)。
[0016]本申請(qǐng)?zhí)峁┑男?zhǔn)模擬集成電路，當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，只需更改存儲(chǔ)單元陣列中的存儲(chǔ)單元復(fù)用數(shù)目，并且在邏輯控制單元代碼中增加相應(yīng)的地址選擇控制即可，明顯地提高存儲(chǔ)電路的設(shè)計(jì)效率以及模塊的穩(wěn)定性。
【附圖說明】
[0017]為了更清楚說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0018]圖1為本發(fā)明實(shí)施例提供的一種用于校準(zhǔn)模擬集成電路的結(jié)構(gòu)示意圖；
[0019]圖2為本發(fā)明實(shí)施例提供的一種存儲(chǔ)單元電路示意圖；
[0020]圖3為本發(fā)明實(shí)施例提供的一種存儲(chǔ)信息檢測(cè)單元電路示意圖；
[0021 ]圖4為本發(fā)明實(shí)施例提供的一種用于校準(zhǔn)模擬集成電路的方法流程示意圖。
【具體實(shí)施方式】
[0022]下面通過附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0023]下面以圖1為例，對(duì)本發(fā)明實(shí)施例進(jìn)行詳細(xì)說明。圖1為本發(fā)明實(shí)施例提供的一種用于校準(zhǔn)模擬集成電路的結(jié)構(gòu)示意圖。
[0024]如圖1所示，所述裝置包括存儲(chǔ)陣列單元、存儲(chǔ)信息監(jiān)測(cè)單元以及邏輯控制單元。
[0025]具體地，所述存儲(chǔ)陣列單元根據(jù)燒寫控制信號(hào)，存儲(chǔ)模擬集成電路的校準(zhǔn)信息;根據(jù)熔絲檢測(cè)選通信號(hào)，通過檢測(cè)節(jié)點(diǎn)輸出存儲(chǔ)的校準(zhǔn)信息給所述存儲(chǔ)信息監(jiān)測(cè)單元;所述存儲(chǔ)信息監(jiān)測(cè)單元根據(jù)所述邏輯控制單元的檢測(cè)使能控制信號(hào)，通過所述檢測(cè)節(jié)點(diǎn)對(duì)所述校準(zhǔn)信息進(jìn)行檢測(cè)，并輸出檢測(cè)結(jié)果輸出信號(hào)給所述邏輯控制單元;所述邏輯控制單元通過輸出地址選擇信號(hào)、讀使能信號(hào)、寫使能信號(hào)以及檢測(cè)使能控制信號(hào)，來控制所述校準(zhǔn)信息的存儲(chǔ)和檢測(cè);其中，所述地址選擇信號(hào)和讀使能信號(hào)組成所述熔絲檢測(cè)選通信號(hào)，所述地址選擇信號(hào)和所述寫使能信號(hào)組成所述燒寫控制信號(hào)。
[0026]需要說明的是，所述存儲(chǔ)陣列單元有N個(gè)存儲(chǔ)單元，N為大于I的整數(shù);且每一個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)檢測(cè)節(jié)點(diǎn)。
[0027]上述存儲(chǔ)陣列單元包括至少一個(gè)存儲(chǔ)單元。下面以圖2為例，對(duì)本發(fā)明實(shí)施例中的存儲(chǔ)單元進(jìn)行說明。如圖2所示，圖2為本發(fā)明實(shí)施例提供的一種存儲(chǔ)單元電路示意圖。
[0028]具體地，所述存儲(chǔ)單元包括熔絲Fl、第一開關(guān)SI以及第二開關(guān)S2;其中，所述熔絲Fl的一端與電源相連，另一端與所述第一開關(guān)SI以及所述第二開關(guān)S2的一端相連;所述第一開關(guān)SI的另一端與檢測(cè)節(jié)點(diǎn)相連;所述第二開關(guān)S2的另一端接地。
[0029]在燒寫的過程中，所述邏輯控制單元輸出地址選擇信號(hào)，選中待燒寫的存儲(chǔ)單元。當(dāng)寫使能有效時(shí)，在選中的待燒寫的存儲(chǔ)單元中，開關(guān)S2導(dǎo)通以形成電源經(jīng)由熔絲Fl及導(dǎo)通的開關(guān)S2到地的通路，以熔斷熔絲F1。此時(shí)，在選中的待燒寫的存儲(chǔ)單元中的熔絲檢測(cè)選通信號(hào)以及存儲(chǔ)信息檢測(cè)單元中檢測(cè)使能信號(hào)均處于無效狀態(tài)。
[0030]圖3為本發(fā)明實(shí)施例提供的一種存儲(chǔ)信息檢測(cè)單元電路示意圖。具體地，所述存儲(chǔ)信息監(jiān)測(cè)單元包括熔絲偏置模塊和比較器;所述比較器的一端輸入基準(zhǔn)參考電壓，另一端與所述檢測(cè)節(jié)點(diǎn)和所述熔絲偏置模塊相連，比較器的輸出作為所述存儲(chǔ)信息檢測(cè)單元的輸出；其中，所述熔絲偏置模塊，由直接接地的電流源或電阻構(gòu)成。
[0031]在檢測(cè)過程中，由邏輯控制單元輸出地址選擇信號(hào)，選通唯一的存儲(chǔ)單元，控制存儲(chǔ)單元中的熔絲檢測(cè)選通信號(hào)以及存儲(chǔ)信息檢測(cè)單元中的檢測(cè)使能控制信號(hào)有效。此時(shí)，形成從電源經(jīng)由熔絲F1、導(dǎo)通的開關(guān)S1、檢測(cè)節(jié)點(diǎn)、熔絲偏置模塊到地的電流通路，并在比較器的輸入端和檢測(cè)節(jié)點(diǎn)生成相關(guān)的待檢電壓用于檢測(cè)熔絲狀態(tài)。待檢電壓表征了熔絲通斷的狀態(tài)。通過熔絲是否熔斷的狀態(tài)表示存儲(chǔ)數(shù)據(jù)的邏輯值。
[0032]具體地，所述熔絲偏置模塊基于所述熔絲通斷狀態(tài)生成待檢電壓，所述待檢電壓與所述基準(zhǔn)參考電壓輸入比較器，所述比較器輸出比較結(jié)果。比較器是通過待檢電壓與基準(zhǔn)參考電壓的高低比較來確定熔絲通斷狀態(tài)。所述熔絲偏置模塊可由到地的電流源或電阻構(gòu)成。
[0033]需要說明的是，基準(zhǔn)參考電壓可由電阻串分壓或帶隙基準(zhǔn)電路產(chǎn)生，本發(fā)明實(shí)施例對(duì)此不作限定。
[0034]當(dāng)邏輯控制單元接收并鎖存相應(yīng)的檢測(cè)結(jié)果后，則會(huì)更改地址選擇信號(hào)以檢測(cè)下一個(gè)存儲(chǔ)單元。以此類推直至將存儲(chǔ)單元陣列中的N個(gè)存儲(chǔ)單元檢測(cè)完畢為止，此時(shí)邏輯控制單元鎖存輸出存儲(chǔ)內(nèi)容，并關(guān)閉存儲(chǔ)單元陣列和存儲(chǔ)信息檢測(cè)單元以節(jié)省功耗。
[0035]具體地，所述存儲(chǔ)陣列單元在所述燒寫控制信號(hào)的控制下，對(duì)一個(gè)或多個(gè)所述存儲(chǔ)單元同時(shí)進(jìn)行燒寫操作;所述存儲(chǔ)信息檢測(cè)單元每次只對(duì)一個(gè)所述存儲(chǔ)單元進(jìn)行校準(zhǔn)信息的檢測(cè)。
[0036]所述地址選擇信號(hào)可以同時(shí)選擇m個(gè)所述存儲(chǔ)單元，m為大于或等于I的整數(shù)。
[0037]具體地，當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，更改存儲(chǔ)單元陣列中存儲(chǔ)單元數(shù)目，且同時(shí)更改所述邏輯控制單元中地址選擇信號(hào)。
[0038]當(dāng)設(shè)計(jì)中需要更改存儲(chǔ)單元位數(shù)時(shí)，只需更改存儲(chǔ)單元陣列中的存儲(chǔ)單元電路模塊數(shù)目N，并且在邏輯控制單元代碼中增加相應(yīng)的地址選擇即可。該改變?cè)陔娐吩O(shè)計(jì)中僅需改變存儲(chǔ)單元電路的復(fù)用數(shù)目而無需引入新的電路以達(dá)到設(shè)計(jì)的靈活應(yīng)用。
[0039]具體地，當(dāng)所述邏輯控制單元不需要進(jìn)行所述校準(zhǔn)信息燒寫操作以及檢測(cè)時(shí)，所述邏輯控制單元可以關(guān)閉所述存儲(chǔ)陣列單元和所述存儲(chǔ)信息監(jiān)測(cè)單元，以便節(jié)省功耗。
[0040]下面以圖4為例，對(duì)本發(fā)明實(shí)施例提供的一種用于校準(zhǔn)模擬集成電路的方法進(jìn)行說明。圖4為本發(fā)明實(shí)施例提供的一種用于校準(zhǔn)模擬集成電路的方法流程示意圖。
[0041 ] 如圖4所示，方法包括步驟S401-S402:
[0042]S401，根據(jù)燒寫控制信號(hào)，存儲(chǔ)模擬集成電路的校準(zhǔn)信息。
[0043]存儲(chǔ)陣列單元接收的地址選擇信號(hào)和讀使能信號(hào)組成所述燒寫控制信號(hào)。
[0044]S402，根據(jù)熔絲檢測(cè)選通信號(hào)，通過檢測(cè)節(jié)點(diǎn)輸出所述校準(zhǔn)信息以便于進(jìn)行檢測(cè)，檢測(cè)后輸出檢測(cè)結(jié)果輸出信號(hào)。
[0045]所述存儲(chǔ)陣列單元接收的地址選擇信號(hào)和讀使能信號(hào)組成所述熔絲檢測(cè)選通信號(hào)。所述地址選擇信號(hào)、所述讀使能信號(hào)以及所述寫使能信號(hào)由邏輯控制單元輸入所述存儲(chǔ)陣列單元。
[0046]在上述方法中，所述方法還包括:在所述燒寫控制信號(hào)執(zhí)行燒寫操作時(shí)，關(guān)閉與所述燒寫操作無關(guān)的功能;或者在所述熔絲檢測(cè)選通信號(hào)執(zhí)行所述校準(zhǔn)信息檢測(cè)操作時(shí)，關(guān)閉與所述檢測(cè)操作無關(guān)的功能，以便于節(jié)省功耗。
[0047]在上述方法中，所述方法還包括:當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，更改存儲(chǔ)單元陣列中存儲(chǔ)單元數(shù)目，且同時(shí)更改所述邏輯控制單元中地址選擇信號(hào)。
[0048]本申請(qǐng)?zhí)峁┑男?zhǔn)模擬集成電路，當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，只需更改存儲(chǔ)單元陣列中的存儲(chǔ)單元復(fù)用數(shù)目，并且在邏輯控制單元代碼中增加相應(yīng)的地址選擇控制即可，明顯地提高存儲(chǔ)電路的設(shè)計(jì)效率以及模塊的穩(wěn)定性。
[0049]以上所述的【具體實(shí)施方式】，對(duì)本發(fā)明的目的、技術(shù)方案和有益結(jié)果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的【具體實(shí)施方式】而已，并不用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種用于校準(zhǔn)模擬集成電路的裝置，其特征在于，所述裝置包括存儲(chǔ)陣列單元、存儲(chǔ)信息監(jiān)測(cè)單元以及邏輯控制單元;其中， 所述存儲(chǔ)陣列單元根據(jù)燒寫控制信號(hào)，存儲(chǔ)模擬集成電路的校準(zhǔn)信息；根據(jù)熔絲檢測(cè)選通信號(hào)，通過檢測(cè)節(jié)點(diǎn)輸出存儲(chǔ)的校準(zhǔn)信息給所述存儲(chǔ)信息監(jiān)測(cè)單元； 所述存儲(chǔ)信息監(jiān)測(cè)單元根據(jù)所述邏輯控制單元的檢測(cè)使能控制信號(hào)，通過所述檢測(cè)節(jié)點(diǎn)對(duì)所述校準(zhǔn)信息進(jìn)行檢測(cè)，并輸出檢測(cè)結(jié)果輸出信號(hào)給所述邏輯控制單元； 所述邏輯控制單元通過輸出地址選擇信號(hào)、讀使能信號(hào)、寫使能信號(hào)以及檢測(cè)使能控制信號(hào)，來控制所述校準(zhǔn)信息的存儲(chǔ)和檢測(cè);其中，所述地址選擇信號(hào)和讀使能信號(hào)組成所述熔絲檢測(cè)選通信號(hào)，所述地址選擇信號(hào)和所述寫使能信號(hào)組成所述燒寫控制信號(hào)，所述地址選擇信號(hào)選中存儲(chǔ)陣列單元中的一個(gè)或多個(gè)存儲(chǔ)單元。2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述存儲(chǔ)陣列單元包括至少一個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元包括熔絲(Fl)、第一開關(guān)(SI)以及第二開關(guān)(S2);其中，所述熔絲(Fl)的一端與電源相連，另一端與所述第一開關(guān)(SI)以及所述第二開關(guān)(S2)的一端相連;所述第一開關(guān)(SI)的另一端與檢測(cè)節(jié)點(diǎn)相連;所述第二開關(guān)(S2)的另一端接地。3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述存儲(chǔ)信息監(jiān)測(cè)單元包括熔絲偏置模塊和比較器;所述比較器的一端輸入基準(zhǔn)參考電壓，另一端與所述檢測(cè)節(jié)點(diǎn)和所述熔絲偏置模塊相連，比較器的輸出作為所述存儲(chǔ)信息檢測(cè)單元的輸出；其中， 所述熔絲偏置模塊，由直接接地的電流源或電阻構(gòu)成。4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述熔絲偏置模塊基于所述熔絲通斷狀態(tài)生成待檢電壓，所述待檢電壓與所述基準(zhǔn)參考電壓輸入比較器，所述比較器輸出比較結(jié)果。5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述存儲(chǔ)陣列單元在所述燒寫控制信號(hào)的控制下，對(duì)一個(gè)或多個(gè)所述存儲(chǔ)單元同時(shí)進(jìn)行燒寫操作;所述存儲(chǔ)信息檢測(cè)單元每次只對(duì)一個(gè)所述存儲(chǔ)單元進(jìn)行校準(zhǔn)信息的檢測(cè)。6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，更改存儲(chǔ)單元陣列中存儲(chǔ)單元數(shù)目，且同時(shí)更改所述邏輯控制單元中地址選擇信號(hào)。7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，當(dāng)所述邏輯控制單元不需要進(jìn)行所述校準(zhǔn)信息燒寫操作以及檢測(cè)時(shí)，所述邏輯控制單元可以關(guān)閉所述存儲(chǔ)陣列單元和所述存儲(chǔ)信息監(jiān)測(cè)單元，以便節(jié)省功耗。8.一種用于校準(zhǔn)模擬集成電路的方法，其特征在于，所述方法包括: 根據(jù)燒寫控制信號(hào)，存儲(chǔ)模擬集成電路的校準(zhǔn)信息； 根據(jù)熔絲檢測(cè)選通信號(hào)，通過檢測(cè)節(jié)點(diǎn)輸出所述校準(zhǔn)信息以便于進(jìn)行檢測(cè)，檢測(cè)后輸出檢測(cè)結(jié)果輸出信號(hào)； 其中，地址選擇信號(hào)和讀使能信號(hào)組成所述熔絲檢測(cè)選通信號(hào)，所述地址選擇信號(hào)和寫使能信號(hào)組成所述燒寫控制信號(hào)，所述地址選擇信號(hào)選中存儲(chǔ)陣列單元中的一個(gè)或多個(gè)存儲(chǔ)單元。9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述方法還包括: 在所述燒寫控制信號(hào)執(zhí)行燒寫操作時(shí)，關(guān)閉與所述燒寫操作無關(guān)的功能;或者 在所述熔絲檢測(cè)選通信號(hào)執(zhí)行所述校準(zhǔn)信息檢測(cè)操作時(shí)，關(guān)閉與所述檢測(cè)操作無關(guān)的功能，以便于節(jié)省功耗。10.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述方法還包括:當(dāng)需要更改存儲(chǔ)單元位數(shù)時(shí)，更改存儲(chǔ)單元陣列中存儲(chǔ)單元數(shù)目，且同時(shí)更改所述邏輯控制單元中地址選擇信號(hào)。
【文檔編號(hào)】G11C17/18GK106067324SQ201610571503
【公開日】2016年11月2日
【申請(qǐng)日】2016年7月18日
【發(fā)明人】陳曉龍, 林建輝, 夏磊
【申請(qǐng)人】英特格靈芯片(天津)有限公司