專利名稱：半導體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在一存儲單元中具有鐵電電容器的半導體器件。
背景技術(shù)：
已知一種叫做FeRAM(鐵電隨機存取存儲器)的非易失性鐵電存儲器，例如，即使關(guān)掉電源也能存儲信息的非易失性存儲器。
非易失性鐵電存儲器具有鐵電電容器，該電容器的極化電荷和施加電壓之間的關(guān)系具有磁滯特性，該非易失性鐵電存儲器具有通過利用鐵電電容器中的極化和反相作用存儲數(shù)據(jù)“1”或“0”的結(jié)構(gòu)。這種非易失性鐵電存儲器能夠以高速及低功耗運行，且人們期待其未來的發(fā)展。
非易失性鐵電存儲器的存儲方法可有各種類型，有通過使用各一個晶體管和電容器存儲1比特的1T1C型，和通過使用各兩個晶體管和電容器存儲1比特的2T2C型。在1T1C型中，相較于2T2C型，元件的數(shù)量很少以減少單元面積。另外，下述的專利文件1描述了一種控制電路轉(zhuǎn)換1T1C型和2T2C型且單元面積由2T2C型調(diào)整的結(jié)構(gòu)。
如下述專利文件2所述，為了確定數(shù)據(jù)“0”或“1”，1T1C型非易失性鐵電存儲器需要一用于參考的鐵電電容器(此后，稱作參考電容器)，以輸出用于讀取數(shù)據(jù)的參考值，而不是用于存儲的鐵電電容器(此后，稱作存儲電容器)。
接下來，將根據(jù)圖1和圖2描述1C1T型存儲單元的要點。
在圖1中，第一位線101a的一個端點和第二位線101b的一個端點連接到列解碼器102，第一位線101a的另一個端點和第二位線101b的另一個端點連接到讀出放大器103。另外，在存儲單元區(qū)，多條用于存儲的字線104a和用于存儲的板線105a在與第一和第二位線101a、101b垂直的方向交替形成。用于存儲單元的字線104a連接到行解碼器106，且用于存儲單元的板線105a連接到板極驅(qū)動器(plate driver)107。
存儲電容器109a通過第一n溝道MOS晶體管108a的源極/漏極，連接在第一位線101a和用于存儲的每條板線105a之間。另外，用于存儲單元的字線104a連接到第一n溝道MOS晶體管108a的柵極。
同時，用于參考的板線105b連接到板極驅(qū)動器107，且用于參考的字線104b連接到行解碼器106。然后，參考電容器109b通過第二n溝道MOS晶體管108b的源極/漏極，連接在用于參考的板線105b和第二位線101b之間。第二n溝道MOS晶體管108b的柵極連接到用于參考的字線104b。
在這種非易失性鐵電存儲器中，列解碼器102施加選定電壓到第一和第二位線101a、101b，行解碼器106施加選定電壓到第一和第二字線104a、104b，以及板極驅(qū)動器107施加選定電壓到用于存儲單元的板線105a和用于參考的板線105b。
然后，當讀取數(shù)據(jù)時，讀出放大器103比較第一位線101a的電勢變化和第二位線101b的電勢變化，且根據(jù)這兩個電勢變化的差異大小檢測數(shù)據(jù)。
接下來，將描述非易失性鐵電存儲器中存儲的數(shù)據(jù)的讀出操作。在此，數(shù)據(jù)“0”一直以非寫入和讀出數(shù)據(jù)的狀態(tài)存儲在參考電容器109b中，參考電容器109b的極化電荷為圖2中所示的磁滯線I的C點的+Q2。
在數(shù)據(jù)“1”寫入存儲電容器109a的狀態(tài)時，參考電容器109b的極化電荷為圖2中所示的磁滯線∏的B點的-Q1。同時，在數(shù)據(jù)“0”寫入存儲電容器109a的狀態(tài)時，參考電容器109b的極化電荷是圖中2所示的磁滯線∏的B點的+Q1。
然后，在讀出存儲電容器109a的數(shù)據(jù)時，第一和第二字線104a、104b與第一和第二板線105a、105b的電壓在圖3所示的時段里有所變化，并且第一和第二位線101a、101b的電壓也相應改變。
首先，在行解碼器106施加到第一和第二字線104a、104b的信號電壓從0增加到Vcc之后，板極驅(qū)動器107施加到第一和第二板線105a、105b的信號電壓從0增加至Vcc。請注意0和Vcc分別為接地電壓和電源電壓，且它們的單位為伏特。這樣，電壓V1施加到存儲電容器109a，并且它的極化狀態(tài)沿著圖2所示的磁滯環(huán)路∏移動，最終達到D點且極化電荷變?yōu)?Q01。請注意施加到存儲電容器109a的電壓V1由于電壓下降而低于Vcc。
在此，存儲電容器109a的極化方向在存儲電容器109a的數(shù)據(jù)為“1”時反相。相反，存儲電容器109a的極化方向在數(shù)據(jù)為“0”時不反相。同時，參考電容器109b的極化狀態(tài)沿著圖2所示的磁滯環(huán)路I移動，最終從C點變?yōu)镋點且極化電荷變?yōu)镼02，其中極化方向不反相。
因此，在存儲電容器109a中，極化電荷的遷移量在將數(shù)據(jù)“1”寫入存儲電容器109a時為α＝+Q01-(-Q1)，且極化電荷的遷移量在將數(shù)據(jù)“0”寫入時為β＝+Q01-(Q1)。
另一方面，極化電荷在參考電容器109b中的遷移量為γ＝+Q02-Q2。
位線101a、101b的電勢依據(jù)極化電荷的遷移量α、β、γ而增加，且讀出放大器103放大該增加的量。然后，放大器根據(jù)極化電荷的遷移量α、β、γ比較第一位線101a和第二位線101b的電荷變化量，且讀取存儲電容器109a中存儲的“1”或“0”。特別地，當?shù)谝晃痪€101a的電勢的變化值大于第二位線101b的電勢的變化值時(α＞β)，放大器保持“1”存儲在存儲電容器109a中。另一方面，當?shù)谝晃痪€的變化值較小時(γ＞β)，放大器保持“0”存儲在存儲電容器109a中。
因此，為了精確讀取存儲電容器109a，如圖2所示的參考電容器109b的極化電荷的遷移量γ的大小需要設(shè)置在極化電荷的反相遷移量α和非反相遷移量β之間。
(專利文件1)日本專利公開號Hei9-120700的公布文本(0011-0016段)(專利文件2)日本專利公開號Hei8-321186的公布文本(0057-0063段，圖9)同時，在如樹脂封裝和焊接的熱處理(此后，稱為裝備/IR熱處理)之前，經(jīng)常會通過客戶請求將諸如每個芯片的標識號的數(shù)據(jù)寫入非易失性鐵電存儲器中。
但是，參考電容器109b的磁滯環(huán)路的C點處的極化電荷量Q2在200℃-250℃的溫度下很容易廣泛地去極化。
在該去極化后的參考電容器109b中，剩余的極化電荷量變?yōu)閳D2的極化電荷量軸上的C’點，且數(shù)據(jù)讀取期間極化電荷的遷移量增加為γ’(γ’＞α＞β)。由此，則不能根據(jù)參考電容器109b的剩余的極化量完成存儲電容器109a的數(shù)據(jù)讀取。
盡管在溫度恢復到原始溫度時，通過參考電容器109b的熱處理改變的剩余的極化量返回到C點并完成重寫，但是在熱處理之前的寫入是無意義的。
請注意存儲電容器109a也能通過熱處理而去極化，但是由于有很多存儲電容器109a連接到位線101a上，存儲電容器109a的去極化量不如參考電容器109b的多。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種半導體器件，能夠抑制在熱處理之前寫入的數(shù)據(jù)的讀取錯誤的發(fā)生。
根據(jù)本發(fā)明的一個方案，提供一種半導體器件，包括多個用于存儲的鐵電電容器(存儲電容器)，其中，每個鐵電電容器的一端通過開關(guān)晶體管連接到多條第一位線的每一條；第一板線，連接到所述用于存儲的鐵電電容器(存儲電容器)的其余端；用于參考的第一鐵電電容器(參考電容器)，其中，每個鐵電電容器的一端通過第一n溝道MOS晶體管連接到一第二位線；一第二板線，連接到所述用于參考的第一鐵電電容器(參考電容器)的其余端；以及一p溝道MOS晶體管，連接到所述第二板線。
根據(jù)本發(fā)明的另一方案，提供一種半導體器件，包括一2T2C型存儲單元區(qū)，該2T2C型存儲單元區(qū)通過第一和第二晶體管與用于存儲的第一和第二鐵電電容器(存儲電容器)存儲1比特；和一1T1C型存儲單元區(qū)，該1T1C型存儲單元區(qū)通過一第三晶體管與一用于存儲的第三鐵電電容器(存儲電容器)存儲1比特。
根據(jù)本發(fā)明，在一1T1C型非易失性鐵電存儲器中，該n溝道MOS晶體管用作一連接在一參考電容器和一位線之間的晶體管，且該p溝道MOS晶體管用作連接到一板線的晶體管，該板線連接到所述參考電容器。
在此，當讀取在參考電容器中寫入的參考數(shù)據(jù)時，通過p溝道MOS晶體管和板線，將關(guān)于位線的負電壓施加到參考電容器上。請注意參考數(shù)據(jù)由極化電荷組成，其加上參考電容器的位線側(cè)的極化電荷，而減去其板線側(cè)的極化電荷。
如上所述的，當p溝道MOS晶體管用作施加電壓到參考電容器的板線上的晶體管時，在參考電容器中寫入的累積電荷將很難被去極化。
進一步地，根據(jù)本發(fā)明的另一方案，允許2T2C型存儲單元區(qū)和1T1C型存儲單元區(qū)共存，且在裝備/IR熱處理之前選擇2T2C型存儲單元來寫數(shù)據(jù)。
由于2T2C型存儲單元不需要參考電容器，則即使在熱處理之前寫入數(shù)據(jù)，也很難出現(xiàn)由熱處理導致的數(shù)據(jù)的讀取錯誤。而且，由于還有1T1C型存儲單元共存，相較于僅由2T2C型存儲單元組成的非易失性鐵電存儲器，能夠減少整個存儲單元區(qū)的面積。


圖1是常規(guī)非易失性鐵電存儲器的電路圖；圖2是示出常規(guī)非易失性鐵電存儲器的存儲電容器和參考電容器的電壓與極化電荷量之間的關(guān)系的圖；圖3是常規(guī)非易失性鐵電存儲器的字線、位線和板線的時段圖；圖4是根據(jù)本發(fā)明一第一實施例的非易失性鐵電存儲器的電路圖；圖5是示出根據(jù)本發(fā)明第一實施例的非易失性鐵電存儲器的參考單元的電路圖；圖6是示出根據(jù)本發(fā)明第一實施例的非易失性鐵電存儲器的存儲電容器和參考電容器的電壓與極化電荷量之間的關(guān)系的圖；圖7是根據(jù)本發(fā)明第一實施例的非易失性鐵電存儲器的字線、位線和板線的時段圖；圖8A和圖8B是根據(jù)本發(fā)明第一實施例的非易失性鐵電存儲器的參考電容器的運作實例圖；圖9A和圖9B是常規(guī)非易失性鐵電存儲器的參考電容器的運作實例圖；圖10A和圖10B是示出具有根據(jù)本發(fā)明第一實施例的非易失性鐵電存儲器的半導體芯片的截面平面圖；圖11是示出具有根據(jù)本發(fā)明一第二實施例的非易失性鐵電存儲器的半導體芯片的截面平面圖；圖12是根據(jù)本發(fā)明第二實施例的非易失性鐵電存儲器的電路圖；圖13是示出根據(jù)本發(fā)明第二實施例的非易失性鐵電存儲器的存儲電容器和參考電容器的電壓與極化電荷量之間的關(guān)系的圖；以及圖14是根據(jù)本發(fā)明第二實施例的非易失性鐵電存儲器的字線、位線和板線的時段圖。
具體實施例方式
以下將參照

本發(fā)明的實施例。
(第一實施例)圖4是根據(jù)本發(fā)明第一實施例的非易失性鐵電存儲器的電路圖，圖5是該非易失性鐵電存儲器的參考單元的電路圖，以及圖6是示出該非易失性鐵電存儲器的存儲電容器和參考電容器的電壓與極化電荷量之間的關(guān)系的圖。
在圖4中，在硅襯底(圖中未示)上垂直和水平間隔形成有多個第一n溝道MOS晶體管11。該第一n溝道MOS晶體管11在水平方向上逐個排列成一行，且該第一n溝道MOS晶體管11在垂直方向上逐個排列成一列。另外，多個第二n溝道MOS晶體管12自最后一行的第一n溝道MOS晶體管11，在硅襯底上在水平方向上間隔形成為一行。
而且，在一元件隔離絕緣膜(圖中未示)上間隔形成有多條用于存儲的字線13，該多條字線13在每一行上連接該第一n溝道MOS晶體管11，該元件隔離絕緣膜形成在該硅襯底的表面上，以隔開第一和第二n溝道MOS晶體管11、12。
另外，在該元件隔離絕緣膜上形成有用于參考的字線14，該字線14連接多個成水平方向排列的第二n溝道MOS晶體管12的柵極。
在覆蓋該第一和第二n溝道MOS晶體管11、12的第一絕緣膜(圖中未示)上，在多個該第一n溝道MOS晶體管(開關(guān)晶體管)11的每一個附近形成存儲電容器(用于存儲的鐵電電容器)15，而且在多個該第二n溝道MOS晶體管(開關(guān)晶體管)12的每一個附近形成參考電容器(用于參考的鐵電電容器)16。
存儲電容器15使用具有這樣一種結(jié)構(gòu)的鐵電電容器第一電極和第二電極中間夾入一例如為PZT膜的鐵電膜。類似的，參考電容器16使用具有在該第一和第二電極中間夾入該鐵電膜的鐵電電容器。
進一步地，存儲電容器15和參考電容器16由一第二絕緣膜覆蓋(圖中未示)。在該第二絕緣膜上面形成用于存儲的位線19和用于參考的位線20，該位線19和位線20與該第一和第二字線13、14相互交叉成一格子形。多條用于存儲單元的位線19和用于參考的位線20成水平方向交替間隔形成。
在每一列上多個排列的各第一n溝道MOS晶體管11的源極/漏極的一個節(jié)點連接到用于存儲單元的位線19。這樣，在每一行上排列的多個第一n溝道MOS晶體管11連接到用于存儲的不同的位線19上。
進一步地，存儲電容器15的第一電極連接到各第一n溝道MOS晶體管11的源極/漏極的每個其余節(jié)點上。在同一行上的多個存儲電容器15的第二電極連接到用于存儲的同一條板線17上。這樣，成垂直方向排列的多個存儲電容器15連接到用于存儲的不同的板線17上。
在最后一行多個成水平方向排列的各第二n溝道MOS晶體管12的源極/漏極的一個節(jié)點連接到用于參考的不同的位線20上。而且，在水平方向多個排成一行的各第二n溝道MOS晶體管12的每個其余節(jié)點連接到參考電容器16的第一電極上。并且，成水平方向排列的多個參考電容器16的第二電極連接到用于參考的一條板線18上。
板線17、18具有用作存儲電容器15和參考電容器16的第二電極的結(jié)構(gòu)，或具有在覆蓋該存儲電容器15和參考電容器16的絕緣膜上形成的結(jié)構(gòu)。
通過上述構(gòu)造，每一個第一n溝道MOS晶體管11和存儲電容器15排列在用于存儲的N條(N整數(shù))字線13和用于存儲的M條(M整數(shù))位線19的每個交叉區(qū)域。并且，每一個第二n溝道MOS晶體管12和參考電容器16排列在用于參考的字線14和用于參考的位線20的每個交叉區(qū)域。
用于存儲的字線13和用于參考的字線14連接到行解碼器21，且用于存儲的板線17和用于參考的板線18連接到板極驅(qū)動器22。而且，用于存儲的位線19和用于參考的位線20的一端連接到列解碼器23，其余端連接到讀出放大器24。
請注意在不同層的元件，比如n溝道MOS晶體管11、用于存儲的電容器15、字線(13、14)、位線(19、20)和板線(17、18)，直接交互連接或通過小孔或?qū)щ娙嗷ミB接。
同時，如圖5所示，在板極驅(qū)動器22內(nèi)形成一p溝道MOS晶體管25作為開關(guān)元件，以控制用于參考的板線18的電壓。由此，參考電容器16連接到位線20側(cè)的n溝道MOS晶體管12，并連接到到板線18側(cè)的p溝道MOS晶體管25，且通過該p溝道MOS晶體管25施加電壓0或-Vcc到參考電容器16上。
在一硅襯底的n阱上形成該p溝道MOS晶體管25，且在一硅襯底的p阱上形成該n溝道MOS晶體管12。此時，必須使得n阱和p阱之間的間隔大到接近10μm，以便確保p阱和n阱之間的擊穿電壓。請注意p阱間的間隔一般接近1μm。
參考電容器16的極化電荷和電壓之間的關(guān)系形成如圖6所示磁滯環(huán)路IV。然后，參考電容器16設(shè)置為總是數(shù)據(jù)“1”寫入的狀態(tài)，而不是已知技術(shù)的“0”寫入狀態(tài)。特別地，在沒有電壓施加到參考電容器16上的狀態(tài)時的剩余極化量的大小為極化電荷軸上的F點的-Qr。
存儲電容器15的極化電荷和電壓之間的關(guān)系形成如圖6所示的磁滯環(huán)路III，與已知技術(shù)的相同。
然后，當讀取存儲電容器15的數(shù)據(jù)時，按如圖7所示的時段控制用于存儲的字線13、用于參考的字線14、用于存儲的板線17以及用于參考的板線18的各自的電壓。因此，用于存儲的位線19和用于參考的位線20的電壓基于存儲電容器15的數(shù)據(jù)而改變。該電壓通過板極驅(qū)動器22和行解碼器21來控制。
首先，在行解碼器21施加到用于存儲的字線13和用于參考的字線14的信號電壓從0升到Vcc時，板極驅(qū)動器22施加到用于存儲的板線17和用于參考的板線18的信號電壓從0升到Vcc。請注意0和Vcc是固定電勢，比如分別接地電勢和電源電壓，它們的單位為伏特。
這樣，施加電壓V1到存儲電容器15上，存儲電容器15的極化電荷沿著如圖6所示的磁滯環(huán)路III移動，最終到達D點，且極化電荷量變?yōu)?Q01。
此處，雖然在存儲電容器15的數(shù)據(jù)為“1”時，存儲電容器15的極化方向從A點移動且反相，但是在存儲電容器15的數(shù)據(jù)為“0”時，存儲電容器15的極化方向從B點移動且不反相。同時，施加電壓-V2到參考電容器16上，極化電荷沿著磁滯環(huán)路IV移動，最終從F點變?yōu)镚點，且極化電荷量從-Qr變?yōu)?Q22，其中極化方向不反相。
因此，當將數(shù)據(jù)“1”寫入存儲電容器15中時，極化電荷的遷移量是α＝+Q01-(-Q1)，而當數(shù)據(jù)“0”寫入存儲電容器15中時，極化電荷的遷移量是β＝+Q01-(Q1)。
另一方面，參考電容器16內(nèi)的極化電荷的遷移量是γ＝-Q22-(-Qr)。此處，累積電荷的每個狀態(tài)調(diào)整為保持關(guān)系式α＜γ＜β。
位線19、20的電勢相應于極化電荷的遷移量(α，β，γ)而增加，且該增加的量通過讀出放大器24放大。然后，讀出放大器比較用于存儲的位線19和用于參考的位線20的電勢變化，并讀出“1”或“0”存儲在存儲電容器15上的情況。特別地，當用于存儲的位線19的電勢變化值大于用于參考的位線20的電勢變化值(α＞γ)時，放大器讀出“1”存儲在存儲電容器15的情況。另一方面，當用于存儲的位線的變化值較小(γ＞β)時，放大器讀出“0”存儲在存儲電容器15的情況。因此，為了精確的讀取存儲電容器15，如圖6所示的參考電容器16的極化電荷的遷移量γ的大小設(shè)置在存儲電容器15的極化電荷的反相遷移量α和非反相遷移量β之間。
為了在參考電容器16中寫入“1”，用于參考的字線14的電勢和用于參考的位線20的電勢分別設(shè)為如圖8A所示的Vcc，且p溝道MOS晶體管25設(shè)為OFF(關(guān))。這使得用于參考的板線18的電勢設(shè)為0。
這樣，在參考電容器16中，n溝道MOS晶體管12側(cè)的第一電極變?yōu)檎姾?，且p溝道MOS晶體管25側(cè)的第二電極變?yōu)樨撾姾?。結(jié)果，電壓-V2施加到參考電容器16上，且參考電容器16的極化電荷量變?yōu)?Q22。其后，當字線14和位線20的電壓返回到0時，參考電容器16的剩余的極化電荷量變?yōu)?Qr。
另外，在讀取數(shù)據(jù)時，施加到用于參考的位線20的電壓設(shè)為0，施加到用于參考的字線14的電壓設(shè)為Vcc，且p溝道MOS晶體管25設(shè)為ON(開)。這使得施加到用于參考的板線18上的電壓為-Vcc，如圖8B所示。這樣，在參考電容器16中，n溝道MOS晶體管12側(cè)的第一電極變?yōu)檎姾?，且p溝道MOS晶體管25側(cè)的第二電極變?yōu)樨撾姾伞＝Y(jié)果，極化電荷量通過γ從-Qr變?yōu)?Q22。
例如，當230℃的熱能施加到形成非易失性鐵電存儲器的半導體芯片上1分鐘以進行樹脂封裝時，相同的熱能施加到具有剩余極化電荷量-Q22的參考電容器16上。
在這種情況下，參考電容器16的第一電極的正電荷很難通過n溝道MOS晶體管12，且第二電極的負電荷很難通過p溝道MOS晶體管25。由此，參考電容器16由于熱量很難被去極化。
同時，所有連接到第二板線18的晶體管不必都是p溝道MOS晶體管25，該第二板線18連接到參考電容器16；可在安裝/IR熱處理之后寫入數(shù)據(jù)的存儲區(qū)域使用n溝道MOS晶體管。
舉例來說，作為板極驅(qū)動器22內(nèi)的開關(guān)元件，該開關(guān)元件連接到在安裝/IR熱處理之后寫入數(shù)據(jù)的存儲區(qū)域的參考電容器16，可使用如圖9A所示的n溝道MOS晶體管29。
接著，將描述如圖9A所示的參考電容器16的寫入和讀出操作。
當在參考電容器16內(nèi)寫入“0”作為一參考值時，n溝道MOS晶體管29設(shè)為ON，以使得用于參考的板線18的電勢為Vcc，使得用于參考的字線14的電勢為Vcc，以及使得用于參考的位線20的電勢為0。這樣，在參考電容器16中，位線20側(cè)的第一電極變?yōu)樨撾姾桑野寰€18側(cè)的第二電極變?yōu)檎姾伞＝Y(jié)果，施加電壓V1到參考電容器16上，且參考電容器16的極化電荷量變?yōu)槿鐖D2所示的Q02。其后，當字線14和位線20的電壓返回到0時，參考電容器16的剩余的極化電荷量變?yōu)镼2。
另外，在讀取數(shù)據(jù)時，n溝道MOS晶體管29設(shè)為ON，以使得施加到用于參考的板線18的電壓為Vcc，以使得施加到用于參考的位線20的電壓為0，且使得用于參考的字線14的電壓為Vcc，如圖9B所示。這樣，位線20側(cè)的參考電容器16的第一電極變?yōu)樨撾姾?，且板線18側(cè)的第二電極變?yōu)檎姾伞＝Y(jié)果，極化電荷兩通過γ從Q2變?yōu)镼02，如圖2所示。
例如，當230℃的熱能施加到為非易失性鐵電存儲器的半導體芯片上1分鐘以完成安裝/IR熱處理時，相同的熱能施加到具有剩余的極化電荷量Q2的參考電容器16上。此時，由于參考電容器16的第一電極的電子容易的通過位線20側(cè)的n溝道MOS晶體管，極化電荷量降低為如圖2所示的C’點。請注意如果在溫度返回到一允許范圍之后，在參考電容器16內(nèi)重寫數(shù)據(jù)，則極化電荷量返回至C點。
因此，在安裝/IR熱處理之前寫入數(shù)據(jù)的存儲區(qū)域，采用這樣一種結(jié)構(gòu)，從而n溝道MOS晶體管12和p溝道MOS晶體管25各自連接到如圖5所示的參考電容器16的正極化方向和負極化方向。由此抑制了參考電容器16內(nèi)的剩余的極化電荷量的減少。
請注意如圖4所示的板極驅(qū)動器22內(nèi)的通過用于存儲的板線17連接到存儲電容器11的開關(guān)元件11，是如圖9A所示的n溝道MOS晶體管29。
附帶地，在如圖10A所示的半導體芯片內(nèi)的存儲單元26中，如圖5所示的n溝道MOS晶體管12和p溝道MOS晶體管25可連接到所有的參考電容器16，用于讀出存儲電容器15的數(shù)據(jù)。
但是，p溝道MOS晶體管比n溝道MOS晶體管大以改善特性。因此，為了達到進一步減小存儲器的芯片面積，在存儲區(qū)域26的一部分確保有一控制數(shù)據(jù)區(qū)域26a，如圖5所示的n溝道MOS晶體管12和p溝道MOS晶體管25僅在控制數(shù)據(jù)區(qū)域26a連接到參考電容器16，且n溝道MOS晶體管29可連接到如圖9A中所示的其他存儲單元區(qū)域26中的參考電容器16的兩端。例如，通過采用這樣一種結(jié)構(gòu)，其中p溝道MOS晶體管25連接到圖10B中總數(shù)的1％或更少的一個或多個參考電容器16，芯片面積相較于圖10A減少了5-10％。從而降低了制造成本。
請注意在存儲區(qū)域26的外圍是一外圍電路區(qū)域27，其中形成有板極驅(qū)動器22、列解碼器23、行解碼器21、讀出放大器24等。
(第二實施例)圖11是示出具有根據(jù)本發(fā)明第二實施例的非易失性鐵電存儲器的半導體芯片的區(qū)域性界面的平面圖。
如圖11所示的存儲單元區(qū)域31具有一1T1C型存儲單元區(qū)域31a和一2T2C型存儲單元區(qū)域31b，該2T2C型存儲單元區(qū)域31b具有一狹窄面積，例如相當于1％或更少量的存儲單元區(qū)域31的位數(shù)(bit number)。另外，存儲單元區(qū)域31的外圍是一外圍電路區(qū)域32。
圖12是專門示出1T1C型存儲單元區(qū)域31a、2T2C型存儲單元區(qū)域31b和外圍電路區(qū)域32的電路圖。
在圖12中，在一硅襯底(圖中未示)上垂直和水平間隔形成有N×M(N，M整數(shù))個n溝道MOS晶體管41。另外，在一元件隔離絕緣膜(圖中未示)上間隔形成有多條字線42，所述字線42在每一行上連接n溝道MOS晶體管41的柵極，該元件隔離絕緣膜在該硅襯底表面上形成，用于使n溝道MOS晶體管41彼此隔開。
在一覆蓋n溝道MOS晶體管41的第一絕緣膜(圖中未示)上，在各n溝道MOS晶體管41附近形成鐵電電容器。該鐵電電容器具有這樣的結(jié)構(gòu)在第一電極和第二電極之間夾入例如PZT膜的鐵電膜。
在1T1C型存儲區(qū)域31a中形成的多個鐵電電容器中，從第一行到第(N-1)行的多個鐵電電容器是存儲電容器43，在第N行上的多個鐵電電容器是參考電容器44。另外，關(guān)于在2T2C型存儲區(qū)域31b內(nèi)形成的多個鐵電電容器，形成有多個第一和第二存儲電容器45a、45b，該第一和第二存儲電容器45a、45b存儲1比特。
通過一第二絕緣膜(圖中未示)覆蓋存儲電容器43、45a、45b和參考電容器44。
在1T1C型存儲區(qū)域31a中，在第二絕緣膜上面間隔交替形成用于存儲的位線48和用于參考的位線49，以與字線42相交叉。另外，在2T2C型存儲區(qū)域31b中，在第二絕緣膜上面間隔交替形成一第一位線50a和一第二位線50b，以與字線42相交叉，且反轉(zhuǎn)信號分別施加到該第一位線50a和第二位線50b上。
并且，M條位線48、49、50a和50b與N條字線42實心相交成一格子形。
在1T1C型存儲區(qū)域31a內(nèi)，在垂直方向排列的第一到第(N-1)個n溝道MOS晶體管41的各自的一個源極/漏極連接到用于存儲的多條位線48的每一條。另外，在第一到第(N-1)行的每一行上的多個n溝道MOS晶體管41的各自的其他一個源極/漏極連接到每個存儲電容器43的第一電極。并且，第一到第(N-1)行的多個存儲電容器43的第二電極連接到同一條板線47。
而且，在1T1C型存儲區(qū)域31a中，參考電容器44的第一電極通過n溝道MOS晶體管41的源極/漏極連接到用于參考的位線49。另外，參考電容器44的第二電極連接到第N條板線47。關(guān)于板線47，是一用作每個存儲電容器43和參考電容器44的第二電極的結(jié)構(gòu)，或者是一在覆蓋存儲電容器43和參考電容器44的第二絕緣膜上面形成的結(jié)構(gòu)。
在2T2C型存儲單元區(qū)域31b中，在垂直方向上奇數(shù)編號的位置上的每個n溝道MOS晶體管41的一個源極/漏極連接到第一位線50a，且在垂直方向上偶數(shù)編號的位置上的每個n溝道MOS晶體管41的一個源極/漏極連接到第二位線50b。
另外，在垂直方向上，第一存儲電容器45a連接在奇數(shù)編號位置上的每個n溝道MOS晶體管41的其他一個源極/漏極和在相同編號位置上的板線47之間，且第二存儲電容器45b連接在偶數(shù)編號位置上的每個n溝道MOS晶體管41的源極/柵極的其他節(jié)點和在相同編號位置上的板線47之間。
而且，在外圍電路32中，板線47連接到板極驅(qū)動器51，位線48、49、50a、50b的一端連接到列解碼器52，位線48、49、50a、50b的其他端連接到外圍電路區(qū)域中讀出放大器53，且字線42連接到行解碼器54。
如上所述，在1T1C型存儲單元區(qū)域31a中的用于存儲的多條位線48和多條字線42的每個交叉區(qū)域內(nèi)，具有這樣的結(jié)構(gòu)n溝道MOS晶體管41的源極/漏極和存儲電容器43連接在用于存儲的位線48和字線42之間。另外，在多條用于參考的位線49和一條字線42的每個交叉區(qū)域內(nèi)，具有這樣的結(jié)構(gòu)n溝道MOS晶體管的41的源極/漏極和參考電容器44連接在用于參考的位線49和字線42之間。
另外，在2T2C型存儲單元區(qū)域31b中奇數(shù)編號位置上的第一位線50a和字線42的每個交叉區(qū)域，具有這樣的結(jié)構(gòu)n溝道MOS晶體管41的源極/漏極和第一存儲電容器45a連接在第一位線50a和字線42之間。另外，在偶數(shù)編號位置上的第二位線50b和字線42之間的每個交叉區(qū)域內(nèi)，具有這樣的結(jié)構(gòu)n溝道MOS晶體管41的源極/漏極和第二存儲電容器45b連接在第二位線50b和字線42之間。
請注意比如n溝道MOS晶體管41，存儲電容器43、45a、45b，參考電容器44，字線42，位線48、49、50a、50b和板線47的元件通過直接連接或者通過導電圖、導電塞、小孔等的連接而相互連接。
在上述實施例中，在對形成有非易失性鐵電存儲器的半導體芯片進行安裝/IR熱處理之前，在2T2C型存儲單元區(qū)域31b內(nèi)的存儲電容器45a、45b中寫入控制數(shù)據(jù)。然后，在安裝/IR熱處理之后，在1T1C型存儲單元區(qū)域31a內(nèi)的存儲電容器43中由用戶寫入數(shù)據(jù)。
在2T2C型存儲單元區(qū)域31b內(nèi)，由第一存儲電容器45a和第二存儲電容器45b組成一1比特存儲單元，該第一存儲電容器45a連接到第一字線42和第一位線50a，該第二存儲電容器45b連接到第二自線42和第二位線50b。此時，第一存儲電容器45a和第二存儲電容器45b處于彼此相反的剩余極化狀態(tài)。
此處，第一存儲電容器45a和第二存儲電容器45b具有如圖13所示的極化電荷和電壓的關(guān)系中的同一條磁滯環(huán)路。例如，在圖13中，假定數(shù)據(jù)“1”被寫入，則第一存儲電容器45a具有A點處的剩余極化電荷-Q11，且第二存儲電容器45b具有B點處的剩余極化電荷Q11。請注意在數(shù)據(jù)“0”被寫入的狀態(tài)下，第一存儲電容器45a具有B點處的剩余極化電荷Q11，且第二存儲電容器45b具有A點處的剩余極化電荷-Q11。
然后，當讀取數(shù)據(jù)時應用根據(jù)如圖14所示的時間圖的讀出信號。
首先，當行解碼器54施加到相鄰的第一和第二字線42的電壓從0增加到Vcc時，施加到第一和第二板線47的信號電壓從0增加至Vcc。
通過第一和第二板線47的電壓增加，施加電壓V1到第一存儲電容器45a，由此，第一存儲電容器45a的極化狀態(tài)沿著如圖13所示的磁滯環(huán)路從A點移動至D點。同時，電壓V1也施加到第二存儲電容器45b，由此，第二存儲電容器45b的極化狀態(tài)沿著如圖13所示的磁滯環(huán)路從B點移動至D點。
假定D點的極化電荷量是Q12，則第一存儲電容器45a的極化遷移量變?yōu)棣粒絈12-(-Q11)，且第二存儲電容器45b的極化遷移量變?yōu)棣拢絈12-Q11。
此時，當數(shù)據(jù)“1”寫入1比特存儲單元時，第一存儲電容器45a的極化狀態(tài)反相，且第二存儲電容器45b的極化狀態(tài)不反相。請注意當數(shù)據(jù)“0”寫入1比特存儲單元時，第一存儲電容器45a的極化狀態(tài)不反相，且第二存儲電容器45b的極化狀態(tài)反相。
換句話說，極化反相的第一存儲電容器45a的極化遷移量變?yōu)棣粒覙O化不反相的第二存儲電容器45b的極化遷移量變?yōu)棣?。然后讀出放大器53檢測由第一和第二位線50a、50b內(nèi)的極化遷移量的大小導致的電勢變化，保持從第一存儲電容器45a的電荷遷移量大于從第二存儲電容器45b的電荷遷移量，且保持數(shù)據(jù)“1”存儲在1比特存儲單元中。
相反，當放大器保持從第二存儲電容器45b的電荷遷移量大于從第一存儲電容器45a的電荷遷移量時，還保持數(shù)據(jù)“0”存儲在1比特存儲單元。
如上所述，本實施例采用在安裝/IR熱處理之前寫入數(shù)據(jù)的2T2C型存儲區(qū)域，且由此，即使在存儲電容器中出現(xiàn)輕微的去極化也不會發(fā)生讀取錯誤。
因此，讀出放大器根據(jù)第一和第二位線50a、50b的電勢變化量正確的讀取存儲單元的數(shù)據(jù)。
而且，在上述存儲單元區(qū)域31內(nèi)，當2T2C型存儲單元區(qū)域31b的比特數(shù)設(shè)置為比特總數(shù)的1％時，芯片面積相較于整個存儲單元區(qū)域31由2T2C型形成的結(jié)構(gòu)減少20-50％，且構(gòu)造成本也會降低。請注意由2T2C型只能形成1比特。
權(quán)利要求
1.一種半導體器件，包括多個用于存儲的鐵電電容器，其中，每個鐵電電容器的一端通過開關(guān)晶體管連接到多條第一位線的每一條；第一板線，連接到所述用于存儲的鐵電電容器的其他端；用于參考的第一鐵電電容器，其中，每個鐵電電容器的一端通過第一n溝道MOS晶體管連接到一第二位線；一第二板線，連接到所述用于參考的第一鐵電電容器的其他端；以及一p溝道MOS晶體管，連接到所述第二板線。
2.如權(quán)利要求1所述的半導體器件，其中，在一板極驅(qū)動電路中形成有所述p溝道MOS晶體管，所述第一板線和所述第二板線連接到該板極驅(qū)動電路。
3.如權(quán)利要求2所述的半導體器件，其中，所述板極驅(qū)動電路具有這樣的結(jié)構(gòu)該電路在所述p溝道MOS晶體管的開狀態(tài)下通過所述p溝道MOS晶體管施加低于所述第二位線電壓的電壓到所述第二板線。
4.如權(quán)利要求1所述的半導體器件，其中，所述開關(guān)晶體管是n溝道MOS晶體管。
5.如權(quán)利要求1所述的半導體器件，還包括一讀出放大器，它放大所述第一位線的電壓變化量和所述第二位線的電壓變化量。
6.如權(quán)利要求1所述的半導體器件，還包括用于參考的第二鐵電電容器，其中，每個鐵電電容器的一端通過第二n溝道MOS晶體管連接到一第三位線；一第三板線，連接到所述用于參考的鐵電電容器的其他端；一第三n溝道MOS晶體管，連接到所述第三板線。
7.如權(quán)利要求6所述的半導體器件，其中所述用于參考的第一鐵電電容器的數(shù)量是所述用于參考的第二鐵電電容器與所述用于參考的第一鐵電電容器的總數(shù)的1％或者更少。
8.如權(quán)利要求1所述的半導體器件，其中所述第一鐵電電容器是在熱處理之前寫入具有負極化電荷的數(shù)據(jù)的元件。
9.如權(quán)利要求8所述的半導體器件，其中所述熱處理在200℃或者更高溫度下實施。
10.一種半導體器件，包括一2T2C型存儲單元區(qū)域，該區(qū)域通過第一和第二晶體管與用于存儲的第一和第二鐵電電容器存儲1比特；以及一1T1C型存儲單元區(qū)域，通過一第三晶體管與一用于存儲的第三鐵電電容器存儲1比特。
11.如權(quán)利要求10所述的半導體器件，其中所述2T2C型存儲單元區(qū)域是一相應于所述比特數(shù)的1％或者更少范圍的區(qū)域。
12.如權(quán)利要求10所述的半導體器件，其中所述2T2C型存儲單元區(qū)域是一在熱處理之前寫入數(shù)據(jù)的區(qū)域。
13.如權(quán)利要求12所述的半導體器件，其中所述熱處理在200℃或者更高溫度下實施。
全文摘要
本發(fā)明涉及一種非易失性鐵電存儲器的半導體器件。該存儲器的構(gòu)造包括多個用于存儲的鐵電電容器，其中，每個鐵電電容器的一端通過開關(guān)晶體管連接到多條第一位線的每一條；第一板線，連接到該用于存儲的鐵電電容器的其他端；用于參考的第一鐵電電容器，其中，每個鐵電電容器的一端通過第一n溝道MOS晶體管連接到一第二位線；一第二板線，連接到該用于參考的第一鐵電電容器的其他端；以及一p溝道MOS晶體管，連接到該第二板線。
文檔編號H01L21/8246GK1532842SQ20041003010
公開日2004年9月29日 申請日期2004年3月19日 優(yōu)先權(quán)日2003年3月20日
發(fā)明者齋藤仁 申請人:富士通株式會社