專利名稱：多層器件及其制作方法
技術領域：
本發(fā)明涉及晶片尺寸封裝技術領域。尤其涉及適用于單片集成系統(tǒng)的封裝解決方案。單片集成系統(tǒng)可以是無源微結構、微傳感器、微傳動器、用于為系統(tǒng)的互連襯底和/或包括在同一晶片上實現(xiàn)的專用互補型金屬氧化物半導體(CMOS)或BiCMOS接口電路的完整微系統(tǒng)。
背景技術：
微電機系統(tǒng)(MEMS)——傳感器和傳動器——變得日益重要。像硅壓力傳感器、硅加速計和硅流量傳感器這樣的傳感器是重要工業(yè)產品的元件。在傳動器領域，現(xiàn)在可以買到由單晶硅制成的墨噴嘴、燃料噴嘴和微動泵。更多的產品現(xiàn)在正處于研究當中，并正在被介紹給大家，包括在同一硅芯片上具有傳感器、傳動器和電子元件的完整微系統(tǒng)。在M.Madou著述的“微制造基礎(Fundamentals of Microfabrication)”，CRC Press，1997中給出了在硅中微加工三維結構的方法的綜述。
為了以低成本制作像傳感器和傳動器這樣的微系統(tǒng)，需要能夠有效地封裝這樣的系統(tǒng)?，F(xiàn)在技術上已知各種技術，但是它們中的許多缺少可靠性并在鍵合工藝過程中不能得到優(yōu)質密封。實際上，現(xiàn)有技術的封裝系統(tǒng)中合適的質量總是和更大的復雜性聯(lián)系在一起，而后者反過來導致這些制造技術變得昂貴。
一種這樣的技術用到了陽極鍵合。然而，硼硅酸鈉封閉的晶片和CMOS或BiCMOS晶片之間的陽極鍵合已知會導致與鍵合工藝過程中出現(xiàn)的大電場有關的問題。另外，這一特定實施例還有一些問題就是鍵合工藝會留下鈉污染物。
此外，在高度預處理的硅晶片上，未覆蓋的硅通常不能進行陽極鍵合，這是由于像污染物控制、電路完整性以及與電饋通的實現(xiàn)有關的限制這樣的問題。因此，陽極鍵合只能用于其它材料而不是體硅。
K.Yamada等人在US-A-4291293中提出了玻璃在薄多晶硅膜上的陽極鍵合。在密封區(qū)域中，在單晶硅表面和薄多晶硅膜之間出現(xiàn)鈍化層。然而，這一技術還存在某些局限。
與多晶硅表面陽極鍵合的一個技術問題在于鍵合溫度下，避免可移動離子從玻璃中沿多晶硅膜中的晶粒邊界擴散到鈍化膜中的困難。鈉污染物會導致電學不穩(wěn)定性和可靠性問題。PN結上鈍化層中的離子污染物不會導致?lián)舸╇妷旱慕档秃鸵鹦孤╇娏鳎且矔诒緫ハ嘟^緣的摻雜N區(qū)之間的輕摻雜P型區(qū)上引起N型反型層的形成。這樣的影響是眾所周知的。
與多晶硅表面陽極鍵合的第二個技術問題在于多晶硅膜的高表面粗糙度。已經嘗試了在鍵合之前用化學機械拋光(CMP)處理多晶硅表面以克服與表面粗糙度有關的問題，如A.V.Chavan and K.D.Wise，“單片完全集成真空密封CMOS壓力傳感器(A monolithic fully-integratedvacuum-sealed CMOS pressure sensor)”，Proceedings of the IEEEThirteenth Annual International Conference on Micro ElectroMechanical System，2000，pp 341-346。然而，這樣的技術僅僅是進一步增大了制造過程的復雜度而已。
需要在要封裝的系統(tǒng)和外部接觸之間保持導電通路。在EP-A-0742581中描述了提供這樣一條穿過陽極鍵合且氣密密封的區(qū)域的導電通路的方法，其中通過在單晶硅晶片中使用摻雜掩埋交叉線路來提供這樣的導電饋通。然而，這一方法也存在問題，例如掩埋導體所能達到的薄層電阻、與環(huán)繞掩埋導體的耗盡區(qū)相關的寄生電容、使用PN結隔離的極性和溫度限制，以及與某些CMOS和BiCMOS工藝的不相容性。這意味著該工藝不能用于所有類型的器件，具有局限性。

發(fā)明內容
本發(fā)明通過提供替代方法試圖克服前述問題，這一方法使得能夠以相容且可靠的方式進行有效的鍵合，以獲得優(yōu)質的密封，而不使用復雜且昂貴的附加制造步驟。
根據(jù)本發(fā)明，給出制作多層器件的方法，該方法包含下列步驟給出襯底，包含用于支持通用電元件的支持區(qū)；在襯底表面上形成導電鍵合層，鍵合層環(huán)繞支持區(qū)；給出封閉層，與鍵合層接觸，以將元件封閉在襯底和封閉層之間；以及將封閉層鍵合到鍵合層上，以形成包圍元件的密封腔。
根據(jù)本發(fā)明，還給出多層器件，包含襯底；至少一個電元件，位于襯底上；導電鍵合層，形成在襯底上，環(huán)繞電元件；以及封閉層，其中封閉層鍵合到鍵合層上，以形成封閉其中元件的密封腔。
襯底可包含導體，它可與鍵合層絕緣，這一導體將內部元件與外部接觸焊墊連接起來。這一導體可由至少一層導電層形成，該導電層與導電栓耦合，被電介質層環(huán)繞以將該導體與襯底表面隔絕開。
元件可以是CMOS或BiCMOS電路，作為選擇，它可以是微傳感器或微傳動器。
可給出電屏蔽以避免在元件的任何部分上產生電勢差和電荷，它們會損壞器件的內部元件。屏蔽必須覆蓋元件需要保護的部分，在鍵合過程中可以與襯底電相連。
可以將另一封閉層直接或通過使用第二導電鍵合層而鍵合到襯底的另一表面上，以形成器件中的第二密封腔。
在同一襯底上可同時制作多個器件。這樣做時，可在襯底上形成許多單獨的鍵合部件，每個鍵合部件環(huán)繞各自的元件。這些鍵合部件可以通過導電連接而互連，從而在整個鍵合層上給出了電接觸通路。
本發(fā)明的實現(xiàn)導致了得到氣密密封器件的改善的可靠性和質量。它還通過使用屏蔽罩保護了這些器件的精密內部系統(tǒng)元件不受鍵合工藝過程中產生的大電場的影響。還獲得了更多的好處，即，本發(fā)明不會導致制造復雜度和成本的增加。本發(fā)明部分適用于單片集成系統(tǒng)，其中傳感器和/或傳動器——例如壓力傳感器、加速計或諧振結構——構成了內部元件。這里，元件可以用氣密密封來封裝在受控氣氛中。除了晶片級微封裝之外，該方法還可用于芯片級微封裝，用于需要特別留意的精密結構。


現(xiàn)在將參考附圖描述本發(fā)明的某一實施例，其中圖1示出給出帶有鍵合層的預處理晶片的序列；圖2示出本發(fā)明如何可用于在一個襯底上同時制作多個器件；圖3示出給出根據(jù)本發(fā)明的密封腔器件的序列；圖4示出本發(fā)明如何可用于通過將襯底上覆蓋電子元件的金屬層構圖來屏蔽電子元件；圖5示出CMOS或BiCMOS工藝的金屬層如何可用作屏蔽層；圖6示出本發(fā)明如何可用于通過將玻璃片上的金屬層構圖來屏蔽電子元件；以及圖7示出通過進行屏蔽如何可提供附加的保護。
圖1示出本發(fā)明的導電鍵合層如何形成在預處理晶片100上。圖1的序列示出如何加工晶片以制備用于封裝到玻璃片上的晶片，封裝在晶片尺寸上進行，使用陽極鍵合。
具體實施例方式
圖1a)示出預處理硅晶片100的剖視圖。鈍化層101可由磷硅酸鹽玻璃(PSG)首層加上一層氮化硅(SiN)——也可使用其它組合層——組成。后處理可包括鈍化層中各層單獨或同時進行的構圖。支配這一工藝的因素將是成本和技術問題，例如污染物控制和后處理的簡易性或可行性。鈍化層的主要功能是防止下層電路的鈉污染。示出了鋁接觸焊墊102，但是為了提高附圖的清楚性，沒有包括下層導電和電介質層。鈍化層101和接觸焊墊102形成在襯底103上。
在晶片100上進行的第一工藝步驟，如圖1b)所示，為第一層正性光刻膠104在晶片100上的沉積以及使用傳統(tǒng)光刻技術對光刻膠進行的構圖。這一第一層光刻膠104的作用是在后來的工藝步驟中保護鋁接觸焊墊102。
然后可在整個晶片100上沉積金屬鍵合層105。金屬鍵合層105的厚度取決于所選擇的金屬類型和用于該金屬的沉積方法。金屬層必須具有足夠的厚度以在陽極鍵合過程中傳導鍵合電流。然而，為了優(yōu)化鍵合強度，金屬層105必須具有低的表面粗糙度，這限制了金屬層厚度。金屬層優(yōu)選地為，但不局限于，一層鈦或鋁。一層正性光刻膠106被旋涂在鍵合層105上并使用傳統(tǒng)光刻技術來構圖，見圖1c)。這一第二層光刻膠106用作隨后腐蝕金屬鍵合層105過程中的掩模。
如圖1d)所示，陽極鍵合金屬層105的腐蝕優(yōu)選地用選擇性腐蝕工藝來進行，從而它不會腐蝕鈍化層101。陽極鍵合所需的陽極鍵合框107和導體線122在這一腐蝕步驟中進行構圖。
然后剝去光刻膠層104、106。用于第一104和第二106光刻工藝中的光刻膠層無需是同一種材料。兩層光刻膠層都優(yōu)選地在光刻膠溶劑——例如丙酮——中除去。除使用光刻膠溶劑之外，或作為替代方案，用于第一光刻工藝中的光刻膠的某些部分可在等離子灰化器中除去。最后，可進行浮渣清除以除去薄膜殘留物。
在除去所有光刻膠層之后，晶片100即可用于陽極鍵合到玻璃片或覆蓋有薄玻璃膜的硅晶片上，見圖1e)。
作為選擇，可使用帶膠剝離工藝來代替圖1介紹的陽極鍵合金屬構圖。通過使用負性光刻膠，可得到具有外伸輪廓的邊。當金屬沉積在這樣的外伸輪廓上時，如果在要剝離的金屬和剩余金屬之間產生足夠的間隙，那么就可在金屬沉積之后直接進行帶膠玻璃工藝。如果光刻膠無法形成外伸輪廓，并且沒有產生足夠的間隙，那么再一次光刻工藝可保證形成間隙。
多層器件可由單個襯底同時形成，如圖2所示。在襯底103上、鍵合層105中，形成用于陽極鍵合的帶有鍵合框107的連續(xù)金屬網(wǎng)格120。一個金屬鍵合框107環(huán)繞每個要被封裝的系統(tǒng)121，鍵合框與金屬線122互連。連接金屬線122在隨后的切片過程中可沿劃線123切斷。對于每個鍵合框107存在幾條連接金屬線122，以確保陽極鍵合過程中的電接觸。金屬網(wǎng)格120中線的尺寸根據(jù)預計在鍵合工藝過程中通過金屬網(wǎng)格的電流總量來確定。
圖2中出現(xiàn)的布局規(guī)則的一個替代就是用金屬覆蓋整個表面，除了不要連在一起的那些區(qū)域。對于這一布局規(guī)則，也有在劃線上拉出金屬線的選擇，然而，優(yōu)選地保持劃線123大部分地方沒有金屬。
要封裝的系統(tǒng)121位于鍵合框107內，如圖3所示。電接觸焊墊131位于鍵合框107外，用于與外部連接的電接觸。示出了連接外側接觸焊墊131和內側系統(tǒng)121的電饋通132。穿過鍵合框107下方的電饋通132由相連的金屬栓133以及在晶片100預處理過程中構圖的金屬線134組成。在這一實施例中，電連接132由金屬制成，從而得到了低的串連電阻。電連接132由電介質材料層135來絕緣。電介質層135的厚度取決于工藝，但是該層通常為2-3μm厚。厚電介質層得到低的寄生電容值。
利用硬或軟掩模以及濕法腐蝕對具有拋光表面的玻璃片136進行構圖。如果要封裝的系統(tǒng)121需要，那么就在玻璃片中腐蝕出空腔。在除去硬或軟掩模后，玻璃片136即可用于陽極鍵合。作為濕法腐蝕的替代，玻璃可使用干法腐蝕、激光鉆孔或噴砂處理來構造。對于某些類型的傳感器，在玻璃片上需要一層金屬層?？梢栽陉枠O鍵合之前在已構造或未構造玻璃片上沉積或構圖金屬層。
襯底103和玻璃片136能以晶片尺寸進行陽極鍵合和封裝?？梢园磶追N方案實現(xiàn)與金屬鍵合框107進行陽極鍵合過程中的電接觸，金屬鍵合框107在預處理襯底100頂部的陽極鍵合金屬層105中構圖。
在某一方案中(未示出)，帶有鍵合框107的陽極鍵合金屬網(wǎng)格直接在金屬網(wǎng)格的邊緣上電接觸。必須切去一小部分玻璃片136，以順利實現(xiàn)這一方案。假設玻璃片136原先具有與襯底103相同的直徑和形狀。金屬網(wǎng)格在陽極鍵合過程中可與或可不與襯底電絕緣。
在替代方案中，如圖3所示，在陽極鍵合過程中陽極鍵合金屬網(wǎng)格可以不直接接觸，而是在陽極鍵合金屬和襯底之間具有導電通路，見圖3a)和3b)。導電通路沿金屬線137和金屬栓138向下通過陽極鍵合金屬層105和襯底103之間的電介質層135，如圖3c)所示。陽極鍵合過程中襯底接觸在其背側139上，見圖3d)。
對于要封裝的每個系統(tǒng)121，可以有一條或多條從陽極鍵合金屬層105通向襯底103的導電通路。如果使用步進重復光刻系統(tǒng)，那么每個系統(tǒng)至少有一條導電通路。如果使用接近式光刻機來進行光刻工藝，那么向下到襯底的電接觸可以只位于晶片上的一個地方，因為金屬網(wǎng)格假定是連續(xù)的。然而，推薦使用一定數(shù)量的在晶片100上均勻分布的導電通路，以減小金屬網(wǎng)格120和襯底103之間電接觸中斷的風險。如果不是每個要封裝的系統(tǒng)121都需要導電通路的話，則可以節(jié)省空間。
除了鍵合到襯底前側的玻璃片136，或者作為玻璃片136的替代，可在襯底背側139陽極鍵合另一玻璃片(未示出)。這一玻璃片可直接陽極鍵合到襯底背側139上的硅表面上。如果玻璃片136沒有鍵合到襯底前表面上，那么可直接進行用于陽極鍵合到背側上的與襯底的電接觸。然而，需要陽極鍵合金屬107和襯底103之間的電接觸。如果由于玻璃片的存在而無法直接進行與襯底的電接觸，那么可除去玻璃片之一——假設最初具有和硅晶片相同的尺寸和形狀——的一小塊?？稍陉枠O鍵合之前通過切割除去玻璃片之一的一小塊。然后，在陽極鍵合過程中，可以在除去玻璃的地方用探針接觸襯底以形成電接觸。
陽極鍵合工藝過程中產生的不利環(huán)境對于器件的內部元件121來說是有害的。本發(fā)明提出三種方法來將電子元件與陽極鍵合過程中產生的電場屏蔽開，它們可在不加入附加工藝步驟的情況下進行。
這些方法中的兩種基于對襯底103上的金屬層進行構圖。一種方法是構圖陽極鍵合金屬層105以使其覆蓋電子元件121，如圖4所示。然后應當將陽極鍵合金屬層電連接到硅襯底103上，從而電子元件在陽極鍵合過程中不會暴露在大電場下。第二種方法使用CMOS或BiCMOS工藝的金屬層134之一作為屏蔽層，如圖5所示。屏蔽層應當進行構圖以使其覆蓋電子元件121。屏蔽金屬層和硅襯底103之間的電連接可在標準CMOS和BiCMOS工藝過程中形成。屏蔽層的填充因子必須足夠高以在電子元件周圍形成有效的屏蔽罩。
第三種方法是在玻璃片136上加以金屬層140并將其構圖，如圖6所示。金屬應當覆蓋電子元件121并與硅襯底103電相連。無論何時需要玻璃片136上的金屬線和襯底103上的金屬線之間的電接觸，只要利用壓接觸就可以了。利用現(xiàn)有技術，通過在陽極鍵合過程中讓玻璃片136上的金屬線與襯底103在某一區(qū)域重疊就可以實現(xiàn)壓接觸。交叉金屬線的總厚度應當稍微大于陽極鍵合過程中密封的氣隙。然后在陽極鍵合過程中擠壓金屬線。當擠壓除去金屬線上的自然氧化層時，可得到低的接觸電阻，并得到了金屬線之間的密切接觸。
圖7a)示出本發(fā)明如何通過進行屏蔽可提供附加的保護。在每個封裝系統(tǒng)121上鍵合框107外，可以有一個金屬保護環(huán)(未示出)。金屬保護環(huán)的目的在于保護保護環(huán)內的封裝系統(tǒng)121不受污染，包括離子污染。金屬保護環(huán)可由金屬層134和電屏蔽133中的區(qū)域形成。屏蔽無需形成連續(xù)環(huán)，而是兩排偏移柱，如圖7b)所示。金屬屏蔽可以固定在硅上，也可垂直移動通過電介質和金屬層。保護環(huán)頂上可以用鈍化層100覆蓋。
在每個封裝系統(tǒng)上的保護環(huán)之外，可以有腐蝕溝槽。這一腐蝕溝槽的目的在于在切割過程中防止封裝系統(tǒng)的破裂和分層。
權利要求
1.一種制作多層器件的方法，該方法包含下列步驟提供襯底，該襯底包含用于支持使用的電元件的支持區(qū)；在襯底表面上形成導電鍵合層，該鍵合環(huán)繞支持區(qū)；提供與鍵合層接觸的封閉層，以將元件封閉在襯底和封閉層之間；以及將封閉層鍵合到鍵合層上，以形成包圍元件的密封腔。
2.根據(jù)權利要求1的方法，其中封閉層被陽極鍵合到鍵合層上以形成密封腔。
3.根據(jù)權利要求1或2的方法，其中襯底包含將元件與外部接觸焊墊連接起來的電導體，該電導體與用于承接鍵合層的表面隔絕。
4.根據(jù)權利要求3的方法，其中導體由至少一層與導電栓耦合的導電層形成。
5.根據(jù)權利要求4的方法，其中導電層被電介質層環(huán)繞。
6.根據(jù)任何前述權利要求的方法，其中元件為CMOS或BiCMOS電路。
7.根據(jù)權利要求1至5的方法，其中元件為微傳感器和/或微傳動器。
8.根據(jù)任何前述權利要求的方法，進一步包含通過在玻璃晶片上布置導電屏蔽層并將其與襯底相連從而保護器件不受陽極鍵合過程中產生的電場的影響的步驟。
9.根據(jù)任何前述權利要求的方法，其中第二封閉層與襯底的第二表面鍵合以形成第二密封腔。
10.根據(jù)任何前述權利要求的方法，其中在同一襯底上同時制作多個器件，其中，在襯底表面上形成鍵合層，它包含各個單獨的鍵合部件，每個單獨的鍵合部件環(huán)繞各自的元件，鍵合部件通過多個導電鏈路相互連接以提供通過鍵合層的電接觸通路。
11.一種多層器件，包含襯底；至少一個位于襯底上的電元件；導電鍵合層，形成在襯底上并環(huán)繞電元件；以及封閉層，其中封閉層鍵合到鍵合層上，以形成封閉其中的元件的密封腔。
12.根據(jù)權利要求11的器件，其中封閉層被陽極鍵合到鍵合層上以形成密封腔。
13.根據(jù)權利要求11或12的器件，其中襯底包含將元件與外部接觸焊墊連接起來的電導體，該電導體與用于承接鍵合層的表面隔絕。
14.根據(jù)權利要求13的器件，其中導體由至少一層與導電栓耦合的導電層形成。
15.根據(jù)權利要求14的器件，其中導電層被電介質層環(huán)繞。
16.根據(jù)權利要求11至15中任何一項的器件，其中元件為CMOS或BiCMOS電路。
17.根據(jù)權利要求11至15中任何一項的器件，其中元件為壓力傳感器或慣性傳感器。
18.根據(jù)權利要求11至17中任何一項的器件，進一步包含布置在玻璃晶片上并與襯底相連的導電屏蔽層，從而保護器件不受陽極鍵合過程中產生的電場的影響。
19.根據(jù)權利要求11至18中任何一項的器件，其中第二封閉層與襯底的第二表面鍵合以形成第二密封腔。
全文摘要
一種制作多層器件的方法。該方法首先提供襯底，襯底包含用于支持電元件的支持區(qū)，然后在襯底的表面上形成導電鍵合層。鍵合層環(huán)繞用于支持元件的區(qū)域。該方法中的下一步驟是提供與鍵合層接觸的封閉層，以使元件封閉在襯底和封閉層之間。最后一步包括將封閉層鍵合到鍵合層上以形成密封元件的密封腔。此外，提供了多層器件。器件包含襯底、至少一個位于襯底上的電元件、導電鍵合層以及封閉層。鍵合層形成在襯底上，環(huán)繞電元件，封閉層鍵合到鍵合層上以形成封閉其中元件的密封腔。
文檔編號H01L21/50GK1532889SQ20041003008
公開日2004年9月29日 申請日期2004年3月18日 優(yōu)先權日2003年3月18日
發(fā)明者赫里克·賈克布森, 赫里克 賈克布森 申請人:森松諾爾公司