專(zhuān)利名稱(chēng)：在氮化氧化硅層中補(bǔ)償?shù)牟痪鶆驖舛鹊闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及制造如集成電路、微機(jī)械結(jié)構(gòu)等微結(jié)構(gòu)的領(lǐng)域，更具體地，涉及超薄介電氧化層的形成，該超薄介電氧化層中結(jié)合了氮以增加該本身的介電系數(shù)并通過(guò)該氧化層來(lái)減少電荷載流子遷移。
背景技術(shù)：
近來(lái)，微結(jié)構(gòu)已整合至廣泛的不同的產(chǎn)品中。其中一例便是集成電路的應(yīng)用，由于微結(jié)構(gòu)具有相當(dāng)?shù)偷某杀九c高的性能，故已越來(lái)越多地應(yīng)用在多種類(lèi)型的裝置中，由此為這些裝置提供優(yōu)異的控制與操作。基于經(jīng)濟(jì)考慮，如集成電路等微結(jié)構(gòu)的制造者，必須面對(duì)隨著市場(chǎng)上出現(xiàn)的每個(gè)新一代而不斷提升這些微結(jié)構(gòu)性能的問(wèn)題。然而，這些經(jīng)濟(jì)考慮限制除了要求器件性能的提升外，還要求尺寸的縮小，以便于每一單位芯片面積中提供更多的功能。因此，在半導(dǎo)體工業(yè)中，所不斷努力的便是縮小特征元件(feature element)的特征尺寸(featuresize)。在現(xiàn)今的科技中，這些元件的關(guān)鍵尺寸(critical dimension)已近乎為0.1微米或更小。在制造此數(shù)量級(jí)(order of magnitude)的電路元件中，隨著特別是因特征尺寸的縮小所導(dǎo)致的許多其它問(wèn)題，工藝工程師面對(duì)到許多的挑戰(zhàn)。舉例而言，其中一個(gè)問(wèn)題便是在底部材料層上提供極薄的介電層，其中，介電層的某些特性，如對(duì)抗介電系數(shù)和/或電荷載流子穿隧效應(yīng)(tunneling)等，均必須在不犧性該底部材料層的物理特性的前提下予以增加。
其中一個(gè)重要的例子便是如金屬氧化半導(dǎo)體(MOS)晶體管的場(chǎng)效應(yīng)晶體管的超薄柵極絕緣層的形成。該晶體管的柵極電介質(zhì)對(duì)于晶體管的性能有實(shí)質(zhì)上的影響。眾所周知的，縮小場(chǎng)效應(yīng)晶體管的尺寸，即通過(guò)對(duì)形成在柵極絕緣層上的柵極電極施加控制電壓而縮小形成在部分半導(dǎo)體區(qū)域中的導(dǎo)電溝道的長(zhǎng)度，還要求縮小柵極絕緣層的厚度，以維持自該柵極電極至該溝道區(qū)域所需的電容耦合。
近來(lái)，大多數(shù)如中央處理單元(CPU)、存儲(chǔ)器芯片等高精密的集成電路均以硅為主要材料，并且，由于二氧化硅/硅界面的眾所周知與優(yōu)異的特性，所以較佳的已由二氧化硅作為柵極絕緣層的材料。然而，就100納米或更小等級(jí)的溝道長(zhǎng)度而言，該柵極絕緣層的厚度必須減少至約2納米，以維持該晶體管操作所需的可控制性。但是，持續(xù)減少該二氧化硅柵極絕緣層的厚度，將導(dǎo)致通過(guò)的漏電流增加，因而致使當(dāng)漏電流因絕緣層的厚度線(xiàn)性減少而成指數(shù)性的增加時(shí)，靜電功耗會(huì)增加到難以接受的程度。
據(jù)此，近來(lái)相當(dāng)高的成本均耗費(fèi)在通過(guò)表現(xiàn)出較高介電系數(shù)的電介質(zhì)來(lái)取代二氧化硅，因此在提供相同的電容耦合的情況下該表現(xiàn)出較高介電系數(shù)的電介質(zhì)的厚度要比相應(yīng)的二氧化硅層為厚。用以取得特定電容耦合的厚度也稱(chēng)為電容等效厚度，且該厚度由二氧化硅層的需求決定。然而，其結(jié)果是將高介電系數(shù)材料結(jié)合至傳統(tǒng)的集成工藝中是困難的，而且更重要的是，提供用作柵極絕緣層的高介電系數(shù)材料對(duì)于底部溝道區(qū)域中的載流子遷移率有顯著的影響，由此明顯的減少了載流子遷移率以及驅(qū)動(dòng)電流的能力。因此，盡管可通過(guò)提供厚的高介電系數(shù)材料以獲得靜態(tài)晶體管特性的提升，但在此同時(shí)難以接受的動(dòng)態(tài)行為退化(degradution)致使仍與期望值有落差。
近來(lái)較常用的類(lèi)似方式便是集成的氧化硅/氮化硅層疊的應(yīng)用，當(dāng)維持兼容于標(biāo)準(zhǔn)CMOS工藝技術(shù)時(shí)，柵極漏電流可減少0.5至2的數(shù)量級(jí)。由此可知柵極漏電流的減少主要是依據(jù)以等離子氮化而與該二氧化硅層結(jié)合的氮濃度而定。
業(yè)已提出不同方法以克服柵極電極至溝道區(qū)域的電容耦合不足的問(wèn)題。一般而言，柵極電極典型的是由具有大量摻雜物導(dǎo)入其中的多晶硅所組成，以增加多晶硅的導(dǎo)電率。然而，耗盡層可形成在柵極絕緣層鄰近的柵極電極中，該耗盡層的延伸系依據(jù)耗盡區(qū)域中摻雜的程度而定。該耗盡層不僅減少整體的導(dǎo)電率，也減少電容耦合。據(jù)此，為試圖解決此問(wèn)題，一種盡可能接近該柵極絕緣層的高摻雜濃度業(yè)已應(yīng)用于該多晶硅柵極電極。大量摻雜物的結(jié)合，特別是易于擴(kuò)散的硼，會(huì)使得此種方法與期望值有所落差，具體而言P溝道晶體管會(huì)經(jīng)歷與降低的溝道遷移率結(jié)合的降低的柵極可靠性，以及由于硼離子穿透該柵極絕緣層與底部溝道區(qū)域而導(dǎo)致閾值閾值電壓偏移。
基于前述的原因，盡管存在有許多與導(dǎo)入氮至遍布于整體襯底表面的薄二氧化硅層中相關(guān)的可靠性與重現(xiàn)性的問(wèn)題，但是近來(lái)將氮結(jié)合至以二氧化硅為基礎(chǔ)的柵極絕緣層中已成為引人注目的方法，以下將通過(guò)圖1a至圖1d詳細(xì)說(shuō)明如下。
圖1a概略的顯示了包括襯底101的半導(dǎo)體器件100的剖面圖，該襯底101可例如為具有與通常用于半導(dǎo)體制造設(shè)備直徑相同的硅晶片。舉例而言，在現(xiàn)代的半導(dǎo)體制造設(shè)備中，該襯底101的直徑大約為200至300毫米之間。二氧化硅層102形成于該襯底101上，其中，為求易于說(shuō)明，該二氧化硅層102的厚度通過(guò)放大的方式予以表示，而該襯底101的厚度則比實(shí)際尺寸大幅的縮小。舉例而言，在先進(jìn)的半導(dǎo)體器件中，該二氧化硅層102的厚度大約在1至5納米的范圍內(nèi)，而該襯底101的典型厚度則在約數(shù)百納米的范圍內(nèi)。此外，該二氧化硅層102用以表示絕緣層，而該絕緣層可依序的圖形化至如NMOS與PMOS晶體管的晶體管元件的柵極絕緣層中，大量的這些晶體管依次形成于設(shè)置在遍及該整體襯底101的多個(gè)芯片區(qū)域上。
可形成該二氧化硅層102作為通過(guò)傳統(tǒng)的氧化物長(zhǎng)出技術(shù)形成的熱氧化物，該氧化物長(zhǎng)出技術(shù)可例如為快速熱氧化或任何其它傳統(tǒng)的熱爐工藝等。如前所述，該二氧化硅層102所具有大約1至5納米的厚度在漏電流與電容耦合方面并無(wú)法充分滿(mǎn)足器件的要求。因此，有必要將大量的氮結(jié)合至二氧化硅層102中，以便增加該二氧化硅層102的介電常數(shù)以及通過(guò)該二氧化硅層102提升對(duì)電荷載流子遷移的阻力。此外，還需要高含量的氮作為硼原子的擴(kuò)散屏蔽層，因?yàn)樵趯⑴鹱⑷攵嗑Ч钖艠O電極期間或注入于多晶硅柵極電極之后該硼原子會(huì)穿透該二氧化硅層102和底部襯底101。當(dāng)該柵極電極在個(gè)別的晶體管結(jié)構(gòu)中用作為柵極絕緣層時(shí)，該柵極電極通常形成在該二氧化硅層102上。
圖1b概略顯示了當(dāng)該半導(dǎo)體器件100曝露在氮等離子環(huán)境中，即，暴露在含有氮的等離子中時(shí)的示意圖，該氮等離子環(huán)境可通過(guò)已知的包括適當(dāng)?shù)入x子設(shè)備的沉積工具予以形成。由于現(xiàn)今使用的沉積工具的工具非一致性以及該襯底101的大尺寸之故，遍布于襯底表面的氮等離子環(huán)境會(huì)呈現(xiàn)系統(tǒng)性變化，而此種變化會(huì)導(dǎo)致氮結(jié)合的速率的非一致性。舉例而言，在等離子激勵(lì)裝置中的非平面電極設(shè)置會(huì)導(dǎo)致遍布于該襯底101上的氮離子濃度變化，由此在該二氧化硅層102中的氮濃度會(huì)產(chǎn)生非一致性。
圖1c概略顯示了通過(guò)傳統(tǒng)氮化工藝所取得的非一致性氮濃度的典型例示。在此示例中，中間區(qū)域104的氮濃度明顯高于周邊區(qū)域105。通常該中間區(qū)域104與周邊區(qū)域105間的濃度差異可介于大約1％至5％之間。然而，特別是因?yàn)镻MOS晶體管的閾值電壓對(duì)于個(gè)別柵極絕緣層中的氮含量極為敏感，故相應(yīng)于該氮濃度的變化可能無(wú)法滿(mǎn)足高端CMOS器件制造的要求。接著，會(huì)產(chǎn)生遍及該襯底區(qū)域的明顯的閾值變化，其中所降低的氮濃度會(huì)產(chǎn)生相應(yīng)于PMOS晶體管的相當(dāng)?shù)偷拈撝惦妷海粗?，高氮濃度?huì)增加該相對(duì)應(yīng)的閾值電壓。因此，形成在該襯底101的不同區(qū)域上的集成電路彼此間的電氣特性會(huì)有明顯的差異，且因此至少部分的集成電路會(huì)無(wú)法滿(mǎn)足形成集成電路所需的規(guī)格。
圖1d是用以顯示發(fā)生PMOS晶體管的特定閾值電壓的累積概率的示意圖?？v軸表示概率，即，表現(xiàn)出特定閾值電壓的PMOS器件的數(shù)量。橫軸則表示PMOS晶體管的閾值電壓。由圖1d明顯可知，在Pi至Pf范圍的明顯概率下具有相當(dāng)寬的閾值電壓Vi至Vf范圍。盡管通過(guò)大致線(xiàn)性曲線(xiàn)來(lái)表示介于具有特定閾值電壓的器件數(shù)量的概率與相對(duì)應(yīng)的閾值電壓之間的關(guān)系，但該關(guān)系仍然可以明確的展現(xiàn)發(fā)生于PMOS晶體管中閾值電壓的大幅變化，其中該P(yáng)MOS晶體管形成具有如圖所示的例如在二氧化硅層102中的氮濃度變化的柵極絕緣層。盡管遍布于該襯底101的最終氮濃度分布會(huì)不同于圖1c所示的，舉例而言，分布變化的圖形會(huì)明顯的依據(jù)所使用的沉積工具而有所不同，但顯示在圖1d的曲線(xiàn)仍可用以表示多個(gè)可能的分布非一致性。
因此，基于前述所述的問(wèn)題，急需一種用于解決薄絕緣層中氮濃度非一致性的整合方案。

發(fā)明內(nèi)容
本發(fā)明發(fā)現(xiàn)在絕緣材料中氮濃度變化所造成的一個(gè)或更多影響可按照絕緣層中的氮濃度來(lái)改變絕緣層厚度予以補(bǔ)償。在此方法中，通過(guò)增加該絕緣層的厚度可導(dǎo)致在特定區(qū)域中氮濃度的降低，反之亦然。若該絕緣層用作PMOS晶體管的柵極絕緣層，則閾值電壓的相應(yīng)變化會(huì)明顯的降低。
依據(jù)本發(fā)明所示的一個(gè)實(shí)施例，形成絕緣層的方法包括在可氧化襯底上形成具有初始厚度的介電層以及將氮導(dǎo)入至該介電層。此外，該介電層的初始厚度依據(jù)局部的氮濃度而局部增加。


可通過(guò)結(jié)合附圖參考下列說(shuō)明來(lái)了解本發(fā)明，在附圖中相同的附圖標(biāo)記表示相同的元件。
圖1a至圖1c概略顯示了依據(jù)傳統(tǒng)的工藝步驟在不同的工藝階段期間用作晶體管結(jié)構(gòu)的柵極絕緣層的薄氧化層的形成；圖1d顯示了包括依據(jù)上述傳統(tǒng)工藝步驟所制成的柵極絕緣層的PMOS晶體管閾值電壓的變化的示意圖；圖2a至圖2d圖概略顯示了依據(jù)本發(fā)明的說(shuō)明實(shí)施例的薄絕緣層的形成；以及圖2e顯示了包括依據(jù)本發(fā)明的工藝步驟所制成的柵極絕緣層的PMOS晶體管閾值電壓的變化的示意圖。
本發(fā)明容許不同的修飾與其它替代形式，特定實(shí)施例已通過(guò)附圖顯示并且在此詳細(xì)說(shuō)明。然而，需了解的是，在此所描述的實(shí)施例并非用以將本發(fā)明的所揭示的形式予以限定，相反的，本發(fā)明涵蓋在通過(guò)所附權(quán)利要求所界定的發(fā)明的精神與范圍內(nèi)的所有修飾、等效替換以及其它替代內(nèi)容。
具體實(shí)施例方式
本發(fā)明的說(shuō)明性實(shí)施例將揭露如下。為求明確，并非所有實(shí)際實(shí)施的特征均揭露于本說(shuō)明書(shū)中。需特別注意的是，在任何實(shí)際實(shí)施例的發(fā)展中，必須做出眾多實(shí)施細(xì)節(jié)的決定以達(dá)成諸如符合系統(tǒng)相關(guān)與商業(yè)相關(guān)限制等研發(fā)者的特定目標(biāo)，這些實(shí)施細(xì)節(jié)的決定可變化每個(gè)實(shí)施方式。此外，也須注意到研發(fā)的努力是復(fù)雜且耗時(shí)的，但對(duì)于可從本揭示獲得利益的本領(lǐng)域技術(shù)人員而言仍為例行工作。
本發(fā)明現(xiàn)將參考所附附圖詳細(xì)說(shuō)明。盡管在附圖中說(shuō)明半導(dǎo)體器件的不同種類(lèi)的區(qū)域與結(jié)構(gòu)為具有精確明顯的配置與輪廓，然而事實(shí)上，本領(lǐng)域技術(shù)人員應(yīng)了解到，在這些附圖中這些區(qū)域與結(jié)構(gòu)并非如所指示般精確。此外，附圖中所說(shuō)明的不同特征與摻雜區(qū)域的相對(duì)尺寸與所制造的器件上這些特征或區(qū)域的尺寸相比會(huì)放大或縮小。再者，附圖被包括用以描述并說(shuō)明本發(fā)明的示意性實(shí)施例。在此所使用的名詞與慣用語(yǔ)應(yīng)了解以及解釋成本領(lǐng)域技術(shù)人員所了解的名詞與慣用語(yǔ)的意義相一致。未特別定義(即與本領(lǐng)域技術(shù)人員所理解的通用或慣用的意義不同的定義)的術(shù)語(yǔ)或慣用語(yǔ)，在此通過(guò)該術(shù)語(yǔ)或慣用語(yǔ)的一致性使用而暗示。對(duì)于具有特定意義(即，超出本領(lǐng)域技術(shù)人員所能理解的意義)的術(shù)語(yǔ)或慣用語(yǔ)的延伸，此種特定定義會(huì)在說(shuō)明書(shū)中以直接明確提供用語(yǔ)或慣用語(yǔ)的特定定義的方式提出說(shuō)明。
在以下的實(shí)施例中，將以形成有助于場(chǎng)效應(yīng)晶體管的柵極絕緣層的絕緣層作參考，該場(chǎng)效應(yīng)晶體管特別可為PMOS晶體管，而這是由于就PMOS晶體管的閾值電壓而論，可獲得該柵極絕緣層的高度一致性，即便在襯底非常不同的區(qū)域制造的情況下也相同之故。然而，本發(fā)明的原理的應(yīng)用并不限定對(duì)于具有減少漏電與增強(qiáng)介電系數(shù)的極小尺寸的柵極絕緣層。相反的，超薄介電層的形成是或可變成與多個(gè)應(yīng)用有關(guān)，例如存儲(chǔ)器件、電容器的電介質(zhì)，該電容器通常可用作納米技術(shù)領(lǐng)域中的CMOS器件、光電子微結(jié)構(gòu)、微機(jī)械結(jié)構(gòu)等等的解耦電容器。
將參考圖2a至圖2d更詳細(xì)說(shuō)明本發(fā)明的進(jìn)一步示意性的實(shí)施例。圖2a概略顯示了在初期工藝階段的半導(dǎo)體器件200的剖面圖。該半導(dǎo)體器件200包括襯底201，該襯底201可為任何適于形成微結(jié)構(gòu)元件且特別是集成電路的襯底，其中該襯底201包括用于制造電路元件諸如為場(chǎng)效應(yīng)晶體管等的可氧化半導(dǎo)體層。在一個(gè)特定實(shí)施例中，該襯底201是基于硅而依據(jù)先進(jìn)CMOS技術(shù)所構(gòu)成的，以容許形成電路元件。即，該襯底201可表示硅襯底或在該襯底上形成有結(jié)晶硅層的絕緣體上硅(Silicon-On-Insulator；SOI)襯底。在該襯底201上具有初始厚度210形成的絕緣層202。該絕緣層202可包括任何適當(dāng)?shù)慕殡姴牧?，例如氧化物等，以使該絕緣層202能夠提供將形成于該絕緣層202上的微結(jié)構(gòu)元件或電路元件所需的物理特性。在一個(gè)特定實(shí)施例中，該絕緣層202實(shí)質(zhì)上由二氧化硅所組成。精確的選擇該初始厚度210以便令該初始厚度210薄于用以形成任何預(yù)期的元件所需的預(yù)期設(shè)計(jì)厚度。尤其，在某些實(shí)施例中，該絕緣層202應(yīng)用于形成PMOS晶體管的柵極絕緣層，其中，在高復(fù)雜度的集成電路中，該柵極絕緣層的相應(yīng)厚度必須縮小成與個(gè)別晶體管元件的臨界尺寸相一致。據(jù)此，在某些實(shí)施例中，該絕緣層202實(shí)質(zhì)上由具有大約在0.5至5納米范圍內(nèi)的初始厚度210的二氧化硅所構(gòu)成。須注意的是，由于通過(guò)用以形成該絕緣層202的先進(jìn)技術(shù)所要求的高精密標(biāo)準(zhǔn)之故，遍布于該襯底201整體表面上的初始厚度210僅有細(xì)微的變化。
在典型用以形成該半導(dǎo)體器件200的步驟流程中，該絕緣層202可通過(guò)諸如快速熱氧化等已經(jīng)完善的熱生長(zhǎng)技術(shù)予以形成。任何適當(dāng)且已經(jīng)完善的氧化方法(如標(biāo)準(zhǔn)熱爐工藝)也可予以應(yīng)用。在其它實(shí)施例中，當(dāng)例如由二氧化硅所組成的絕緣層202，可通過(guò)諸如等離子增強(qiáng)化學(xué)氣相沉積、原子層沉積等先進(jìn)沉積方法予以形成，由此使用適當(dāng)?shù)那皩?dǎo)氣體(precursor gases)，如硅甲烷(Silane)以及四乙基原硅酸鹽(Tetraethoxysilicate；TEOS)等。各工藝技術(shù)均為已經(jīng)完善的技術(shù)故在此不再贅述。在其它實(shí)施例中，該絕緣層202也可通過(guò)化學(xué)反應(yīng)形成，例如在清洗該襯底201期間或清洗該襯底201之后通過(guò)之后便可形成氧化層適當(dāng)?shù)脑噭┬纬?。無(wú)論用以形成該絕緣層202的技術(shù)為何，可控制如處理時(shí)間等至少一個(gè)工藝參數(shù)，以在遍及該整體襯底201的接近設(shè)定容差內(nèi)獲得初始厚度210。如前所述，在先進(jìn)的半導(dǎo)體制造設(shè)備中，該襯底201典型的直徑在200至300毫米范圍內(nèi)。然而，本發(fā)明可輕易的應(yīng)用于具有直徑小于上述200至300毫米范圍的襯底或未來(lái)器件的襯底中，該襯底可具有甚至更大的直徑。
圖2b概略顯示了該半導(dǎo)體器件200曝露于氮等離子環(huán)境203中的情況。如前述參照?qǐng)D1b所作的說(shuō)明，選定該氮等離子環(huán)境203以便在該絕緣層202中提供所需的氮濃度，其中典型的工藝參數(shù)，如該環(huán)境203的壓力或任何施加于該襯底201用以增強(qiáng)該環(huán)境203中的等離子粒子方向性的偏置電壓等等，均可被調(diào)整以控制將氮導(dǎo)入至該絕緣層202的工藝。在曝露在環(huán)境203的期間，一個(gè)或更多個(gè)工藝參數(shù)的局部變化會(huì)產(chǎn)生并導(dǎo)致氮濃度密度的局部變化，且因此造成進(jìn)入該絕緣層202的氮轉(zhuǎn)換率的局部變化。此外，相應(yīng)于等離子工具的微小變化或該工具特定元件的微小非一致性(如等離子激勵(lì)電極、偏置電極等等的非一致性)會(huì)導(dǎo)致工藝的非一致性，進(jìn)而造成遍布于該襯底201上的絕緣層202中氮濃度系統(tǒng)化的變化，特別是在利用大直徑襯底的情況下。由于氮化工藝為現(xiàn)有技術(shù)，故省略細(xì)節(jié)部分。
圖2c概略顯示了該半導(dǎo)體器件200在曝露于該氮等離子環(huán)境203期間或曝露于該氮等離子環(huán)境203之后而完成氮的結(jié)合。與前述圖1c所示的例子相同，在此情況下，同樣會(huì)發(fā)生非一致性的情況，并導(dǎo)致如在中間區(qū)域204中氮濃度的增加，且同時(shí)導(dǎo)致周邊區(qū)域205下氮濃度的降低。然而，需特別注意的是，是在該氮等離子環(huán)境203產(chǎn)生的期間任何處理的非一致性和/或工具的非一致性必須承擔(dān)如圖2c所示的其它濃度變化。舉例而言，遍布于該襯底201直徑上的氮濃度會(huì)增加或降低數(shù)次，由此生成多個(gè)局部極大或極小的氮濃度。與該氮濃度變化的精密圖形無(wú)關(guān)，諸如該區(qū)域204、205的至少該襯底201的某些區(qū)域，可表現(xiàn)出承受該絕緣層202至少一個(gè)特性中的顯著差異的不同氮含量，特別在考慮利用該絕緣層202作為柵極絕緣層的PMOS晶體管的閾值電壓時(shí)。
基于這樣的理由，依據(jù)本發(fā)明，依據(jù)該絕緣層202中氮含量的變化來(lái)修改該初始厚度210。在一個(gè)實(shí)施例中，該襯底201是在氧化環(huán)境中接受熱處理以進(jìn)一步將該初始厚度210增加至例如由該絕緣層202的進(jìn)一步目的所指示的最終要求的厚度。在該絕緣層202后續(xù)的氧化期間，氧會(huì)在如區(qū)域205的具有相當(dāng)?shù)偷牡獫舛葏^(qū)域中快速擴(kuò)散，而流至介于該絕緣層202與該襯底201間的界面211中的氧則在諸如中間區(qū)域204的具有高氮濃度的區(qū)域中被減少。由于該界面211的氧擴(kuò)散速率的差異，局部差異的氧化速率會(huì)導(dǎo)致該絕緣層202厚度的局部變化。因此，在該周邊區(qū)域205具有低氮濃度的絕緣層202的最終厚度會(huì)比具有高氮濃度的該中間區(qū)域204的厚度更密集的增加，其中該區(qū)域204與205厚度增加的差異實(shí)質(zhì)上由氮濃度的差異確定。因此，該厚度差異是以實(shí)質(zhì)上的自調(diào)整(self-adjusted)方式予以實(shí)現(xiàn)。
圖2d概略顯示了具有局部厚度變化的絕緣層202的半導(dǎo)體器件200。如前所述，該周邊區(qū)域205的厚度210a大于該中間區(qū)域204的相應(yīng)厚度210b。此外，該厚度210b大于該初始厚度210，其中，舉例而言，該中間區(qū)域204的初始厚度210與最終厚度按照絕緣層202設(shè)計(jì)的要求被控制。舉例而言，可選擇要求等效的氧化物厚度，即具有特定介電系數(shù)的二氧化硅層的實(shí)體厚度，并且接著決定實(shí)質(zhì)上具有較厚的實(shí)體厚度的絕緣層所要求的氮濃度，以便達(dá)到相同的介電系數(shù)。接著，對(duì)氮等離子環(huán)境203最大容許工藝非一致性而言，可例如通過(guò)計(jì)算和/或?qū)嶒?yàn)而決定對(duì)于最小氮濃度相應(yīng)要求的厚度增加以補(bǔ)償所缺少的氮。然后，可按照在具有標(biāo)稱(chēng)氮濃度的區(qū)域的最終厚度210b實(shí)質(zhì)上相應(yīng)于所需的設(shè)計(jì)厚度的方式來(lái)選擇該初始厚度210。在諸如周邊區(qū)域205的其它區(qū)域中，接著增加該厚度以便補(bǔ)償所缺少的氮。依據(jù)現(xiàn)今存在且未來(lái)用于建立氮等離子環(huán)境203的等離子工具的功能，可通過(guò)相應(yīng)的調(diào)整前述的比例考慮用以提供該絕緣層202實(shí)質(zhì)上一致性特征所需的補(bǔ)償程度。
舉例而言，精密的晶體管元件會(huì)要求0.8納米的等效氧化物厚度，然而，如前所述，如此將導(dǎo)致無(wú)法容忍的漏電流以及器件的劣化。富含氮的二氧化硅層具有約1.3納米的實(shí)體厚度且因此可選作為該絕緣層202的目標(biāo)厚度，其中選定該氮濃度以實(shí)質(zhì)上達(dá)到該目標(biāo)等效氧化物厚度的介電系數(shù)。由于在將氮導(dǎo)入至該絕緣層202時(shí)，給定的工藝大約會(huì)有1％至5％的變化，因此在曝露至該氮環(huán)境203之前可將該初始厚度210選定為約1.0納米。接著，執(zhí)行氧化熱處理以便在具有最大氮濃度的部分實(shí)質(zhì)上獲得大約為1.2納米的目標(biāo)厚度。因在低氮濃度下所增加的氧擴(kuò)散之故，在各部分205的厚度諸如厚度210a則依據(jù)相對(duì)于該標(biāo)稱(chēng)氮濃度的不同的氮濃度而相應(yīng)的增加。因此，因在區(qū)域205中減少的介電系數(shù)之故，增加的厚度也會(huì)增加個(gè)別晶體管結(jié)構(gòu)的閾值電壓，由此實(shí)質(zhì)減少PMOS晶體管對(duì)于氮變化的敏感度。
在某些實(shí)施例中，可基于測(cè)試襯底來(lái)決定或依據(jù)生成襯底所取得的測(cè)量值來(lái)決定曝露于氮等離子環(huán)境203期間所獲得的氮非一致性，以便相應(yīng)的調(diào)整后續(xù)氧化熱處理的工藝參數(shù)，獲得所需的目標(biāo)厚度。在其它實(shí)施例中，舉例而言，中間區(qū)域204的實(shí)際厚度可在氧化熱處理期間予以控制，以便在達(dá)到特定的厚度后中斷熱處理。通過(guò)處理一個(gè)或更多個(gè)測(cè)試襯底，為獲得可靠的工藝參數(shù)，諸如初始厚度210的厚度、建立氮等離子環(huán)境203的條件、以及后續(xù)的氧化熱處理，可關(guān)于特定特性預(yù)先確定要求補(bǔ)償達(dá)到的絕緣層202的變化的程度。
圖2e概略顯示了代表在第一值Pi與第二值Pf間變化的累積概率與相對(duì)于在Vi至Vf范圍內(nèi)可容忍的閾值電壓范圍的示意圖。相較于圖1d中所示的對(duì)應(yīng)示意圖，由于厚度的變化與絕緣層202中的氮濃度變化相一致，故閾值電壓的變化明顯減少。由于遍布于整體襯底201的PMOS晶體管閾值電壓的變化減少，因此在不要求工具側(cè)增加成本與努力的情況下，可更為緊密地設(shè)定設(shè)計(jì)容許度。相同的，對(duì)于用以建立等離子環(huán)境203的未來(lái)工具所持續(xù)增進(jìn)的精密度而言，依據(jù)本發(fā)明可獲得更加改良的PMOS晶體管的閾值電壓的非一致性，由此增進(jìn)產(chǎn)品合格率。
在前述的實(shí)施例中，已經(jīng)作為分開(kāi)的工藝步驟說(shuō)明了用于進(jìn)一步實(shí)現(xiàn)襯底201的氧化以局部增加該絕緣層202厚度的熱處理。在其它實(shí)施例中，該絕緣層202的熱氧化可在建立有該氮等離子環(huán)境203的相同工具中執(zhí)行。舉例而言，可在中斷供應(yīng)氮至環(huán)境203后或在撤除相應(yīng)的等離子生成裝置后或在減少供應(yīng)至該環(huán)境203的電源轉(zhuǎn)換后建立氧化環(huán)境。在另一實(shí)施例中，在把該襯底201曝露至氮等離子環(huán)境203至少一部分時(shí)間間隔的期間，可將氧導(dǎo)入至該氮等離子環(huán)境203中。舉例而言，可將氧導(dǎo)入至環(huán)境203中以便同時(shí)氧化該襯底201，并由此增加該絕緣層202的厚度，其中生長(zhǎng)率實(shí)質(zhì)上通過(guò)該環(huán)境203的任何非一致性所定義的氮結(jié)合率予以決定。較佳的，導(dǎo)入氧可在導(dǎo)入氮的步驟的前面階段執(zhí)行以便該工具和依據(jù)氮變化而定的環(huán)境已建立于該絕緣層202中。然而，前述的“在現(xiàn)場(chǎng)中(in-situ)”的實(shí)施例，其中至少部分相同時(shí)間所產(chǎn)生的氮化與氧化僅在襯底201上的氧密度明顯比環(huán)境203中離子化的氮所提供的明顯更一致性時(shí)才予以適當(dāng)考慮。在其它實(shí)施例中，在氮導(dǎo)入的最后階段可供應(yīng)氧，其中氮的供應(yīng)最后完全被中斷以便將該初始厚度210增加到特定的目標(biāo)厚度。
結(jié)果，本發(fā)明提供一種用于形成要求結(jié)合特定數(shù)量的氮的極薄絕緣層的方法，其中由于在氮結(jié)合期間和/或在氮結(jié)合之后執(zhí)行氧化工藝，故可令遍及該襯底表面的氮變化效應(yīng)隨之減少。氮變化致使氮濃度取決于氧化速率，因此，氮濃度取決于絕緣層的厚度變化。尤其，可有效的降低包括用作柵極絕緣層的薄絕緣層的晶體管的閾值變化。
上述揭示的特定實(shí)施例僅為例示性說(shuō)明，本發(fā)明可采不同但等效的方式使從此教導(dǎo)獲益的本領(lǐng)域技術(shù)人員顯而易見(jiàn)地進(jìn)行修改與實(shí)施。例如，上述所提出的工藝步驟可采不同的順序加以執(zhí)行。此外，除了以下在權(quán)利要求中說(shuō)明的之外，在此所示的構(gòu)造或設(shè)計(jì)的細(xì)節(jié)并非限制條件。因此明顯的是上述揭示的特定實(shí)施例可加以改變或修改，并且所有的變化均視為本發(fā)明的范疇與精神之內(nèi)。因此，在此所要保護(hù)的范圍如以下的權(quán)利要求所提出。
權(quán)利要求
1.一種形成絕緣層的方法，該方法包括在可氧化襯底上形成具有初始厚度(210)的介電層(202)；將氮導(dǎo)入至該介電層(202)；以及依據(jù)局部氮濃度而局部增加該介電層(202)的初始厚度。
2.如權(quán)利要求1所述的方法，其中通過(guò)氧化該襯底而局部地增加該初始厚度(201)。
3.如權(quán)利要求1所述的方法，其中該介電層(202)包含二氧化硅且該初始厚度(210)在大約0.5至5納米范圍內(nèi)。
4.如權(quán)利要求1所述的方法，還包括決定該初始厚度(210)與最大局部增加的比例以控制該絕緣層的特定特性。
5.如權(quán)利要求4所述的方法，其中該比例作為目標(biāo)值被預(yù)先確定。
6.如權(quán)利要求4所述的方法，其中通過(guò)控制該初始厚度(210)、局部增加該初始厚度(210)時(shí)的工藝參數(shù)、以及導(dǎo)入氮時(shí)的工藝參數(shù)的至少其中之一來(lái)獲得該比例。
7.如權(quán)利要求1所述的方法，其中通過(guò)熱生長(zhǎng)、快速熱氧化、化學(xué)氣相沉積、原子層沉積以及化學(xué)反應(yīng)的至少其中之一來(lái)形成該介電層(202)。
8.如權(quán)利要求1所述的方法，還包括圖形化該絕緣層以在該襯底上不同區(qū)域中作為PMOS晶體管的多個(gè)柵極絕緣層。
9.如權(quán)利要求1所述的方法，其中通過(guò)將該襯底曝露于氮等離子中而將氮導(dǎo)入至該絕緣層中。
10.一種方法，包括在襯底上所設(shè)的含硅半導(dǎo)體層的第一區(qū)域與第二區(qū)域上形成具有初始厚度(210)的作為柵極電介質(zhì)的基底層的二氧化硅層；將氮導(dǎo)入至該二氧化硅層；以及依據(jù)該第一與第二區(qū)域中所含的氮濃度以及該柵極電介質(zhì)所需的特性來(lái)增加該第一與第二區(qū)域中的初始厚度(210)。
11.如權(quán)利要求10所述的方法，其中增加該初始厚度(210)包括氧化該襯底。
12.如權(quán)利要求11所述的方法，其中在將氮導(dǎo)入至該二氧化硅層之后執(zhí)行氧化該襯底。
13.如權(quán)利要求11所述的方法，其中與將氮導(dǎo)入至該二氧化硅層至少部分同時(shí)地執(zhí)行氧化該襯底。
14.如權(quán)利要求10所述的方法，還包括決定該初始厚度與在第一區(qū)域及第二區(qū)域其中之一中的最大厚度增加的比例，以控制該柵極電介質(zhì)的特定特性。
15.如權(quán)利要求14所述的方法，其中該比例作為目標(biāo)值被預(yù)先確定。
16.如權(quán)利要求15所述的方法，其中通過(guò)控制該初始厚度、局部增加該初始厚度時(shí)的工藝參數(shù)、以及導(dǎo)入氮時(shí)的工藝參數(shù)中至少之一來(lái)獲得該比例。
全文摘要
本發(fā)明提供一種用于形成要求結(jié)合特定數(shù)量的氮的極薄絕緣層的方法，其中，由于在氮結(jié)合期間和/或在氮結(jié)合之后執(zhí)行氧化工藝，故可令遍及該襯底表面的氮變化的影響隨之減少。氮變化致使氮濃度取決于氧化速率，并且因此，氮濃度取決于絕緣層的厚度變化。尤其，可有效的降低包括作為柵極絕緣層的薄絕緣層的晶體管的閾值變化。
文檔編號(hào)H01L21/66GK1759475SQ200380110220
公開(kāi)日2006年4月12日 申請(qǐng)日期2003年12月22日 優(yōu)先權(quán)日2003年3月31日
發(fā)明者K·維喬雷克, F·格雷奇, L·赫爾曼 申請(qǐng)人:先進(jìn)微裝置公司