專利名稱：一種形成分層半導(dǎo)體工藝結(jié)構(gòu)的方法與相應(yīng)的分層半導(dǎo)體工藝結(jié)構(gòu)的制作方法
發(fā)明介紹本發(fā)明涉及一種形成分層半導(dǎo)體工藝結(jié)構(gòu)的方法，和相應(yīng)的分層半導(dǎo)體工藝結(jié)構(gòu)，其中所述分層半導(dǎo)體工藝結(jié)構(gòu)具有位于一個基片上的第一半導(dǎo)體工藝材料層，該基片由至少一種第二半導(dǎo)體工藝材料組成。
應(yīng)該指出，此處所用的基片一詞，應(yīng)該理解為一般形式的基片，并且應(yīng)包括在半導(dǎo)體工藝處理技術(shù)方面公知的全部基片，例如晶圓基片、層狀基片、勢阱基片(well substrate)、外延基片、SIMOX基片、SOI基片、砂藍(lán)寶石基片上的硅等。
此外，半導(dǎo)體工藝材料應(yīng)理解為用于半導(dǎo)體工藝程序的任何導(dǎo)電、半導(dǎo)電或絕緣材料。
雖然本發(fā)明可適用于其他半導(dǎo)體工藝材料，但是本發(fā)明及其潛在的問題將以位于硅基片上的碳化硅層為例進(jìn)行介紹。
碳化硅(SIC)是一種半導(dǎo)體工藝材料，由于其出色的物理特性及與現(xiàn)有的半導(dǎo)體工藝程序和材料的技術(shù)兼容性，近十年來在工業(yè)上的重要性日益增加。
然而，這種半導(dǎo)體工藝材料的廣泛運(yùn)用，一直以來被晶體圓片，或具有合適的平滑表面的薄膜的可用性，以及由于制造這樣的晶體圓片和薄片的困難而導(dǎo)致的高價格所阻礙?？墒?，一些商業(yè)化的半導(dǎo)體工藝產(chǎn)品已上市，不過價格非常昂貴。如果有關(guān)在低價基片上高成本效率地制造具有大表面的外延碳化硅薄膜的材料問題得以解決，可預(yù)期碳化硅的應(yīng)用范圍將更加廣泛。
為了制造碳化硅，已知有兩種標(biāo)準(zhǔn)程序。第一種程序是單晶生長程序，第二種程序是薄膜外延程序。在技術(shù)上，只有由單晶體生長，和在很貴的碳化硅單晶上均勻外延炭化硅層才能得到有用的炭化硅。然而，至今仍沒有適當(dāng)方法可以在大面積、價廉基片上實現(xiàn)不均勻外延的碳化硅膜。
圖6A-C示出了由US 6,214,107 B1公開的現(xiàn)有技術(shù)中的制造碳化硅裝置的加工順序。
如圖6A所示，該加工的起始點(diǎn)是昂貴的碳化硅晶片11。
在第一處理步驟中，如圖6B所示，執(zhí)行注入I以至少在該碳化硅晶片11的部分表面注入離子，從而在靠近晶體表面的層11b中引入晶體缺陷，并保持基片區(qū)域11a不受損。
在第二處理步驟中，執(zhí)行氧化O以在位于晶體表面的注入層11b上形成二氧化硅薄膜。
最后，在第三步驟中，如圖6C所示，利用HF化學(xué)性質(zhì)(Chemistry)通過蝕刻處理來去掉層11b中的二氧化硅薄膜，使得基片區(qū)域11a的碳化硅器件有一個干凈的SiC表面。
這種已知方法的缺點(diǎn)是需要昂貴的碳化硅晶片基片。并且，在注入處理之后所需的氧化步驟使該已知方法復(fù)雜化。
所以，本發(fā)明的目的是提供一種較廉價及不太復(fù)雜的方法，用于形成分層半導(dǎo)體工藝結(jié)構(gòu)，以及提供相應(yīng)的改進(jìn)的具有平滑表面的分層半導(dǎo)體工藝結(jié)構(gòu)。
根據(jù)本發(fā)明，此目的是通過權(quán)利要求1所定義的方法及權(quán)利要求15所定義的結(jié)構(gòu)來實現(xiàn)的。
跟據(jù)本發(fā)明的方法及結(jié)構(gòu)使得可以高成本效率地制造具有大的平滑表面的在不昂貴的基片上的外延碳化硅薄膜。此外，依據(jù)本發(fā)明的結(jié)構(gòu)具有這樣的優(yōu)點(diǎn)，即基片制造商供應(yīng)半加工的結(jié)構(gòu)，而由使用者完成加工。在此上面一層起到保護(hù)掩埋層的作用，該掩埋層在后面的簡單蝕刻過程暴露出來。
本發(fā)明的要點(diǎn)是提供一個掩埋層，然后制造一個掩埋的損傷層，該損傷層至少部分連結(jié)著及/或至少部分地包括該掩埋層的上表面。
優(yōu)選實施例列于相應(yīng)的從屬權(quán)利要求中。
跟據(jù)一個優(yōu)選實施例，所述第一半導(dǎo)體工藝材料是碳化硅并且所述第二半導(dǎo)體工藝材料為硅。
跟據(jù)另一優(yōu)選實施例，所述掩埋步驟是通過在第一溫度下第一離子注入步驟，及緊接著的可選擇的退火步驟來完成的。
跟據(jù)另一優(yōu)選實施例，所述制造掩埋損傷層的步驟，是通過在第二溫度下第二離子注入步驟完成。
根據(jù)另一優(yōu)選實施例，所述除去所述基片的上部及所述掩埋損傷層的步驟是蝕刻步驟。
根據(jù)另一優(yōu)選實施例，所述掩埋損傷層從下面連結(jié)或包括所述掩埋層的上表面，所以所述掩埋層的一部分屬于所述損傷層。在這種情況下，在蝕刻步驟中，從所述掩埋層的其他部分中有選擇地蝕刻掉所述部分。
根據(jù)另一優(yōu)選實施例，所述損傷層的寬度沿所述掩埋層的上表面變化。這樣，一個轉(zhuǎn)移至掩埋層的結(jié)構(gòu)可以進(jìn)入(patterned into)損傷層內(nèi)。
根據(jù)另一優(yōu)選實施例，所述損傷層在側(cè)向限定的區(qū)域內(nèi)的橫向穿過所述掩埋層。
根據(jù)另一優(yōu)選實施例，所述損傷層的寬度通過在第三溫度下限于局部的第三離子注入步驟而產(chǎn)生變化。
根據(jù)另一優(yōu)選實施例，所述損傷層的寬度通過以局部調(diào)整方式實施所述第二離子注入步驟而變化。
根據(jù)另一優(yōu)選實施例，所述基片包括第三半導(dǎo)體工藝材料層。
根據(jù)另一優(yōu)選實施例，所述第三半導(dǎo)體工藝材料層是一氧化硅層，該層位于該掩埋層下面。
根據(jù)另一優(yōu)選實施例，所述第三半導(dǎo)體工藝材料層是摻雜硅層，該層位于掩埋層下面。
根據(jù)另一優(yōu)選實施例，一個LED結(jié)構(gòu)形成在所述分層結(jié)構(gòu)上面。
結(jié)合附圖本發(fā)明的具體實施例詳細(xì)介紹和說明如下。


圖1A-E示出了根據(jù)本發(fā)明的方法中第一實施例的加工順序；圖2示出了在根據(jù)本發(fā)明的方法的第二實施例中對圖1中基片的修改；圖3示出了在根據(jù)本發(fā)明的方法的第三實施例中對圖1中損傷層注入步驟的修改；圖4A-C示出了根據(jù)本發(fā)明的方法的第四實施例中的加工順序；圖5示出了根據(jù)本發(fā)明的方法的第五實施例的加工順序；和圖6A-C示出了由美國專利US6,214,107 B1公開的用于制造碳化硅裝置的現(xiàn)有技術(shù)加工順序。
各圖中，相同的附圖標(biāo)記代表相同的或功能相同的部分。
圖1A-E示出了根據(jù)本發(fā)明第一實施例的方法的加工順序。
根據(jù)本發(fā)明的該方法的第一實施例的起始點(diǎn)是一浮區(qū)硅晶片1，其主要表面在圖1A中由附圖標(biāo)記101表示。
在此例中，晶片1具有<100>晶向及n-型傳導(dǎo)性(摻雜磷)，并具有特定的電阻1000歐姆厘米。然而，應(yīng)該注意到其他具有不同晶向和/或摻雜和/或由不同方法生長的晶片(如，Czochralsky)也是適用的。
如圖1B所示，在T1溫度下的第一注入步驟I1中注入碳C，從而在C分布的最大值附近形成這種化學(xué)計量的掩埋碳化硅層5。所述分布示于圖1b左邊且以ρ(x)表示的，其中x是穿透深度。注入步驟I1之后，可以用高斯分布相當(dāng)好地描述該分布。
舉例來說，注入?yún)?shù)如下劑量 8.5×1017cm-2能量 180keV電流密度 10μAcm-2目標(biāo)溫度T1 450℃然而，由于所述該高斯分布，注入步驟I1導(dǎo)致了注入碳化硅層5的上表面及下表面105，104的擴(kuò)散表面剖面。換言之，沒有從SiC到基片的上部分和下部分1a、1b的突變，基片的上部分和下部分1a、1b是由于掩埋層5的存在而形成的。
為了有一個反映所需要的突變的盒型分布ρ’(x)，如圖1C所示，在氬氣中實施一個在1250℃的T2溫度、大約10小時的退火步驟。該退火步驟提供一個均勻的單晶體3C-SiC層，該層具有平面狀的上表面和下表面105、104。此處，應(yīng)注意的是其他退火條件也可能適用，例知溫度介于1200℃至1350℃之間。
利用這種條件，通過離子束合成制造這種掩埋碳化硅層5是在J.K.N.Lindner、A.Frohnwieser、B.Rauschenbach和B.Stritzker，材料研究協(xié)會秋季會議(Fall Meeting of the Materials Research Society)，波士頓(Boston)，美國(USA)(1994)，Mater.Res.Soc.Syn.Proc.Vol.354(1995)，171中首次公開的。
然而，到目前為止僅僅通過化學(xué)蝕刻、或化學(xué)機(jī)械拋光方法去掉基片上部1a以獲得一個平滑的外延碳化硅表面層5是不可能的。也就是說，因為碳化硅沉淀的出現(xiàn)和/或表面團(tuán)的存在，碳化硅層5的上表面105總是有不需要的粗糙。實驗表明例如在用蝕刻方法企圖去掉基片上層時，碳化硅顆粒隨機(jī)地再沉積于基片表面上使得基片表面非常粗糙。也許，由于碳化硅界面的極性部分，這些粒子非常堅固地黏著在碳化硅表面上。
根據(jù)本發(fā)明的這一實施例，如結(jié)合圖1D進(jìn)一步說明的，該現(xiàn)有技術(shù)的嚴(yán)重問題可以第一次被解決。
到此，在溫度T2下完成注入步驟I2，在這一過程中形成了損傷層10，在此例中損傷層10是一個非晶體層，與掩埋碳化硅層5的單晶碳化硅之間有顯明的介面。
對于所述注入步驟I2中，由于氦的化學(xué)惰性，使用情性氣體氦。但是，原則上也可使用其他離子，如氫、氧、硼、磷、氖等。
例如，使用氦離子的注入?yún)?shù)如下劑量 1.0×1017cm-2能量 50-55keV電流密寬 10μAcm-2目標(biāo)溫度 100℃如圖1D清楚地顯示的，此處非晶體損傷層10包括或含有掩埋碳化硅層5的上表面105。換句話說，非晶體損傷層10延伸至基片的上部分1a的一部分及掩埋碳化硅層5的一部分5a。
通過適當(dāng)?shù)倪x擇能量、離子類型、劑量及目標(biāo)溫度，可以在掩埋碳化硅層5的晶相與損傷部分5a之間獲得一明顯介面。此外，非晶損傷層10的穿透深度及寬度可按照需求改變。
在正常的情況下，必須找到注入溫度T2與離子型式間的平衡，例如，如果注入的離子是較輕的離子，為了避免現(xiàn)場退火，溫度T2不可太高。重離子類顯示出必要的劑量(注入時間)可大為減少的優(yōu)點(diǎn)。因其穿透深度較淺，重離子的離子能量必須提高。然而，假如注入溫度T2太低，碳化硅層裸露的表面的平滑度可能降低。
在下一個步驟，如圖1E所示，基片上部1a及掩埋損傷層10在蝕刻步驟中即被去掉，該步驟使用含有HF/HNO3的蝕刻溶液，這是在硅加工技術(shù)中的標(biāo)準(zhǔn)蝕刻溶液。此外，混合比1∶6被證明是非常有效的。然而，包括其他濃縮比及/或其他蝕刻劑的其他蝕刻化學(xué)組成均可使用，例如KOH、TMAH等。
蝕刻時間總計數(shù)秒鐘，且化學(xué)反應(yīng)是選擇性地停止在掩埋碳化硅層5的晶體部分上。蝕刻步驟的時間并非關(guān)鍵所在，并且可獲得有力的處理程序。
結(jié)果，獲得了具有硅基片部分1b及剩余的碳化硅層5的高品質(zhì)Si/SiC基片，如圖1E所示。
在此蝕刻步驟之后獲得的碳化硅層5的主要優(yōu)點(diǎn)為其表面的平滑性。理由是沉淀在靠近表面105的基片上部1a的SiC被完全蝕刻掉了。因此，包含在位于掩埋碳化硅層上面的基片的上部1a中的SiC顆粒，不會再沉積在暴露的表面上，而是包含在損傷層內(nèi)并在最后蝕刻步驟中去掉。此外，通過使損傷層10在所述炭化硅層5中有適當(dāng)?shù)拇┩干疃?，以去掉掩埋炭化硅層中特定的部分，從而使掩埋SiC層的中間部分成為新的表面，這樣做是有優(yōu)點(diǎn)的，因為這一部分形成了比更上面部分更好的結(jié)構(gòu)，因此提供了平滑表面的最好的條件。
在未示出的最后處理步驟中，可以進(jìn)行用脫離子水去掉殘余的蝕刻溶液的清潔步驟。
圖2示出了根據(jù)本發(fā)明的發(fā)明方法的第二實施例中對圖1中基片的修改。
如圖2所示，基片1’包含較低的部分1b’及1c’，其中1b’代表硅部分而1c’代表二氧化硅部分。這種基片通稱為SOI(絕緣硅)基片。
圖3顯示了根據(jù)本發(fā)明方法的方法的第三實施例中對圖1中的損傷層注入步驟的修改。
根據(jù)圖3所示的第三實施例，所產(chǎn)生的損傷層10’不進(jìn)入掩埋碳化硅層5，但僅連接或停止在其上表面105。
此外，根據(jù)進(jìn)一步未示出的實施例，損傷層也可以從下面連接到上表面105或，換句話說，僅包含在掩埋碳化硅層5中。
圖4A-C顯示了根據(jù)本發(fā)明方法的第四實施例中的加工順序。
關(guān)于第四實施例，起始點(diǎn)是圖1C所示的結(jié)構(gòu)。然而，此處實施在T3溫度下注入步驟I3，該步驟不產(chǎn)生具有平滑上表面及下表面的損傷層，而產(chǎn)生穿透深度被調(diào)整了的損傷層10”。尤其是，損傷層10”包括完全穿透掩埋碳化硅層5并進(jìn)入基片的下部分1b的中間部分100”。這可由離子束注入步驟I3完成，其中利用局部改變離子束的能量調(diào)節(jié)穿透深度，而不使用任何模板(mask)。這種注入步驟I3的結(jié)果示于圖4A。
另一獲得被調(diào)節(jié)的穿透深度的可行的途徑，是利用兩個注入步驟，其中第一步驟相應(yīng)于I2，而第二步驟具有更高能量并利用模板限制在中間部分100”。
在下一步驟中，與第一至第三實施例相同，用HF/HNO3進(jìn)行蝕刻，形成了如圖4B所示的結(jié)構(gòu)。此處，裸露的碳化硅層5分為兩部分，具有一個將所述兩部分分開的深溝100。圖4B所示的結(jié)構(gòu)非常適合微結(jié)構(gòu)設(shè)計，微結(jié)構(gòu)的制造包括底-蝕刻(under-etching)步驟，用于產(chǎn)生懸吊在基片上面的感測器部件。
圖4C展示了產(chǎn)生底-蝕刻區(qū)域110的底-蝕刻步驟。
此處應(yīng)注意，任一結(jié)構(gòu)均可以形成所述損傷層的圖案，然后可通過蝕刻轉(zhuǎn)移到SiC層。
圖5示出了根據(jù)本發(fā)明的方法的第五實施例中的加工順序。
根據(jù)圖5所示的第五實施例，位于基片1’中的基片部分1b’、1d’上的外延碳化硅層5被用于進(jìn)一步的加工步驟，以產(chǎn)生LED結(jié)構(gòu)(LED發(fā)光二極管)。
此處，基片部分1b’代表硅晶片部分，而基片部分1d’代表摻雜硅部分，該部件，例如，通過另外的注入步驟獲得。
在碳化硅層5的碳化硅表面上，沉積有一個銦-鋁-鎵-氮層，在其上面又形成了金屬噴鍍層7，以形成所述發(fā)光二極管結(jié)構(gòu)。這樣，本發(fā)明的方法提供一種合適的基片，用于在不貴的加工順序中制造發(fā)光二極管。
也可用適當(dāng)?shù)刂負(fù)诫s基片取代該基片，該基片具有基片部分1b’作為硅片部分，并具有基片部分1d’作為摻雜硅部分。
雖然通過具體實施例介紹了本發(fā)明，但本發(fā)明并不局限于此，可以以多種方式修改。
尤其是，所述材料僅是示例性的，可用其他適合材料代替。蝕刻程序也是這樣。而且，本發(fā)明也可用于在其他半導(dǎo)體工藝基片層。
雖然在上述實施例中，注入步驟造成了非晶體掩埋損傷層，但本發(fā)明并不局限于此。當(dāng)然，依賴于注入離子種類和其他注入?yún)?shù)，特定程度的損傷可以足夠獲得一個損傷層，而該損傷層能在蝕刻步驟輕易地去掉，留下一個露出的碳化硅層的光滑表面。
這里，應(yīng)該指出，如果提供掩埋損傷層的注入步驟能切掉高斯分布的尾部的足夠大部分，那么可以省略用于將高斯剖面圖轉(zhuǎn)換為盒形剖面圖的第一退火步驟。這樣將進(jìn)一步簡化獲得平滑碳化硅表面的方法。
而且LED結(jié)構(gòu)僅是許多種可以在根據(jù)本發(fā)明的分層半導(dǎo)體工藝結(jié)構(gòu)上形成的可能結(jié)構(gòu)中的一個例子。
附圖標(biāo)記1，11基片101 基片表面1a、1b、1b’、11a、11b 基片部分5掩埋SiC層104、105 掩埋SiC層表面I、I1-3 注入步驟T1-3 注入溫度ρ、ρ’ C密度分布10、10’、10”、100” 掩埋損傷層5a 屬于10的5的部分103 1c’下表面1c’ 二氧化硅層110 底蝕刻區(qū)域100 溝1d’ 摻雜基片區(qū)域6銦-鎵-鋁-氮層7金屬噴鍍層
權(quán)利要求
1.一種形成分層半導(dǎo)體工藝結(jié)構(gòu)的方法，該結(jié)構(gòu)具有在基片(1；1’)上的第一半導(dǎo)體工藝材料層(5)，該基片至少包括一個第二半導(dǎo)體工藝材料，該方法包含以下步驟提供所述基片(1；1’)；在所述基片(1；1’)中埋入所述第一半導(dǎo)體工藝材料層(5)，所述掩埋層(5)具有一上表面(105)及一下表面(104)，并且將所述基片(1；1’)分成上部分(1a)及下部分(1b；1b’，1c)；制造一掩埋損傷層(10；10’；10”，100”)，該掩埋損傷層至少部分連接并/或至少部分包含所述掩埋層(5)的上表面(105)；及去掉所述基片(1；1’)的上部分(1a)及掩埋損傷層(10；10’；10”，100”)，以露出所述掩埋層(5)。
2.根據(jù)權(quán)利要求1的方法，其中所述第一半導(dǎo)體工藝材料是碳化硅而所述第二半導(dǎo)體工藝材料是硅。
3.根據(jù)權(quán)利要求1或2的方法，其中所述掩埋步驟是由在第一溫度(T1)下的第一離子注入步驟(I1)和隨后的可選擇的退火步驟(T2)來完成。
4.根據(jù)權(quán)利要求1、2或3的方法，其中所述產(chǎn)生掩埋損傷層(10；10’；10”；100”)的步驟，是通過在第二溫度(T2)下的第二離子注入步驟完成。
5.根據(jù)上述多個權(quán)利要求之一的方法，其中去掉所述基片(1；1’)的上部分(1a)及所述掩埋損傷層(10；10’；10”，100”)所述步驟是蝕刻步驟。
6.根據(jù)權(quán)利要求5的方法，其中所述掩埋損傷層(10；10’；10”，10”)從下面連接或包括所述掩埋層(5)的上表面(105)，這樣所述掩埋層(5)的一部分(5a)屬于所述損傷層(10；10’；10”，100”)，并且其中在蝕刻步驟中選擇性地從所述掩埋層(5)的其他部分中蝕刻掉所述部分(5a)。
7.根據(jù)上述多個權(quán)利要求之一的方法，其中所述損傷層(10；10’；10”，100”)的寬度是沿所述損傷層(5)的上表面(105)變化的。
8.根據(jù)權(quán)利要求第7的方法，其中在側(cè)向限定區(qū)域(100”)內(nèi)，所述損傷層(10；10’；10”，100”)橫向穿過所述掩埋層(5)。
9.根據(jù)權(quán)利要求7或8的方法，其中所述損傷層(10；10’；10”，100”)的寬度是由于在第三溫度(T3)下限制在局部地進(jìn)行第三離子注入步驟(I3)而變化的。
10.根據(jù)權(quán)利要求7或8的方法，其中所述損傷層(10；10’；10”，100”)的寬度是由于限制在局部地進(jìn)行第二離子注入步驟(I2)而變化的。
11.根據(jù)上述多個權(quán)利要求之一的方法，其中所述基片(1；1’)包含第三半導(dǎo)體工藝材料層(1c，1d’)。
12.根據(jù)權(quán)利要求11的方法，其中所述第三半導(dǎo)體工藝材料層(1c’，1d’)是位于所述掩埋層(5)下面的一個氧化硅層(1c’)。
13.根據(jù)權(quán)利要求11的方法，其中所述第三半導(dǎo)體工藝材料層(1c’，1d’)是位于所述掩埋層(5)下面的摻雜硅層(1d’)。
14.根據(jù)權(quán)利要求13的方法，進(jìn)一步包含以下步驟在所述分層結(jié)構(gòu)上形成一LED結(jié)構(gòu)。
15.一種分層半導(dǎo)體工藝結(jié)構(gòu)，具有位于基片(1；1’)上的第一半導(dǎo)體工藝材料掩埋層(5)，該基片(1；1’)由至少一種第二半導(dǎo)體工藝材料組成，所述掩埋層(5)具有一個上表面(105)及一個下表面(104)，并且將所述基片(1；1’)分為一個上部分(1a)及一個下分部(1b；1b’；1c)；和至少部分地連接及/或至少地部分地包括所述掩埋層(5)的所述上表面(105)的一個掩埋損傷層(10；10’；10”，100”)。
16.根據(jù)權(quán)利要求15的結(jié)構(gòu)，其中所述第一半導(dǎo)體工藝材料是碳化硅，并且所述第二半導(dǎo)體工藝材料是硅。
17.根據(jù)權(quán)利要求15或16的結(jié)構(gòu)，其中所述掩埋損傷層(10；10’；10”；100”)從下面連接或包括所述掩埋層(5)的上表面(105)，從而所述掩埋層(5)的一部分(5a)屬于所述損傷層(10∶10’；10”；100”)。
18.根據(jù)上述權(quán)利要求15至17其中之一的結(jié)構(gòu)，其中所述損傷層(10；10’，10”；100”)的寬度沿所述掩埋層(5)的上表面(105)變化。
19.根據(jù)權(quán)利要求18的結(jié)構(gòu)，其中所述損傷層(10；10’；10”；100”)部分地橫向穿過的所述掩埋層(5)。
20.根據(jù)權(quán)利要求15至19其中之一的結(jié)構(gòu)，其中所述基片(1、1’)包含第三半導(dǎo)體工藝材料層(1c’，1d’)。
21.根據(jù)權(quán)利要求20的結(jié)構(gòu)，其中所述第三半導(dǎo)體工藝材料層(1c’，1d’)是位于所述掩埋層(5)下面的氧化硅層(1c’)。
22.根據(jù)權(quán)利要求20的結(jié)構(gòu)，其中所述第三半導(dǎo)體工藝材料層(1c’，1d’)是位于所述掩埋層(5)下面的摻雜硅層(1d’)。
全文摘要
下面的發(fā)明提供了一種方法，用于形成一個分層半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)具有在基片(1；1′)上的第一半導(dǎo)體工藝材料層(5)，該基片包括至少一種第二半導(dǎo)體工藝材料，該方法包含以下步驟提供所述基片(1；1′)；在所述基片(1；1′)中埋入所述第一半導(dǎo)體工藝材料層(5)，所述掩埋層(5)具有一上表面(105)及一下表面(104)，并且將所述基片(1；1′)分成上部分(1a)及下部分(1b；1b′；1c)；制造一掩埋損傷層(10，10′；10″；100″)，該掩埋損傷層至少部分連接并/或至少部分包含所述掩埋層(5)的上表面(105)；及去掉所述基片(1；1′)的上部分(1a)和所述掩埋損傷層(10；10′；10″；100″)，以露出所述掩埋層(5)。該發(fā)明還提供相應(yīng)分層半導(dǎo)體結(jié)構(gòu)。
文檔編號H01L33/00GK1698193SQ02820195
公開日2005年11月16日 申請日期2002年10月11日 優(yōu)先權(quán)日2001年10月12日
發(fā)明者維爾弗里德·阿滕貝格爾, 約爾格·林德納, 貝恩德·施特里茨克 申請人:硅電子股份公司