半導(dǎo)體制作工藝的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體制作工藝，特別是涉及一種自對(duì)準(zhǔn)雙重圖案方法。
【背景技術(shù)】
[0002]已知，光學(xué)光刻制作工藝是利用曝光及顯影等步驟將光掩模上的電路圖案微縮轉(zhuǎn)印至晶片上的技術(shù)，而隨著半導(dǎo)體制作工藝的微縮，目前的光學(xué)光刻制作工藝已面臨到技術(shù)瓶頸。以現(xiàn)今主流的193納米(nm)波長(zhǎng)的氟化氬(ArF)激光光源為例，其可達(dá)到的最小晶體管半間距(half-pitch)約為65納米,若再搭配業(yè)界現(xiàn)有的浸潤(rùn)式光刻(Immers1nLithography)技術(shù)，晶體管半間距僅能推進(jìn)至45納米。
[0003]為了使用現(xiàn)有的設(shè)備來達(dá)成超越曝光極限的微細(xì)線路制作，業(yè)界于是發(fā)展出一種自對(duì)準(zhǔn)雙重圖案(self-aligned double-patterning, SADP)技術(shù)，其流程包含硬掩模(hard mask)堆疊，核心膜(core)沉積，之后是光刻曝光，此時(shí)的元件間距以及關(guān)鍵尺寸(critical dimens1n,⑶)都比較寬,之后再修剪光致抗蝕劑尺寸到設(shè)定的⑶值,然后以干蝕刻方式將圖樣從光致抗蝕劑轉(zhuǎn)移到核心膜上。接著進(jìn)行間隙壁層沉積、間隙壁蝕刻、核心膜去除等步驟。最后，將間隙壁的圖案轉(zhuǎn)移到硬掩模堆疊。
[0004]然而，上述先前技術(shù)仍有諸多問題需要改善。舉例來說，為了獲得較致密的間隙壁層，以提升圖案轉(zhuǎn)移的精準(zhǔn)度，就必須采用較高溫(例如大于400°C)的化學(xué)氣相沉積方式，然而此高溫沉積制作工藝，卻會(huì)影響到已圖案化的核心層細(xì)線路，導(dǎo)致線邊粗糙(lineedge roughness, LER)問題。是以,現(xiàn)今業(yè)界仍需對(duì)現(xiàn)有的雙重圖案技術(shù)進(jìn)行改良，以其能克服上述先前技術(shù)的不足與缺點(diǎn)。

【發(fā)明內(nèi)容】

[0005]為解決上述問題，本發(fā)明實(shí)施例提供一種半導(dǎo)體制作工藝，包含有:提供一半導(dǎo)體基材，其上形成有一底層、一硬掩模層，設(shè)于該底層上，以及一核心層，設(shè)于該硬掩模層上；在該核心層上形成一光致抗蝕劑圖案；進(jìn)行一第一各向異性干蝕刻制作工藝，將該光致抗蝕劑圖案轉(zhuǎn)移至該核心層，形成一核心層圖案；對(duì)該核心層圖案進(jìn)行一后清洗制作工藝；在該后清洗制作工藝之后，在該核心層圖案上沉積一間隙壁層；進(jìn)行一第二各向異性干蝕刻制作工藝，蝕刻該間隙壁層，在該核心層圖案的側(cè)壁上，形成一間隙壁圖案；去除該核心層圖案；以及進(jìn)行一第三各向異性干蝕刻制作工藝，將該間隙壁圖案轉(zhuǎn)移至該硬掩模層。
[0006]為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施方式，并配合所附的附圖，作詳細(xì)說明如下。然而如下的優(yōu)選實(shí)施方式與附圖僅供參考與說明用，并非用來對(duì)本發(fā)明加以限制者。
【附圖說明】
[0007]圖1至圖5以剖視圖例示本發(fā)明實(shí)施例一種自對(duì)準(zhǔn)雙重圖案的主要步驟；
[0008]圖6是本發(fā)明實(shí)施例一種自對(duì)準(zhǔn)雙重圖案的流程圖。
[0009]符號(hào)說明
[0010]I半導(dǎo)體基材
[0011]10 底層
[0012]12硬掩模層
[0013]12a硬掩模圖案
[0014]14核心層
[0015]14a核心層圖案
[0016]16光致抗蝕劑圖案
[0017]20間隙壁層
[0018]20a間隙壁圖案
[0019]Pl 間距
[0020]P2 間距
[0021]wl 線寬
[0022]w2 線距
[0023]SI ?S7 步驟
【具體實(shí)施方式】
[0024]在下文的細(xì)節(jié)描述中，元件符號(hào)會(huì)標(biāo)示在隨附的圖示中成為其中的一部分，并且以可實(shí)行該實(shí)施例的特例方式來表示、描述。這類實(shí)施例會(huì)說明足夠的細(xì)節(jié)使該領(lǐng)域的一般技術(shù)人士得以具以實(shí)施。閱者需了解到本發(fā)明中也可利用其他的實(shí)施例或是在不悖離所述實(shí)施例的前提下作出結(jié)構(gòu)性、邏輯性、及電性上的改變。因此，下文的細(xì)節(jié)描述將不欲被視為是一種限定，反之，其中所包含的實(shí)施例將由隨附的權(quán)利要求來加以界定。
[0025]再者，本發(fā)明通篇說明書與隨附權(quán)利要求中會(huì)使用某些詞匯來指稱特定的組成元件。該領(lǐng)域的技術(shù)人士將理解到，半導(dǎo)體元件制造商可能會(huì)以不同的名稱來指稱一相同的元件，如間隙壁與側(cè)壁子(spacer)、絕緣層與介電層等。此外，在文中若使用例如「第一」與「第二」等敘述，主要用以區(qū)別不同的元件，并不產(chǎn)生步驟順序的限制。
[0026]請(qǐng)參閱圖1至圖5，其以剖視圖例示本發(fā)明實(shí)施例一種自對(duì)準(zhǔn)雙重圖案(self-aligned double-patterning, SADP)的主要步驟。首先，如圖1所示，提供一半導(dǎo)體基材I，其上形成有一底層(base layer) 10、一硬掩模層(hard mask layer) 12,設(shè)于底層10上，以及一核心層(core layer) 14,設(shè)于硬掩模層12上。接著,在核心層14上形成一光致抗蝕劑圖案16。其中，根據(jù)本發(fā)明實(shí)施例，光掩模上的圖案最終將至少縮減至原間距的一半并轉(zhuǎn)移至底層10，故又可將它稱為目標(biāo)層(target layer)。熟悉該項(xiàng)技術(shù)者應(yīng)理解，雖然圖1至圖5例示一種自對(duì)準(zhǔn)雙重圖案的步驟，但是本發(fā)明也可應(yīng)用在自對(duì)準(zhǔn)多重圖案(self-aligned multiple patterning)制作工藝，例如，自對(duì)準(zhǔn)三重圖案制作工藝或自對(duì)準(zhǔn)四重圖案制作工藝等等。
[0027]根據(jù)本發(fā)明實(shí)施例，光致抗蝕劑圖案16可以是平行的直線條圖案，但不限于此，其它圖案也可采用。根據(jù)本發(fā)明實(shí)施例，光致抗蝕劑圖案16具有線寬wl，以及線距(space)w2，故其間距(pitch)Pl為wl+w2。根據(jù)本發(fā)明實(shí)施例，光致抗蝕劑圖案16的線距w2需大于線寬wl,例如，w2:wl = 3:1。根據(jù)本發(fā)明實(shí)施例,舉例來說,光致抗蝕劑圖案16可以是任何適用于193納米曝光系統(tǒng)的光致抗蝕劑材料(ArF光致抗蝕劑)。當(dāng)然，在其它實(shí)施例中，光致抗蝕劑圖案16也可以是搭配其它光刻系統(tǒng)的光致抗蝕劑材料，例如，248納米(KrF)曝光系統(tǒng)、電子束(e-beam)光刻系統(tǒng)等等。在此實(shí)施例中，光致抗蝕劑圖案16可以是正光致抗蝕劑，亦即，被曝光的區(qū)域在顯影過程中會(huì)被顯影液去除，而僅留下未被曝光的區(qū)域。然而，在其它實(shí)施例中，光致抗蝕劑圖案16也可以是負(fù)光致抗蝕劑。此外，在某些實(shí)施例中，光致抗蝕劑圖案16與核心層14之間還可以設(shè)有一抗反射層(圖未示)。
[0028]根據(jù)本發(fā)明實(shí)施例，底層10可以是硅基材、多晶硅層、金屬層、介電層等等，端視在底層10中所欲形成的線路或元件來決定。舉例來說，若欲形成的是鑲嵌銅(damascenedcopper)線路，則底層10可以是介電層或低介電系數(shù)材料層，最終，形成在底層10的圖案結(jié)構(gòu)將以溝槽方式呈現(xiàn)。若是要形成埋入式柵極、晶體管或埋入式字符線、位線，則底層10可以是娃基材。
[0029]根據(jù)本發(fā)明實(shí)施例，硬掩模層12可以是多晶娃(polysilicon)層、氮化石圭(silicon nitride)層等等。根據(jù)本發(fā)明實(shí)施例，硬掩模層12可以是單層結(jié)構(gòu)或者是復(fù)層結(jié)構(gòu)。根據(jù)本發(fā)明實(shí)施例，核心層14為一非晶相碳(amorphous carbon)層或