半導體工藝的制作方法
【專利摘要】本發(fā)明公開了一種半導體工藝。首先，提供具有晶胞區(qū)與周邊區(qū)的基底。然后，于晶胞區(qū)的基底上形成多個第一柵極結(jié)構(gòu)以及于周邊區(qū)的基底上形成至少一第二柵極結(jié)構(gòu)。接著，于基底上形成介電層，以覆蓋第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)。之后，于基底上形成非晶硅層，以覆蓋第二柵極結(jié)構(gòu)以及至少填滿第一柵極結(jié)構(gòu)之間的間隙。繼之，對非晶硅層進行一再結(jié)晶工藝，以形成第一多晶硅層。
【專利說明】半導體工藝
【技術(shù)領域】
[0001]本發(fā)明是有關于一種半導體工藝，且特別是有關于一種制作無孔洞或無縫隙的多晶硅層的方法。
【背景技術(shù)】
[0002]半導體元件為了達到降低成本及簡化工藝步驟的需求，將晶胞區(qū)與周邊區(qū)的元件整合在同一芯片上已逐漸成為一種趨勢，例如將快閃存儲器與邏輯電路元件整合在同一芯片上，則稱之為嵌入式快閃存儲器(embedded flash memory)0
[0003]在晶胞區(qū)中，漏極(drain)與共源極(common source)端均是采用自我對準接觸窗(self-aligned contact)的工藝，以有效微縮晶胞區(qū)的面積。已知的一種的方法是先于柵極間沉積犧牲多晶娃層(sacrificial polysilicon layer),然后將犧牲多晶娃層圖案化以定義出圓柱狀與城墻狀的圖案(即待形成接觸窗的區(qū)域)。接著，于上述圖案之間填入介電層。之后，移除犧牲多晶硅層，以于介電層中形成圓柱狀與城墻狀的開口。繼之，于上述開口中沉積阻障層金屬層與導體金屬層以形成自我對準接觸窗。
[0004]然而，由于在沉積犧牲多晶硅層的步驟中會產(chǎn)生孔洞(void)或縫隙(seam)，因此介電層會沉積于孔洞或縫隙中。如此一來，于后續(xù)移除犧牲多晶硅層的步驟中，孔洞或縫隙中的介電層會阻擋或遲滯犧牲多晶硅層的蝕刻效率，導致無法完全去除漏極與共源極的犧牲多晶硅層。因而會使得晶胞區(qū)的自我對準接觸窗的阻值過高甚至開路(open)，嚴重影響元件特性與產(chǎn)品良率。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供一種半導體工藝，可以制作無孔洞或無縫隙的犧牲多晶硅層，以避免后續(xù)移除犧牲多晶硅層時產(chǎn)生多晶硅殘留的問題。
[0006]本發(fā)明提供一種半導體工藝。首先，提供具有晶胞區(qū)與周邊區(qū)的基底。然后，于晶胞區(qū)的基底上形成多個第一柵極結(jié)構(gòu)以及于周邊區(qū)的基底上形成至少一第二柵極結(jié)構(gòu)。接著，于基底上形成介電層，以覆蓋第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)。之后，于基底上形成非晶硅層，以覆蓋第二柵極結(jié)構(gòu)以及至少填滿第一柵極結(jié)構(gòu)之間的間隙。繼之，對非晶硅層進行一再結(jié)晶工藝，以形成第一多晶硅層。
[0007]在本發(fā)明的一實施例中，上述再結(jié)晶工藝包括進行一快速熱工藝。
[0008]在本發(fā)明的一實施例中，上述快速熱工藝的溫度可為約800°C至約1，000°C。
[0009]在本發(fā)明的一實施例中，上述半導體工藝還包括于第一多晶硅層上形成第二多晶硅層，其中非晶硅層的形成溫度低于第二多晶硅層的形成溫度。
[0010]在本發(fā)明的一實施例中，上述非晶硅層的形成溫度可為約480°C至約520°C。
[0011]在本發(fā)明的一實施例中，上述第二多晶硅層的形成溫度可為約550°C至約650°C。
[0012]在本發(fā)明的一實施例中，于第一多晶硅層上形成第二多晶硅層之前，上述半導體工藝還包括對第一多晶娃層進行一蝕刻工藝，以移除第一多晶娃層表面的自生氧化層。[0013]在本發(fā)明的一實施例中，上述蝕刻工藝包括使用稀釋氫氟酸為蝕刻劑的濕蝕刻工藝。
[0014]在本發(fā)明的一實施例中，于上述基底上形成介電層的方法包括:于基底上順應性地形成第一氧化層，以覆蓋第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)；于各第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)的側(cè)壁上形成間隙壁；以及于基底上順應性地形成第二氧化層，以覆蓋第一柵極結(jié)構(gòu)及第二柵極結(jié)構(gòu)。
[0015]在本發(fā)明的一實施例中，上述各第一柵極結(jié)構(gòu)包括依序堆疊在基底上的穿隧氧化層、第一導體層、柵間介電層及第二導體層，而第二柵極結(jié)構(gòu)包括依序堆疊在基底上的柵氧化層及第三導體層。
[0016]在本發(fā)明的一實施例中，上述各第一柵極結(jié)構(gòu)還包括依序堆疊在第二導體層上的第一金屬硅化物層及第一罩幕層，且第二柵極結(jié)構(gòu)還包括依序堆疊在第三導體層上的第二金屬娃化物層及第二罩幕層。
[0017]基于上述，在本發(fā)明的半導體工藝中，先在較低溫度下沉積第一層的非晶硅層，然后在較高溫度下形成第二層的多晶硅層，且中間插入對非晶硅層的再結(jié)晶工藝以及移除再結(jié)晶后第一層的多晶硅層表面的自生氧化層。以此兩階段的沉積方式取代現(xiàn)有的單一沉積方式，可成功地制作無孔洞或無縫隙的犧牲多晶硅層，因此于去除漏極與共源極的犧牲多晶硅層時不會產(chǎn)生多晶硅殘留的問題，可大幅提升元件特性與產(chǎn)品良率。
[0018]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。
【專利附圖】

【附圖說明】
[0019]圖1A至IF為根據(jù)本發(fā)明一實施例所繪示的半導體工藝的剖面示意圖。
[0020]圖2為本發(fā)明的實例的晶胞區(qū)的掃描式電子顯微鏡照片。
[0021]圖3為比較例的晶胞區(qū)的掃描式電子顯微鏡照片。
[0022]其中，附圖標記說明如下:
[0023]100:基底
[0024]100a:晶胞區(qū)
[0025]IOOb:周邊區(qū)
[0026]102、110:柵極結(jié)構(gòu)
[0027]103:穿隧氧化層
[0028]104、106、112:導體層
[0029]105:柵間介電層
[0030]107、113:金屬硅化物層
[0031]108、114:下罩幕層
[0032]109、115:上罩幕層
[0033]111:柵氧化層
[0034]116、120:氧化層
[0035]118:間隙壁
[0036]122:介電層[0037]124:非晶硅層
[0038]125:再結(jié)晶工藝
[0039]126、128:多晶硅層
[0040]127:蝕刻工藝
【具體實施方式】
[0041]圖1A至IF為根據(jù)本發(fā)明一實施例所繪示的半導體工藝的剖面示意圖。
[0042]請參照圖1A，提供基底100?；?00例如是硅基底?；?00具有晶胞區(qū)IOOa與周邊區(qū)100b。于晶胞區(qū)IOOa的基底100上形成多個柵極結(jié)構(gòu)102以及于周邊區(qū)IOOb的基底100上形成至少一柵極結(jié)構(gòu)110。
[0043]柵極結(jié)構(gòu)102包括依序堆疊在基底100上的穿隧氧化層103、導體層104、柵間介電層105及導體層106。穿隧氧化層103的材料例如是氧化硅。導體層104作為浮置柵極，其材料例如是摻雜多晶娃。柵間介電層105例如是ONO復合層。導體層106作為控制柵極，其材料例如是摻雜多晶硅。此外，柵極結(jié)構(gòu)110包括依序堆疊在基底100上的柵氧化層111及導體層112。導體層112作為邏輯元件的柵極，其材料例如是摻雜多晶硅。
[0044]形成柵極結(jié)構(gòu)102與柵極結(jié)構(gòu)110的方法包括以下步驟。首先，不同的堆疊材料層(未繪不)分別形成于晶胞區(qū)IOOa及周邊區(qū)IOOb的基底100上。具體目之，于基底100的晶胞區(qū)IOOa上依序堆疊穿隧氧化材料層、第一導體材料層、柵間介電材料層及第二導體材料層，而于基底100的周邊區(qū)IOOb上依序堆疊柵氧化材料層及第二導體材料層，其中晶胞區(qū)IOOa與周邊區(qū)IOOb上的第二導體材料層為同時形成的。然后，對晶胞區(qū)IOOa上的第二導體材料層進行離子植入工藝。之后，對上述材料層進行至少一圖案化步驟，以于晶胞區(qū)IOOa的基底100上形成柵極結(jié)構(gòu)102以及于周邊區(qū)IOOb的基底100上形成柵極結(jié)構(gòu)110。
[0045]在一實施例中，柵極結(jié)構(gòu)102可以還包括依序堆疊在導體層106上的金屬硅化物層107、下罩幕層108及上罩幕層109。柵極結(jié)構(gòu)110可以還包括依序堆疊在導體層112上的金屬娃化物層113、下罩幕層114及上罩幕層115。形成金屬娃化物層107與金屬娃化物層113是為了分別降低導體層106與導體層112的阻值。金屬硅化物層107與金屬硅化物層113的材料相同，例如均為硅化鎢。
[0046]此外，形成下罩幕層108與上罩幕層109是為了拉開字元線(由導體層106及其上的金屬硅化物層107構(gòu)成)與后續(xù)形成的位元線之間的最短距離。下罩幕層108與下罩幕層114的材料相同,例如均為氮化娃。上罩幕層109與上罩幕層115的材料相同,例如均為四乙氧基硅氧烷形成的二氧化硅(TE0S-Si02 )。在此實施例中，是以雙層罩幕層結(jié)構(gòu)為例來說明的，但本發(fā)明并不以此為限。本領域具有通常知識者應了解，也可以使用單層或大于兩層的罩幕層結(jié)構(gòu)。
[0047]特別要說明的是，在圖1A中是以于周邊區(qū)IOOb上形成一個柵極結(jié)構(gòu)110為例來說明的，但本發(fā)明并不以此為限。本領域具有通常知識者應了解，周邊區(qū)IOOb上可形成多個柵極結(jié)構(gòu)110，周邊區(qū)IOOb可具有高壓元件區(qū)及低壓元件區(qū)(未繪示)，且形成于高壓元件區(qū)及低壓元件區(qū)上的柵氧化層具有不同的厚度。
[0048]然后，請參照圖1B，于基底100上順應性地形成氧化層116，以覆蓋柵極結(jié)構(gòu)102及柵極結(jié)構(gòu)110。氧化層116的材料例如是高溫氧化物(high-temperature oxide, HTO),且其形成方法例如是進行化學氣相沉積工藝。在一實施例中，于形成柵極結(jié)構(gòu)102與柵極結(jié)構(gòu)110的步驟之后以及于形成氧化層116的步驟之前，也可以進行至少一離子植入步驟，以于晶胞區(qū)IOOa的基底100中形成多個淺摻雜區(qū)(未繪示)，以及于周邊區(qū)IOOb的高壓元件區(qū)的基底100中形成多個淺摻雜區(qū)(未繪示)。
[0049]接著，于每一個柵極結(jié)構(gòu)102及柵極結(jié)構(gòu)110的側(cè)壁上形成間隙壁118。間隙壁118的材料例如是氮化硅。形成間隙壁118的方法包括于基底100上沉積間隙壁材料層(未繪示)。然后，進行非等向性蝕刻工藝，以移除部分間隙壁材料層。在一實施例中(未繪示)，上述移除部分間隙壁材料層的步驟也可以同時移除柵極結(jié)構(gòu)之間的部分氧化層116。
[0050]之后，于基底100上順應性地形成氧化層120，以覆蓋柵極結(jié)構(gòu)102及柵極結(jié)構(gòu)110。氧化層120的材料例如是四乙氧基硅氧烷形成的二氧化硅(TE0S-Si02)，且其形成方法例如是進行化學氣相沉積工藝。在一實施例中，于形成間隙壁118的步驟之后以及于形成氧化層120的步驟之前，也可以進行至少一離子植入步驟，于晶胞區(qū)IOOa的基底100中形成多個重摻雜區(qū)(未繪示)，以及于周邊區(qū)IOOb的低壓元件區(qū)的基底100中形成多個淺摻雜區(qū)(未繪示)。
[0051]特別要說明的是，氧化層116、間隙壁118及氧化層120構(gòu)成本實施例的覆蓋柵極結(jié)構(gòu)102及柵極結(jié)構(gòu)110的介電層122，但本發(fā)明并不以此為限。本領域具有通常知識者應了解，介電層122也可以是單層、雙層或大于三層的堆疊結(jié)構(gòu)。
[0052]之后，請參照圖1C，于基底100上形成非晶硅層124，以覆蓋柵極結(jié)構(gòu)110并至少填滿柵極結(jié)構(gòu)102之間的間隙。在一實施例中，非晶硅層124除了填滿柵極結(jié)構(gòu)102之間的間隙，亦延伸覆蓋柵極結(jié)構(gòu)102的頂部。形成非晶硅層124的方法例如是進行化學氣相沉積工藝。在一實施例中，非晶硅層124的形成溫度可為約480°C至約520°C，例如490°C。此外，非晶硅層124的厚度例如是約60納米。
[0053]接著，請參照圖1D，對非晶硅層124進行再結(jié)晶工藝125，以形成多晶硅層126。再結(jié)晶工藝例如是進行快速熱工藝(rapid thermal process, RTP)?？焖贌峁に嚨臏囟瓤蔀榧s800 °C至約I，000 V，例如900 V。此外，快速熱工藝可在惰性氣體(例如氮氣)氛圍下進行數(shù)十秒(例如10秒)。
[0054]特別要說明的是，本發(fā)明的多晶硅層126是通過在較低溫度下沉積非晶硅層124，再對非晶硅層124進行再結(jié)晶工藝以形成的，因此本發(fā)明的多晶硅層126不會在晶胞區(qū)IOOa的柵極結(jié)構(gòu)102之間的空隙中產(chǎn)生孔洞或縫隙。亦即，本發(fā)明的多晶硅層126為無孔洞或無縫隙的多晶硅層。
[0055]之后，請參照圖1E，對多晶硅層126進行蝕刻工藝127，以移除多晶硅層126表面的自生氧化層(native oxide layer)。蝕刻工藝127例如是使用稀釋氫氟酸(dilutehydrofluoric acid,DHF)為蝕刻劑的濕蝕刻工藝。在一實施例中，上述濕蝕刻工藝例如是移除25埃的熱氧化膜。
[0056]繼之，請參照圖1F，于多晶硅層126上形成多晶硅層128。形成多晶硅層128的方法例如是進行化學氣相沉積工藝。在一實施例中，多晶硅層128的形成溫度可為約550°C至約650°C，較佳為約600°C至約650°C，更加為約620°C。此外，多晶硅層128的厚度例如是約160納米。
[0057]特別要注意的是，由于晶胞區(qū)IOOa的表面輪廓(topography)在形成多晶娃層126后已變得較為平坦，因此形成多晶硅層128的過程中不會于晶胞區(qū)IOOa處產(chǎn)生孔洞或縫隙。所以，此處可使用較高的沉積溫度來形成多晶硅層128，以提升沉積速率并增進產(chǎn)能。
[0058]至此，完成本發(fā)明的犧牲多晶硅層的制作。后續(xù)形成形成自對準接觸窗的步驟(包括將犧牲多晶硅層圖案化、沉積介電層、移除犧牲多晶硅層、填入阻障層金屬層與導體金屬層等等)均為本領域具有通常知識者所熟知，于此不再贅述。
[0059]以下，將提出一個實例及一個比較例來驗證本發(fā)明的功效。
[0060]實例
[0061]首先，提供具有如圖1B所示結(jié)構(gòu)的硅基底。然后，在490°C的溫度下沉積60納米的非晶硅層，以覆蓋周邊區(qū)的柵極結(jié)構(gòu)以及至少填滿晶胞區(qū)的柵極結(jié)構(gòu)之間的間隙。接著，利用快速熱工藝進行非晶硅層的再結(jié)晶工藝，以形成第一多晶硅層，其操作條件為在900°C的氮氣氛圍下進行10秒。之后，以稀釋氫氟酸去除第一多晶硅層表面的自生氧化層。繼之，在620°C的溫度下沉積160納米的第二多晶硅層。
[0062]比較例
[0063]首先，提供具有如圖1B所示結(jié)構(gòu)的硅基底。然后，在600°C的溫度下直接沉積220納米的多晶硅層于基底上，以覆蓋晶胞區(qū)及周邊區(qū)的柵極結(jié)構(gòu)。
[0064]圖2及圖3分別為實例及比較例的晶胞區(qū)的掃描式電子顯微鏡(SEM)照片?？汕宄弥员景l(fā)明的兩階段沉積方式形成的犧牲多晶硅層于晶胞區(qū)的柵極結(jié)構(gòu)之間并沒有發(fā)現(xiàn)孔洞或縫隙，如圖2所示。另一方面，以現(xiàn)有方式形成的犧牲多晶硅層在晶胞區(qū)的柵極結(jié)構(gòu)之間形成有明顯的孔洞，如圖3的虛線處所示。
[0065]綜上所述，在本發(fā)明的半導體工藝中，第一多晶硅層是在較低溫度下沉積非晶硅層，再對非晶硅層進行再結(jié)晶工藝以形成的，因此第一多晶硅層不會在晶胞區(qū)的柵極結(jié)構(gòu)之間的空隙中產(chǎn)生孔洞或縫隙。此外，第二多晶硅層形成在第一多晶硅層上，此時表面輪廓已較為平坦，因此也不會在晶胞區(qū)處產(chǎn)生孔洞或縫隙。另外，可使用較高的沉積溫度來形成第二多晶硅層以提升沉積速率。如此一來，本發(fā)明的兩階段的沉積方式可以形成無孔洞或無縫隙的犧牲多晶硅層，因此于后續(xù)去除漏極與共源極的犧牲多晶硅層時不會產(chǎn)生多晶硅殘留的問題，可大幅提升元件特性與產(chǎn)品良率。
[0066]雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，故本發(fā)明的保護范圍當視后附的申請專利范圍所界定者為準。
【權(quán)利要求】
1.一種半導體工藝，包括: 提供一基底，所述基底具有一晶胞區(qū)與一周邊區(qū)； 于所述晶胞區(qū)的所述基底上形成多個第一柵極結(jié)構(gòu)以及于所述周邊區(qū)的所述基底上形成至少一第二柵極結(jié)構(gòu)； 于所述基底上形成一介電層，以覆蓋所述多個第一柵極結(jié)構(gòu)及所述第二柵極結(jié)構(gòu)； 于所述基底上形成一非晶硅層，以覆蓋所述第二柵極結(jié)構(gòu)以及至少填滿所述多個第一柵極結(jié)構(gòu)之間的間隙；以及 對所述非晶硅層進行一再結(jié)晶工藝，以形成一第一多晶硅層。
2.如權(quán)利要求1所述的半導體工藝，其中所述再結(jié)晶工藝包括進行一快速熱工藝。
3.如權(quán)利要求2所述的半導體工藝，其中所述快速熱工藝的溫度為800°C至1，000°C。
4.如權(quán)利要求1所述的半導體工藝，還包括于所述第一多晶硅層上形成一第二多晶硅層，其中所述非晶硅層的形成溫度低于所述第二多晶硅層的形成溫度。
5.如權(quán)利要求4所述的半導體工藝，其中所述非晶硅層的形成溫度為480°C至520°C。
6.如權(quán)利要求4所述的半導體工藝，其中所述第二多晶硅層的形成溫度為550°C至650。。。
7.如權(quán)利要求1所述的半導體工藝，于所述第一多晶硅層上形成所述第二多晶硅層之前，還包括對所述第一多晶硅層進行一蝕刻工藝，以移除所述第一多晶硅層表面的自生氧化層。
8.如權(quán)利要求7所述的半導體工藝，其中所述蝕刻工藝包括使用稀釋氫氟酸為蝕刻劑的濕蝕刻工藝。
9.如權(quán)利要求1所述的半導體工藝，其中于所述基底上形成所述介電層的方法包括: 于所述基底上順應性地形成一第一氧化層，以覆蓋所述多個第一柵極結(jié)構(gòu)及所述第二柵極結(jié)構(gòu)； 于各所述第一柵極結(jié)構(gòu)及所述第二柵極結(jié)構(gòu)的側(cè)壁上形成一間隙壁；以及于所述基底上順應性地形成一第二氧化層，以覆蓋所述多個第一柵極結(jié)構(gòu)及所述第二柵極結(jié)構(gòu)。
10.如權(quán)利要求1所述的半導體工藝，其中各所述第一柵極結(jié)構(gòu)包括依序堆疊在所述基底上的一穿隧氧化層、一第一導體層、一柵間介電層及一第二導體層，而所述第二柵極結(jié)構(gòu)包括依序堆疊在所述基底上的一柵氧化層及一第三導體層。
11.如權(quán)利要求10所述的半導體工藝，其中各所述第一柵極結(jié)構(gòu)還包括依序堆疊在所述第二導體層上的一第一金屬硅化物層及一第一罩幕層，且所述第二柵極結(jié)構(gòu)還包括依序堆疊在所述第三導體層上的一第二金屬硅化物層及一第二罩幕層。
【文檔編號】H01L21/28GK103474334SQ201210183841
【公開日】2013年12月25日 申請日期:2012年6月6日 優(yōu)先權(quán)日:2012年6月6日
【發(fā)明者】呂珈宏, 支高雄, 倪志榮 申請人:華邦電子股份有限公司