專利名稱：多芯片整合模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片整合模塊，特別是一種具透明基板的多芯片整合模塊。
背景技術(shù)：
當(dāng)電子統(tǒng)的功能日益強(qiáng)大，而其體積又不斷追求輕薄短小時(shí)，現(xiàn)有的集成電路封裝(IC package)及印刷電路板(printed circuit board，printed wiring board)制造技術(shù)已經(jīng)不能滿足需求，因此，將更多復(fù)雜的功能整合(integrate)在單一集成電路芯片中，或是將更多復(fù)雜的功能整合(integrate)在單一封裝中趨勢至為明顯。
就將多種功能整合于一集成電路芯片中而言，若其功能已經(jīng)可以視為一系統(tǒng)時(shí)，則稱為系統(tǒng)級芯片(SoC，system on chip)。系統(tǒng)級芯片雖然有其優(yōu)點(diǎn)，但其缺點(diǎn)也不少，最為業(yè)者所苦的缺點(diǎn)有1.第一硅片時(shí)間(first silicon time)過長，亦即由于IC設(shè)計(jì)難度提高，故從IC設(shè)計(jì)開始到第一芯片的時(shí)間間隔往往無法趕上市場需求；2.需要從多個(gè)供貨商處購買使用不同的生產(chǎn)制造的智財(cái)(IP)，亦即需要購買使用所謂的硅智財(cái)(SIP)；3.欲將不同功能及不同制程的芯片整合在同一芯片中并不容易，一般而言，整合后的芯片性能會下降；4.測試不易(difficult to test)；5.良率過低(lower yield)。
有鑒于上述統(tǒng)級芯片的缺點(diǎn)，近來業(yè)者乃開發(fā)出將不同芯片封裝在同一封裝體內(nèi)的技術(shù)，即所謂的多芯片封裝(MCP，multi-chipspackage)或是多芯片模塊(MCM)技術(shù)。接著，當(dāng)多芯片封裝的技術(shù)發(fā)展到一定程度之后，將位于同一封裝體內(nèi)的各芯片間的聯(lián)合功能已經(jīng)可以視為一系統(tǒng)，而此即稱為系統(tǒng)級封裝(SiP，system in package)。而就MCP/MCM或是SiP而言，雖然可以解決部分系統(tǒng)級芯片的缺點(diǎn)，但仍有其缺點(diǎn)1.就一般的多芯片封裝或多芯片模塊或系統(tǒng)級封裝而言，由于其必須提供互連密度極高的基板，因此有高成本的限制；2.若采用芯片堆棧(stacked die)方式來進(jìn)行多芯片封裝時(shí)，則有芯片大小的限制問題；3.對于高外引腳(high pin-count)封裝而言，則會有封裝技術(shù)上的困難。
由上所述，不管是將多芯片整合成單一芯片，或是將多芯片整合于一封裝體中，在現(xiàn)行的技術(shù)上均有其缺點(diǎn)。因此，如何提供一種能夠解決上述缺點(diǎn)的多芯片整合技術(shù)，實(shí)乃當(dāng)前重要課題之一。

發(fā)明內(nèi)容
有鑒于上述問題，本發(fā)明乃跳脫現(xiàn)有SoC及SiP等相關(guān)技術(shù)的思維，而著眼于基板的材料選用及芯片整合相關(guān)技術(shù)開發(fā)。
本發(fā)明的一目的是提供一種研發(fā)時(shí)間短、測試容易、高良率、無芯片大小限制、良好的高頻特性、散熱效果佳、及信賴度高的多芯片整合模塊。
本發(fā)明的另一目的是提供另一種研發(fā)時(shí)間短、測試容易、高良率、具有高外引腳、無芯片大小限制、良好的高頻特性、散熱效果佳、信賴度高、及成本低的多芯片整合模塊。
本發(fā)明的一特征是采用一形成有極精密電路的透明基板為多芯片的基板，各芯片采用覆晶接合方式設(shè)置于透明基板上，而透明基板載置于一電路基板上，且由形成于透明基板上的電連墊與電路基板電連。
本發(fā)明的另一特征是采用一形成有極精密電路的透明基板為多芯片的基板，而透明基板的一表面上至少布設(shè)有一電路層，電路層設(shè)有作為內(nèi)部電性連接用的電路與對外連接用的多個(gè)電連墊，該內(nèi)部電性連接用的電路中局部形成有凸塊，而使各芯片能以覆晶接合方式設(shè)置于透明基板上。
為達(dá)上述目的，本發(fā)明提供一種多芯片整合模塊，其包括一透明基板、至少二芯片、及一電路基板。透明基板的一表面上至少布設(shè)有一電路層，電路層設(shè)有作為內(nèi)部電性連接(electrical inter-connection)用的電路與多個(gè)電連墊(electrical pad)；多個(gè)芯片(chip)分別以覆晶接合方式(flip-chip bonding)而設(shè)置于該透明基板上，而使該等芯片與該內(nèi)部電性連接用電路構(gòu)成一電路系統(tǒng)；電路基板中至少設(shè)有一電路層，且用以承載設(shè)有該等芯片的該透明基板，該透明基板上的電連墊與該電路基板的電路層電連。在此值得一提的是，于本發(fā)明中，該電路基板亦可具有一中空部，以便該透明基板載置于該電路基板上時(shí)，可使該等芯片容置于該電路基板的中空部內(nèi)。
就此種多芯片整合模塊而言，由于透明基板可以是玻璃基板，而玻璃基板與芯片的硅材的熱膨脹系數(shù)相近，因此透明基板上與芯片電連用的內(nèi)部電性連接用電路的大小與間距可以形成屬于芯片級的大小與間距，進(jìn)而言之，透明基板上的電路層各線路的大小與間距亦可相對縮小，因此可以大大縮小透明基板面積，又由于只需將不同功能芯片分別以覆晶方式接合于該透明基板上，所以具有研發(fā)時(shí)間短、測試容易、良率高、及無芯片大小限制的優(yōu)點(diǎn)。另外，使用透明基板，尤其是玻璃基板，可以提供極高的絕緣性，以降低高頻信號因寄生電容及寄生漏電電阻而衰減的現(xiàn)象，因此具有良好的高頻特性。而玻璃基板的熱膨脹系數(shù)與半導(dǎo)體芯片的熱膨脹系數(shù)相近，故能夠避免因多芯片封裝內(nèi)部材料熱膨脹系數(shù)不同所導(dǎo)致的可靠度降低的問題。另外，由于各芯片以覆晶方式接合于透明基板上，因此其可借助晶背散熱，且該電路基板具有一中空部，而使該等芯片容置于該電路基板的中空部內(nèi)，故具有良好的散熱效果。當(dāng)然，若電路基板為一般的印刷電路板時(shí)，則該種多芯片整合模塊亦可適當(dāng)降低成本。
另外，本發(fā)明亦提供一種多芯片整合模塊，其包括一透明基板、及至少二芯片。透明基板的一表面上至少布設(shè)有一電路層，電路層設(shè)有作為內(nèi)部電性連接(electrical inter-connection)用的電路與對外電連接的多個(gè)電連墊(electrical pad)，該內(nèi)部電性連接用的電路中局部形成有凸塊；多芯片(chips)分別以覆晶接合方式(flip-chip bonding)而與該內(nèi)部電性連接用電路中的凸塊電連接，而使該等芯片與該內(nèi)部電性連接用的電路構(gòu)成一電路系統(tǒng)。另外，為因應(yīng)對外部連接需要，該等電連墊上亦可分別形成有一凸塊。
就此種多芯片整合模塊而言，由于透明基板可以是玻璃基板，而玻璃基板與芯片的硅材的熱膨脹系數(shù)相近，因此透明基板上與芯片電連用的內(nèi)部電性連接用電路的大小與間距可以形成屬于芯片級的大小與間距，進(jìn)而言之，透明基板上的電路層各線路的大小與間距亦可相對縮小，因此可以大大縮小透明基板面積，又由于只需將不同功能芯片分別以覆晶方式接合于該透明基板上，所以具有研發(fā)時(shí)間短、測試容易、良率高、及無芯片大小限制的優(yōu)點(diǎn)。另外，使用透明基板，尤其是玻璃基板，可以提供極高的絕緣性，以降低高頻信號因寄生電容及寄生漏電電阻而衰減的現(xiàn)象，因此具有良好的高頻特性。而玻璃基板的熱膨脹系數(shù)與半導(dǎo)體芯片的熱膨脹系數(shù)相近，故能夠避免因多芯片封裝內(nèi)部材料熱膨脹系數(shù)不同所導(dǎo)致的可靠度降低的問題。再者，由于各芯片與透明基板的內(nèi)部電性連接用電路構(gòu)成一電路系統(tǒng)，且該等電連墊上預(yù)先形成有凸塊，因此可具有類似BGA封裝技術(shù)中的凸塊二維排列效果，換言之其具有高外引腳功能。另外，由于各芯片以覆晶方式接合于透明基板上，因此其可借助晶背散熱，故具有良好的散熱效果。此外，由于透明基板可以是玻璃基板，而玻璃基板的單位成本遠(yuǎn)比其它基板來得便宜，因此可以降低成本，又，因內(nèi)部電性連接用電路的局部形成有與芯片電連用的凸塊，故不需預(yù)先于每一芯片上形成凸塊，故能進(jìn)一步降低成本。


圖1A為本發(fā)明的一較佳實(shí)施例的多芯片整合模塊的剖面?zhèn)纫晥D，其中，該等芯片以異方性導(dǎo)電膠(ACF)而貼粘于該透明基板上；圖1B為圖1A所示的虛線1B位置的局部放大示意圖；圖1C為圖1A所示的虛線1C位置的另一局部放大示意圖；圖2為本發(fā)明的一較佳實(shí)施例的多芯片整合模塊的另一剖面?zhèn)纫晥D，其中，該等芯片以異方性導(dǎo)電膠(ACF)而貼粘于該透明基板上，且該透明基板由焊接凸塊而置于該電路基板上；圖3為本發(fā)明的一較佳實(shí)施例的多芯片整合模塊的另一剖面?zhèn)纫晥D，其中，該等芯片以焊接凸塊而貼粘于該透明基板上，而該透明基板由焊接凸塊而置于該電路基板上；圖4為本發(fā)明的一較佳實(shí)施例的多芯片整合模塊的又一剖面?zhèn)纫晥D，其中，該電路基板未設(shè)有中空部；圖5為本發(fā)明的一較佳實(shí)施例的多芯片整合模塊的再一剖面?zhèn)纫晥D，其中，該電路基板未設(shè)有中空部；圖6為本發(fā)明的一較佳實(shí)施例的多芯片整合模塊的再一剖面?zhèn)纫晥D，其中，各芯片的背上設(shè)有散熱組件；圖7為本發(fā)明的一較佳實(shí)施例的多芯片整合模塊的再一剖面?zhèn)纫晥D，其中，該透明基板上設(shè)有被動組件或主動組件，而各芯片的背上設(shè)有散熱組件；圖8A為本發(fā)明的另一較佳實(shí)施例的多芯片整合模塊的剖面?zhèn)纫晥D，其中，該透明基板的電路上形成有凸塊(金或焊接凸塊)；圖8B為圖8A所示的多芯片整合模塊的局部放大示意圖；圖9為本發(fā)明的另一較佳實(shí)施例的另一多芯片整合模塊的剖面?zhèn)纫晥D，其中，該透明基板的內(nèi)部電性連接用電路上形成有凸塊(焊接凸塊)；
圖10為本發(fā)明的另一較佳實(shí)施例的又一多芯片整合模塊的剖面?zhèn)纫晥D，其中，該透明基板的電連墊上形成有凸塊(金或銅)，而該透明基板上形成有被動組件或主動組件；圖11為本發(fā)明的另一較佳實(shí)施例的再一多芯片整合模塊的剖面?zhèn)纫晥D，其中，該透明基板的電連墊上形成有凸塊(焊接凸塊)，而該透明基板上形成有被動組件或主動組件；圖12為本發(fā)明的另一較佳實(shí)施例的另一多芯片整合模塊的剖面?zhèn)纫晥D，其中，該透明基板的內(nèi)部電性連接用電路上形成有凸塊(焊接凸塊)，且該透明基板的電連墊上亦形成有凸塊(焊接凸塊)，而該透明基板上形成有被動組件或主動組件。
圖中符號說明1 多芯片整合模塊11 透明基板110電路層111內(nèi)部電性連接用電路112電連墊113凸塊(焊接凸塊、金凸塊、銅凸塊)114凸塊(焊接凸塊、金凸塊)12 芯片121凸塊122電連墊13 電路基板131電路層132中空部14 散熱組件15 被動組件16 主動組件171異方性導(dǎo)電膠1711 導(dǎo)電粒子
2 多芯片整合模塊21 透明基板210電路層211內(nèi)部電性連接用電路212電連墊213凸塊(焊接凸塊、金凸塊、銅凸塊)214凸塊(焊接凸塊、金凸塊)22 芯片23 被動組件24 主動組件251異方性導(dǎo)電膠2511 導(dǎo)電粒子具體實(shí)施方式
以下將參照圖1～圖7，來說明依本發(fā)明較佳實(shí)施例的一多芯片整合模塊。
如圖1A或圖2或圖3所示，依本發(fā)明較佳實(shí)施例的多芯片整合模塊1包括一透明基板11、至少二芯片12、12、及一電路基板13。
該透明基板11的一表面上至少布設(shè)有一電路層110，該電路層110設(shè)有作為內(nèi)部電性連接(electrical inter-connection)用的電路111與多個(gè)電連墊112(electrical pad)。于本發(fā)明中，該透明基板11可以是玻璃基板，而該等電連墊112上更可分別形成有一凸塊113，其中，如圖2、圖3所示，該凸塊113可以是焊接凸塊(例如錫球凸塊，solderbump)，或是如圖1所示，該凸塊113亦可是金凸塊、或是銅凸塊。
該等芯片12(chips)分別以覆晶接合方式(flip-chip bonding)而設(shè)置于該透明基板11上，而使該等芯片12與該內(nèi)部電性連接用電路111構(gòu)成一電路系統(tǒng)。于本發(fā)明中，如圖1B、圖1C所示，覆晶接合方式可采用異方性導(dǎo)電膠(ACF)171作為互連材料，而將芯片12貼裝于透明基板11上，又如圖1B所示，當(dāng)將芯片12貼裝于透明基板11上時(shí)，可先在芯片12的電連墊122上形成凸塊121(一般為金凸塊)，然后再經(jīng)由異方性導(dǎo)電膠(ACF)中的導(dǎo)電粒子1711(一般為金球)與該透明基板11上的內(nèi)部電性連接用電路111進(jìn)行電連接；或是如圖1C所示，可先在透明基板11上的內(nèi)部電性連接用電路111形成凸塊114(一般為金凸塊)，然后再經(jīng)由異方性導(dǎo)電膠(ACF)中的導(dǎo)電粒子1711(一般為金球)與該芯片12進(jìn)行電連接。覆晶接合方式除利用ACF的外，亦可利用焊接凸塊來進(jìn)行覆晶接合，如圖3所示，該透明基板11上的內(nèi)部電性連接用電路111上亦可預(yù)先形成有焊接凸塊114，然后再將裸晶(die)貼粘于該透明基板11上的內(nèi)部電性連接用電路111上。當(dāng)然，除上述方式的外亦有其它覆晶接合方式，在此則省略不談。
該電路基板13用以承載設(shè)有該等芯片12的該透明基板11，該電路基板13中至少設(shè)有一電路層131，設(shè)有該等芯片12的該透明基板11由形成于該透明基板11上的電連墊112與該電路基板13的電路層131電連。于本發(fā)明的實(shí)施例中，該電連墊112由形成于該等電連墊112上的凸塊113而與該電路層131電連。于本發(fā)明的實(shí)施例中，該電路基板13可為一般印刷電路板(PCB)，或是印刷布線板(PWB)，在本發(fā)明的實(shí)施例中，一般印刷電路板(PCB)或是印刷布線板(PWB)均統(tǒng)稱為印刷電路板。在此值得一提的是，該電路基板13中亦可具有一中空部132，以便該透明基板11載置于該電路基板13上時(shí)，該等芯片12容置于該電路基板13的中空部132內(nèi)。另外，如不需考慮散熱效果時(shí)，該電路基板13并不需形成有中空部(如圖4、圖5所示)，但在此一情況下，該等電連墊112上的凸塊113必須較大，以使該等芯片12不會接觸該電路基板13。再者，如圖6所示，當(dāng)該電路基板13具有一中空部132時(shí)，亦可于該等芯片12的背上加設(shè)一散熱組件14，如此更可增加其散熱效果。
此外，如圖7所示，于本發(fā)明的實(shí)施例中，當(dāng)該等芯片12與該內(nèi)部電性連接用電路111構(gòu)成一電路系統(tǒng)時(shí)，亦可在該透明基板11的內(nèi)部電性連接用電路111上設(shè)置至少一被動組件15或是至少一主動組件16，以便系統(tǒng)設(shè)計(jì)者設(shè)計(jì)出一功能強(qiáng)大的電路系統(tǒng)，或是方便產(chǎn)品進(jìn)行測試。
由上所述，就本實(shí)施例的多芯片整合模塊而言，由于透明基板11可以是玻璃基板，而玻璃基板與芯片12的硅材的熱膨脹系數(shù)相近，因此透明基板11上與芯片12電連用的內(nèi)部電性連接用電路的大小與間距可以形成屬于芯片級的大小與間距，進(jìn)而言之，透明基板上的電路層各線路的大小與間距亦可相對縮小，因此可以大大縮小透明基板面積。又由于只需將不同功能芯片分別以覆晶方式接合于該透明基板11上，所以具有研發(fā)時(shí)間短、測試容易、良率高、及無芯片大小限制的優(yōu)點(diǎn)。另外，使用透明基板11，尤其是玻璃基板，可以提供極高的絕緣性，以降低高頻信號因寄生電容及寄生漏電電阻而衰減的現(xiàn)象，因此具有良好的高頻特性。而玻璃基板的熱膨脹系數(shù)與半導(dǎo)體芯片的熱膨脹系數(shù)相近，故能夠避免因多芯片封裝內(nèi)部材料熱膨脹系數(shù)不同所導(dǎo)致的可靠度降低的問題。另外，由于各芯片12以覆晶方式接合于透明基板11上，且該電路基板具有一中空部，而使該等芯片容置于該電路基板的中空部內(nèi)，因此其可借助晶背散熱，加上該晶背上更可設(shè)有一散熱組件14，故具有良好的散熱效果。當(dāng)然，若電路基板為一般的印刷電路板時(shí)，則該種多芯片整合模塊亦可適當(dāng)降低成本。另外，值得一提的是，由于透明基板11透明，因此當(dāng)芯片12貼粘于該透明基板11時(shí)，或是透明基板11以表面粘著技術(shù)(SMT)貼粘于電路基板13上時(shí)，均可輕易利用其透明特性來進(jìn)行缺陷檢查，如此更可大大提升產(chǎn)品的良率與信賴性，此點(diǎn)乃一般封裝技術(shù)(例如BGA封裝)所無法達(dá)成，因?yàn)橐话惴庋b用基板均不透明。
以下將參照圖8～圖12，來說明依本發(fā)明較佳實(shí)施例的另一多芯片整合模塊。由于本實(shí)施例部分與上一實(shí)施例相同，因此為避免冗述，部分說明將予以省略。
如圖所示，依本發(fā)明較佳實(shí)施例的另一多芯片整合模塊2包括一透明基板21、及至少二芯片22、22。
該透明基板21的—表面上至少布設(shè)有一電路層210，該電路層210設(shè)有作為內(nèi)部電性連接(electrical inter-connection)用的電路211。如圖8A、圖8B、及圖9所示，該內(nèi)部電性連接用的電路211中局部形成有多個(gè)凸塊214。此外，如圖10～圖12所示，為因應(yīng)對外部連接需要，該電路層210更可設(shè)有與外部電連接用的多個(gè)電連墊212(electricalpad)，該等電連墊212上亦可分別形成有一凸塊213(bump)。于本發(fā)明中，該透明基板21可以是玻璃基板，而該凸塊213可以是焊接凸塊(例如錫球凸塊，solder bump)，或是金凸塊、銅凸塊；而，該凸塊214可以是焊接凸塊(例如錫球凸塊，solder bump)，或是金凸塊。
該等芯片22(chip)分別以覆晶接合方式(flip-chip bonding)而與該內(nèi)部電性連接用電路211中的凸塊214電連接，而使該等芯片22與該內(nèi)部電性連接用的電路211構(gòu)成一電路系統(tǒng)。如圖8A所示，該覆晶接合方式可采用異方性導(dǎo)電膠(ACF)251作為互連材料，而將芯片22(裸晶，die)貼裝于透明基板21上，又，如圖8B所示，當(dāng)將芯片22貼裝于透明基板21上時(shí)，在透明基板21上的內(nèi)部電性連接用電路211上形成凸塊214(一般為金凸塊)，然后再經(jīng)由異方性導(dǎo)電膠(ACF)中的導(dǎo)電粒子2511(一般為金球)與該芯片22進(jìn)行電連接。覆晶接合方式除利用ACF的外，亦可利用焊接凸塊來進(jìn)行覆晶接合，如圖9所示，該透明基板21上的內(nèi)部電性連接用電路211上的凸塊214亦可為焊接凸塊。當(dāng)然，除上述方式的外亦有其它覆晶接合方式，在此則省略不談。
此外，如圖10～圖12所示，于本發(fā)明中，當(dāng)該等芯片22與該內(nèi)部電性連接用電路211構(gòu)成一電路系統(tǒng)時(shí)，亦可在該透明基板21的內(nèi)部電性連接用電路211上設(shè)置至少一被動組件23或是至少一主動組件24，以便系統(tǒng)設(shè)計(jì)者設(shè)計(jì)出一功能強(qiáng)大的電路系統(tǒng)，或是方便產(chǎn)品進(jìn)行測試。
由上所述，就本實(shí)施例的多芯片整合模塊而言，由于透明基板21可以是玻璃基板，而玻璃基板與芯片的硅材的熱膨脹系數(shù)相近，因此透明基板21上與芯片22電連用的內(nèi)部電性連接用電路的大小與間距可以形成屬于芯片級的大小與間距，進(jìn)而言之，透明基板21上的電路層各線路的大小與間距亦可相對縮小，因此可以大大縮小透明基板21面積，又由于只需將不同功能芯片分別以覆晶方式接合于該透明基板21上，所以具有研發(fā)時(shí)間短、測試容易、良率高、及無芯片大小限制的優(yōu)點(diǎn)。另外，使用透明基板21，尤其是玻璃基板，可以提供極高的絕緣性，以降低高頻信號因寄生電容及寄生漏電電阻而衰減的現(xiàn)象，因此具有良好的高頻特性。而玻璃基板的熱膨脹系數(shù)與半導(dǎo)體芯片的熱膨脹系數(shù)相近，故能夠避免因多芯片封裝內(nèi)部材料熱膨脹系數(shù)不同所導(dǎo)致的可靠度降低的問題。再者，由于各芯片22與透明基板21的內(nèi)部電性連接用電路211構(gòu)成—電路系統(tǒng)，且該等電連墊212上分別預(yù)先形成有凸塊213，因此可具有類似BGA封裝技術(shù)中的凸塊二維排列效果，換言之，其具有高外引腳功能。另外，由于各芯片22以覆晶方式接合于透明基板21上，因此其可借助晶背散熱，故具有良好的散熱效果。此外，由于透明基板21可以是玻璃基板，而玻璃基板的單位成本遠(yuǎn)比其它基板來得便宜，因此可以降低成本，又因內(nèi)部電性連接用電路的局部形成有與芯片電連用的凸塊，故不需預(yù)先于每一芯片上形成凸塊，故能進(jìn)一步降低成本。另外，值得一提的是，由于透明基板21透明，因此當(dāng)芯片22貼粘于該透明基板21時(shí)，或是透明基板21以表面粘著技術(shù)(SMT)貼粘于一電路基板上時(shí)，均可輕易利用其透明特性來進(jìn)行缺陷檢查，如此更可大大提升產(chǎn)品的良率與信賴性，此點(diǎn)乃一般封裝技術(shù)(例如BGA封裝)所無法達(dá)成，因?yàn)橐话惴庋b用基板均不透明。
以上所述僅為舉例性，而非為限制性。任何未脫離本發(fā)明的精神與范疇，而對其進(jìn)行的等效修改或變更，均應(yīng)包含于權(quán)利要求書的范圍中。
權(quán)利要求
1.一種多芯片整合模塊，其特征在于，包含一透明基板，其一表面上至少布設(shè)有一電路層，該電路層設(shè)有作為內(nèi)部電性連接用的電路與多個(gè)電連墊；至少二芯片，其分別以覆晶接合方式而設(shè)置于該透明基板上，而使該等芯片與該內(nèi)部電性連接用電路構(gòu)成一電路系統(tǒng)；及一電路基板，其用以承載設(shè)有該等芯片的該透明基板，該電路基板至少設(shè)有一電路層，該透明基板上的電連墊與該電路基板的電路層電連。
2.如權(quán)利要求1所述的多芯片整合模塊，其特征在于，該透明基板為一玻璃基板。
3.如權(quán)利要求1所述的多芯片整合模塊，其特征在于，于該透明基板的電連墊上更分別形成有一凸塊，從而使該等電連墊與該電路基板的電路層電連。
4.如權(quán)利要求1所述的多芯片整合模塊，其特征在于，于該透明基板的內(nèi)部電性連接用的電路中更局部形成有多個(gè)凸塊，該等芯片為裸晶，分別以覆晶接合方式而與該內(nèi)部電性連接用電路中的該等凸塊電連接，而設(shè)置于該透明基板上。
5.如權(quán)利要求3或第4所述的多芯片整合模塊，其特征在于，該等凸塊為焊接凸塊。
6.如權(quán)利要求3或第4所述的多芯片整合模塊，其特征在于，該等凸塊為金凸塊。
7.如權(quán)利要求3所述的多芯片整合模塊，其特征在于，該等凸塊為銅凸塊。
8.如權(quán)利要求1所述的多芯片整合模塊，其特征在于，該電路基板具有一中空部，該透明基板載置于該電路基板上時(shí)，該等芯片容置于該電路基板的中空部內(nèi)。
9.如權(quán)利要求8所述的多芯片整合模塊，其特征在于，各芯片的背上設(shè)有一散熱組件。
10.如權(quán)利要求1所述的多芯片整合模塊，其特征在于，該電路基板為印刷電路基板。
11.如權(quán)利要求1所述的多芯片整合模塊，其特征在于，該透明基板更至少設(shè)有一被動組件，該被動組件電連接于該透明基板的內(nèi)部電性連接用電路。
12.如權(quán)利要求1所述的多芯片整合模塊，其特征在于，該透明基板更至少設(shè)有一主動組件，該主動組件電連接于該透明基板的內(nèi)部電性連接用電路。
13.一種多芯片整合模塊，其特征在于，包含一透明基板，其一表面上至少布設(shè)有一電路層，該電路層設(shè)有作為內(nèi)部電性連接用的電路，該內(nèi)部電性連接用的電路中局部形成有多個(gè)凸塊；及至少二芯片，其為裸晶，分別以覆晶接合方式而與該內(nèi)部電性連接用電路中的該等凸塊電連接，而使該等芯片與該內(nèi)部電性連接用的電路構(gòu)成一電路系統(tǒng)。
14.如權(quán)利要求13所述的多芯片整合模塊，其特征在于，該透明基板的電路層更設(shè)有多個(gè)與外部電連用的電連墊，該等電連墊上分別形成有一凸塊。
15.如權(quán)利要求13所述的多芯片整合模塊，其特征在于，該透明基板為一玻璃基板。
16.如權(quán)利要求13或第14所述的多芯片整合模塊，其特征在于，該等凸塊為焊接凸塊。
17.如權(quán)利要求13或第14所述的多芯片整合模塊，其特征在于，該等凸塊為金凸塊。
18.如權(quán)利要求14所述的多芯片整合模塊，其特征在于，該等凸塊為銅凸塊。
19.如權(quán)利要求13所述的多芯片整合模塊，其特征在于，該透明基板上更至少設(shè)有一被動組件，該被動組件電連接于該透明基板的內(nèi)部電性連接用電路。
20.如權(quán)利要求13所述的多芯片整合模塊，其特征在于，該透明基板上更至少設(shè)有一主動組件，該主動組件電連接于該透明基板的內(nèi)部電性連接用電路。
全文摘要
本發(fā)明涉及一種多芯片整合模塊，包含一透明基板、至少二芯片、及一電路基板，透明基板的一表面上至少布設(shè)有一電路層，電路層設(shè)有作為內(nèi)部電性連接用的電路與對外部電連用的多個(gè)電連墊；多個(gè)芯片分別以覆晶接合方式而設(shè)置于該透明基板上，而使該等芯片與該內(nèi)部電性連接用電路構(gòu)成一電路系統(tǒng)，電路基板用以承載設(shè)有該等芯片的該透明基板，電路基板至少設(shè)有一電路層，該透明基板上的電連墊與該電路基板的電路層電連，此外，本發(fā)明亦提供另一種多芯片整合模塊。
文檔編號H01L23/12GK1481023SQ02132260
公開日2004年3月10日 申請日期2002年9月4日 優(yōu)先權(quán)日2002年9月4日
發(fā)明者趙元任 申請人:趙元任