專利名稱：大規(guī)模集成電路的配置方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用了標(biāo)準(zhǔn)單元的自動(dòng)配置布線的LSI(大規(guī)模集成電路)設(shè)計(jì)中的電源穩(wěn)定化方法。
背景技術(shù)：
伴隨近年來(lái)的LSI的消耗電流的增大，存在LSI的電源噪聲增大的趨勢(shì)。此外，根據(jù)對(duì)于節(jié)省電力的市場(chǎng)的要求，LSI的低電壓化也得到進(jìn)展，與此相隨，存在LSI內(nèi)部電路的關(guān)于電源噪聲的工作容限也變差的趨勢(shì)。
由于這樣的LSI的電源噪聲的增大，故存在對(duì)于LSI的內(nèi)部電路帶來(lái)因下述因素引起的系統(tǒng)的誤操作的不良影響的擔(dān)心，這些因素是(1)工作速度的下降，(2)電路的誤操作，(3)EMI(電磁干擾)噪聲。
作為抑制LSI發(fā)生的噪聲的方法，迄今為止經(jīng)常使用在LSI內(nèi)部配置電源電容的方法。這是因?yàn)?，通過(guò)插入電源電容，電源的交流阻抗變小，可抑制高頻噪聲。
此外，在特開平5-21711號(hào)公報(bào)中公開了一種通過(guò)在不存在LSI的功能電路的部分中配置電源電容來(lái)進(jìn)行電源穩(wěn)定化的方法。再者，在特開平5-283615號(hào)公報(bào)中公開了一種使用LSI的電源鋁布線間電容來(lái)有效地附加電源電容的方法。
一般來(lái)說(shuō)，在CMOS(互補(bǔ)金屬-氧化物半導(dǎo)體)的集成電路中，在開關(guān)時(shí)產(chǎn)生對(duì)于負(fù)載電容的充放電電流。圖9中示出一般的CMOS集成電路的電路圖。在圖9中，91表示PMOS(P溝道MOS)晶體管開關(guān)，92表示NMOS(N溝道MOS)晶體管開關(guān)，93表示接地電極，94表示電源電容，95表示負(fù)載電容，96表示電源(Vdd)焊區(qū)，97表示電源(Vss)焊區(qū)，98表示充電電流，99表示寄生電感。
在圖9中，在PMOS(P溝道MOS)晶體管開關(guān)91變成導(dǎo)通的情況下，流過(guò)從電源朝向負(fù)載電容95的充電電流98(Ivdd)，在NMOS(N溝道MOS)晶體管開關(guān)92變成導(dǎo)通的情況下，發(fā)生流向接地電極93的放電電流。
電源電容94具有被蓄積的電荷能量。通過(guò)在CMOS集成電路內(nèi)配置電源電容94，由于除了來(lái)自電源焊區(qū)96的電流供給(Ivdd)外，還可從電源電容94供給電流(Ic)，故可抑制來(lái)自電源(Vdd)焊區(qū)96的電流供給變化量。
但是，伴隨近年來(lái)的半導(dǎo)體集成電路的微細(xì)化的進(jìn)展，存在LSI內(nèi)部的鋁布線的電感分量(L)增大的趨勢(shì)。即使在一般的CMOS電路中，也產(chǎn)生寄生電感，它成為電源噪聲的原因。即，電源噪聲(ΔV)可用以下的式來(lái)表示。
(式1)ΔV=L×di/dt在此，在(式1)中，di/dt表示電流變化量。從(式1)可知，為了減少電源噪聲(ΔV)，減少電流變化量di/dt或減小寄生電感分量L是有效的。即，由于寄生電感分量L與鋁布線的長(zhǎng)度成比例地變大，故縮短產(chǎn)生電流變化的電源線是有效的。
但是，在現(xiàn)有的方法中，由于已開關(guān)的CMOS門電路與電源電容間的鋁布線的長(zhǎng)度相對(duì)地長(zhǎng)，故從電源電容到開關(guān)電路的電源電感分量變大，難以發(fā)揮充分的降低電源噪聲的效果。
發(fā)明的公開本發(fā)明的目的在于，為了解決上述課題，提供這樣一種LSI配置方法，其中，在標(biāo)準(zhǔn)單元方式的LSI設(shè)計(jì)中具有充分的抑制電源噪聲的效果且可實(shí)現(xiàn)充分的電源穩(wěn)定化。
為了達(dá)到上述目的，本發(fā)明的LSI配置方法的特征在于在標(biāo)準(zhǔn)單元的自動(dòng)配置布線的LSI設(shè)計(jì)中，具備電源電容單元作為標(biāo)準(zhǔn)單元之一，關(guān)于電源電容單元，根據(jù)作為標(biāo)準(zhǔn)單元之一的邏輯門單元中的應(yīng)配置電源電容單元的邏輯門單元的驅(qū)動(dòng)負(fù)載電容值來(lái)確定電容值，將電源電容單元配置在邏輯門單元的附近。
利用這樣的結(jié)構(gòu)，通過(guò)在邏輯門單元的附近配置具有與邏輯門單元的驅(qū)動(dòng)負(fù)載電容對(duì)應(yīng)的最佳的電容值的電源電容單元，可防止因寄生電感引起的噪聲增加，可減少電源噪聲分量。
此外，本發(fā)明的LSI配置方法中，最好將電源電容單元的電容值設(shè)定為邏輯門單元中的驅(qū)動(dòng)負(fù)載電容值的大致2倍的大小。這是因?yàn)?，如果?duì)于邏輯門標(biāo)準(zhǔn)單元的全部負(fù)載電容設(shè)定為約2倍，則可將電源噪聲抑制為電源電壓的約1/10以下。
此外，本發(fā)明的LSI配置方法中，最好將電源電容單元配置在以時(shí)鐘同步的方式同時(shí)變化的邏輯門單元的附近。這是因?yàn)?，通過(guò)配置在時(shí)鐘同步系統(tǒng)的邏輯門的附近，可使面積損耗為最小，而且，可有效地抑制電源噪聲。
其次，為了達(dá)到上述目的，本發(fā)明的LSI配置方法的特征在于在標(biāo)準(zhǔn)單元的自動(dòng)配置布線的LSI設(shè)計(jì)中，具備電源電容單元作為標(biāo)準(zhǔn)單元之一，在已進(jìn)行了自動(dòng)配置布線的各塊中的標(biāo)準(zhǔn)單元的未配置區(qū)域中配置電源電容單元。
利用這樣的結(jié)構(gòu)，通過(guò)各電路塊中且在沒有配置標(biāo)準(zhǔn)單元的區(qū)域(死空間)中配置電源電容，可減少電源阻抗而不增加塊面積，可減少電源噪聲。
附圖的簡(jiǎn)單說(shuō)明圖1是LSI的框圖。
圖2是塊的自動(dòng)配置布線圖。
圖3是具備本發(fā)明的實(shí)施形態(tài)1的LSI配置方法中的電源電容標(biāo)準(zhǔn)單元的自動(dòng)配置布線圖。
圖4是本發(fā)明的實(shí)施形態(tài)1的LSI配置方法中的最佳電源電容決定的說(shuō)明圖。
圖5是CMOS半導(dǎo)體集成電路中的電源電容的結(jié)構(gòu)的例示圖。
圖6是進(jìn)行了CTS設(shè)計(jì)的電路的例示圖。
圖7是使用了現(xiàn)有的標(biāo)準(zhǔn)單元的自動(dòng)配置布線的塊布局的例示圖。
圖8是使用了本發(fā)明的實(shí)施形態(tài)2的LSI配置方法中的標(biāo)準(zhǔn)單元的自動(dòng)配置布線的塊布局的例示圖。
圖9是現(xiàn)有的CMOS半導(dǎo)體集成電路的電路圖。
用于實(shí)施發(fā)明的最佳形態(tài)(實(shí)施形態(tài)1)以下，一邊參照附圖，一邊說(shuō)明本發(fā)明的實(shí)施形態(tài)1的LSI配置方法。圖1是一般的LSI配置方法，圖2是塊A中的自動(dòng)配置布線圖，圖3是具備本發(fā)明的實(shí)施形態(tài)1的LSI配置方法中的電源電容標(biāo)準(zhǔn)單元的自動(dòng)配置布線圖。
在圖1中，1表示LSI,11至13表示使用標(biāo)準(zhǔn)單元進(jìn)行了塊布局時(shí)的各電路。如圖2中所示，在各塊中，利用標(biāo)準(zhǔn)單元進(jìn)行了單元合成，將各塊布局為長(zhǎng)方形型。在本發(fā)明中，在預(yù)先準(zhǔn)備了只由電源電容構(gòu)成的標(biāo)準(zhǔn)單元22作為標(biāo)準(zhǔn)單元方面具有特征。如圖3中所示，根據(jù)各邏輯門標(biāo)準(zhǔn)單元21的負(fù)載電容，將電源電容標(biāo)準(zhǔn)單元22配置在邏輯門標(biāo)準(zhǔn)單元21的附近。
在此，所謂「附近」，是驅(qū)動(dòng)負(fù)載的各邏輯門標(biāo)準(zhǔn)單元21的鄰近，這意味著配置在相同的電源線上。因而，配置在另外的電源線上的情況、例如即使在配置在距離近的位置上，也不能理解為配置在「附近」。
而且，通過(guò)在邏輯門標(biāo)準(zhǔn)單元21的附近配置電源電容標(biāo)準(zhǔn)單元22，由于在各邏輯門標(biāo)準(zhǔn)單元進(jìn)行了開關(guān)的情況下產(chǎn)生的對(duì)于負(fù)載電容的充電電流的大部分由配置在附近的電源電容來(lái)供給，故由電源電感分量L產(chǎn)生的用(式1)表示的電源噪聲變小。
如果一般來(lái)說(shuō)相對(duì)于邏輯門標(biāo)準(zhǔn)單元21的全部負(fù)載電容將電源噪聲(ΔV)設(shè)定為約2倍，則已知能將ΔV抑制為電源電壓(Vdd)的1/10以下。(P.Larsson,“di/dt Noise in CMOS IntegratedCircuits.”,Analog Intrgrated Circuits and Processing,AnInternational Journal Vol.14,pp.113-129,1997)。
此外，所謂噪聲為電源電壓的1/10以下，如果從另外的觀點(diǎn)來(lái)看，則相當(dāng)于CMOS閾值電壓的約1/2的電壓值。因而，將電源噪聲抑制為閾值電壓的1/2這一點(diǎn)，在保證LSI工作的可靠性方面，成為特別重要的要素。
即，如圖4中所示，在標(biāo)準(zhǔn)單元方式的單元合成中，在進(jìn)行自動(dòng)布局配置時(shí)，估計(jì)各邏輯門的驅(qū)動(dòng)負(fù)載電容(C1+C2)，將具有對(duì)于各邏輯門為驅(qū)動(dòng)負(fù)載電容的約2倍以上的電源電容Cd的電源電容標(biāo)準(zhǔn)單元22配置在各邏輯門附近。即，將電源電容標(biāo)準(zhǔn)單元22配置成Cd＞(C1+C2)。通過(guò)這樣來(lái)配置，由于在各自的邏輯門電路中能保證將電源噪聲(ΔV)抑制為電源電壓的1/10以下，故可保證在LSI整體中的電源噪聲的最大值。
此外，作為電源電容的結(jié)構(gòu)，在CMOS半導(dǎo)體集成電路中，圖5的結(jié)構(gòu)是最合適的。即，在p-sub晶片中，將n-阱的電位固定為Vss，將多晶硅柵電極的電位固定為Vdd。由于柵電極電位相對(duì)于n-阱為正偏置，不生成耗盡層電容，故盡管是小面積也能實(shí)現(xiàn)具有大的電容值的電源電容。
另一方面，相對(duì)于全部的邏輯門配置電源電容標(biāo)準(zhǔn)單元22就會(huì)產(chǎn)生大的面積損耗。再者，電源噪聲變得最大時(shí)，是多個(gè)邏輯門同時(shí)進(jìn)行開關(guān)時(shí)。一般來(lái)說(shuō)，在以完全時(shí)鐘同步型的方式工作的LSI中，在時(shí)鐘的上升沿處，多個(gè)邏輯門進(jìn)行開關(guān)。這是因?yàn)?，將DFF(D觸發(fā)器)設(shè)計(jì)成全部以時(shí)鐘的上升沿來(lái)工作。此外，伴隨近年來(lái)的LSI的高速化，希望削減時(shí)鐘扭曲(skew)。
在這樣的背景中，被稱為CTS(時(shí)鐘樹合成)的設(shè)計(jì)方法正在實(shí)現(xiàn)標(biāo)準(zhǔn)化。該方法是能進(jìn)行時(shí)序調(diào)整以使全部的DFF工作的相位相等的一種方法。該時(shí)序調(diào)整可利用考慮了布線延遲的倒相器延遲來(lái)進(jìn)行。在圖6中示出使用了CTS的LSI設(shè)計(jì)的典型的例子。在圖6中，23是DFF標(biāo)準(zhǔn)單元，24是倒相器標(biāo)準(zhǔn)單元?？烧{(diào)整成根據(jù)負(fù)載電容來(lái)變更倒相器的尺寸等，或通過(guò)調(diào)整倒相器的延遲級(jí)數(shù)等使全部的DFF的時(shí)鐘相位相等。
利用由CTS得到的高精度化，使全部的DFF同時(shí)進(jìn)行開關(guān)。電源噪聲的問(wèn)題最為嚴(yán)重的情況是這樣的情況。因而，使用上述CTS只對(duì)同步系統(tǒng)的邏輯門(DFF門或CTS用的倒相器門)配置電源電容標(biāo)準(zhǔn)單元22的方法成為在考慮了LSI整體的面積削減和噪聲抑制效果的平衡的情況下最有效的方法。
如上所述，按照本實(shí)施形態(tài)1，在使用了現(xiàn)有的標(biāo)準(zhǔn)單元的LSI配置方法中，通過(guò)準(zhǔn)備新的電源電容單元，在邏輯門單元附近配置與邏輯門單元的負(fù)載電容對(duì)應(yīng)的最合適的尺寸的電源電容單元，可防止因寄生電感引起的電源噪聲的增加，可減少電源噪聲分量。此外，通過(guò)只對(duì)時(shí)鐘同步系統(tǒng)的邏輯門采用上述方法，可使面積損耗為最小限度，而且，可有效地抑制電源噪聲。
(實(shí)施形態(tài)2)其次，使用


本發(fā)明的實(shí)施形態(tài)的LSI配置方法。圖7是使用了現(xiàn)有的標(biāo)準(zhǔn)單元進(jìn)行了自動(dòng)配置布線的框圖。如圖7中所示，在現(xiàn)有的結(jié)構(gòu)中，由于構(gòu)成塊的電源線的標(biāo)準(zhǔn)單元的塊寬根據(jù)各自的塊的不同而不同，故在塊內(nèi)存在沒有配置標(biāo)準(zhǔn)單元的區(qū)域、即死空間71。因此，在本實(shí)施形態(tài)2中，如圖8中所示，在該死空間71中配置了電源電容標(biāo)準(zhǔn)單元22。通過(guò)這樣來(lái)配置，可有效地配置電源電容單元而不改變現(xiàn)有結(jié)構(gòu)的塊11和塊整體的面積。
一般來(lái)說(shuō)，電源電容越大，電源阻抗越小，因此，為了有效地抑制電源噪聲，盡可能配置電源電容單元的方法是有效的。但是，另一方面，在塊面積方面存在物理的極限。在本實(shí)施形態(tài)2中，可附加電源電容單元而不增加塊整體的面積。通過(guò)準(zhǔn)備電源電容標(biāo)準(zhǔn)單元22這樣的標(biāo)準(zhǔn)單元并根據(jù)電源的死空間的寬度和電源電容標(biāo)準(zhǔn)單元22的寬度計(jì)算能配置的電源電容標(biāo)準(zhǔn)單元22的個(gè)數(shù)盡可能進(jìn)行配置，可簡(jiǎn)單地實(shí)現(xiàn)這一點(diǎn)。
如上所述，按照本實(shí)施形態(tài)2，準(zhǔn)備新的電源電容標(biāo)準(zhǔn)單元22，通過(guò)盡可能在利用現(xiàn)有的方法進(jìn)行自動(dòng)配置布線時(shí)必定存在的各電路塊的死空間71中配置電源電容標(biāo)準(zhǔn)單元22，可降低電源阻抗而不增加塊整體的面積，可有效地減少電源噪聲。
再者，在使用這樣的方法進(jìn)行了設(shè)計(jì)的半導(dǎo)體集成電路中，因?yàn)闇p少了電源噪聲、難以產(chǎn)生電路的誤操作，故可將該半導(dǎo)體集成電路應(yīng)用于各種系統(tǒng)或裝置，可提供高品質(zhì)的系統(tǒng)或裝置。
再有，上述的實(shí)施形態(tài)例示了本發(fā)明，但本發(fā)明不限定于此。此外，本發(fā)明的內(nèi)容只由權(quán)利要求的范圍來(lái)限定。
產(chǎn)業(yè)上利用的可能性如上所述，按照本發(fā)明的LSI配置方法，在使用了現(xiàn)有的標(biāo)準(zhǔn)單元的LSI設(shè)計(jì)中，通過(guò)在邏輯門單元的附近配置具有與邏輯門單元的驅(qū)動(dòng)負(fù)載電容對(duì)應(yīng)的最佳的尺寸的電源電容單元，與現(xiàn)有的LSI配置方法相比，可減小電源布線的L分量，可有效地抑制電源噪聲。
此外，按照本發(fā)明的LSI配置方法，通過(guò)只對(duì)時(shí)鐘同步系統(tǒng)的邏輯門采用上述方法，可使面積損耗降為最小限度，而且，可有效地抑制電源噪聲。
再者，按照本發(fā)明的LSI配置方法，通過(guò)在迄今存在的各電路塊的死空間中配置電源電容單元，可降低電源阻抗而不增加塊整體的面積，可有效地減少電源噪聲。
權(quán)利要求
1．一種LSI配置方法，其特征在于在標(biāo)準(zhǔn)單元的自動(dòng)配置布線的LSI設(shè)計(jì)中，具備電源電容單元作為標(biāo)準(zhǔn)單元之一，關(guān)于上述電源電容單元，根據(jù)作為上述標(biāo)準(zhǔn)單元之一的邏輯門單元中的應(yīng)配置上述電源電容單元的上述邏輯門單元的驅(qū)動(dòng)負(fù)載電容值來(lái)確定電容值，將上述電源電容單元配置在上述邏輯門單元的附近。
2．如權(quán)利要求1中所述的LSI配置方法，其特征在于將上述電源電容單元的電容值設(shè)定為上述邏輯門單元中的上述驅(qū)動(dòng)負(fù)載電容值的大致2倍的大小。
3．如權(quán)利要求1中所述的LSI配置方法，其特征在于將上述電源電容單元配置在以時(shí)鐘同步的方式同時(shí)變化的上述邏輯門單元的附近。
4．一種LSI配置方法，其特征在于在標(biāo)準(zhǔn)單元的自動(dòng)配置布線的LSI設(shè)計(jì)中，具備電源電容單元作為上述標(biāo)準(zhǔn)單元之一，在已進(jìn)行了自動(dòng)配置布線的各塊中的標(biāo)準(zhǔn)單元的未配置區(qū)域中配置上述電源電容單元。
全文摘要
為了提供在標(biāo)準(zhǔn)單元方式的LSI設(shè)計(jì)中具有充分的抑制電源噪聲的效果且可實(shí)現(xiàn)充分的電源穩(wěn)定化的LSI配置方法,在標(biāo)準(zhǔn)單元的自動(dòng)配置布線的LSI設(shè)計(jì)中,具備電源電容單元作為標(biāo)準(zhǔn)單元之一,關(guān)于電源電容單元,根據(jù)作為標(biāo)準(zhǔn)單元之一的各邏輯門單元的驅(qū)動(dòng)負(fù)載電容值來(lái)確定電容值,配置在邏輯門單元的附近。
文檔編號(hào)H01L27/04GK1310862SQ00800979
公開日2001年8月29日 申請(qǐng)日期2000年3月23日 優(yōu)先權(quán)日1999年3月24日
發(fā)明者崎山史朗, 木下雅善, 梶原準(zhǔn), 山本裕雄, 里見勝治 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社