專利名稱：一種數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字大規(guī)模集成電路技術(shù)領(lǐng)域，尤其涉及一種數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)及方法。
背景技術(shù)：
隨著半導(dǎo)體工藝的飛速發(fā)展，數(shù)字大規(guī)模集成電路的應(yīng)用得到了長足發(fā)展，處理器、通訊系統(tǒng)以及消費(fèi)電子引領(lǐng)著集成電路融入了生活的各個(gè)方面。與此同步，隨著集成電路的規(guī)模的變大，對電子設(shè)計(jì)自動化(EDA)工具的依賴性也越來越大，數(shù)字電路設(shè)計(jì)者把精力從最初的電路級逐步轉(zhuǎn)移到今天的模塊級、系統(tǒng)級，其余的任務(wù)主要是依靠EDA工具
來完成。目前的EDA工具雖然在流程上已經(jīng)非常成熟，但是對于某些電路中的關(guān)鍵模塊， 單純的依賴于EDA工具并不是最優(yōu)的，需要進(jìn)行人為優(yōu)化。尤其是諸如快速傅里葉變換 (FFT)此類運(yùn)算密集型硬件電路中，運(yùn)算單元是面積和功耗開銷的主要部分之一。如果將運(yùn)算單元在不同的時(shí)鐘進(jìn)行共享，而利用多路復(fù)用器根據(jù)不同的條件對輸入進(jìn)行選擇，這對于降低硬件電路面積與功耗有著非常重要的意義。目前，在用硬件描述語言實(shí)現(xiàn)硬件電路時(shí)，可以有兩種風(fēng)格。第一，每一個(gè)算術(shù)邏輯運(yùn)算都在RTL代碼中用具體的運(yùn)算符來表示，讓綜合工具自動優(yōu)化算術(shù)邏輯單元的數(shù)目；第二，人為設(shè)定所需要的算術(shù)邏輯單元數(shù)目，通過多路開關(guān)來選擇加法器的輸入進(jìn)行加法器資源共享。對于第二種方法，在固定運(yùn)算單元數(shù)目的前提下，如何把表中每一個(gè)時(shí)鐘周期的加減法映射到指定的硬件電路上，這是一個(gè)比較復(fù)雜的問題。否則電路很容易出現(xiàn)組合環(huán)或者不必要的關(guān)鍵路徑，影響電路性能和功能。

發(fā)明內(nèi)容
為了解決上述的技術(shù)問題，提供了一種數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)及方法，其目的在于，針對現(xiàn)有綜合技術(shù)的不足，給出了一種在綜合過程中提高資源共享度，避免組合環(huán)和虛假關(guān)鍵路徑的方法來降低硬件電路開銷。本發(fā)明提供了一種數(shù)字大規(guī)模集成電路的資源共享方法，所述方法包括步驟10，在寄存器傳輸級設(shè)定所需要的加法器數(shù)目；步驟20，將每一個(gè)時(shí)鐘周期的運(yùn)算映射到指定的運(yùn)算單元電路上，通過多路開關(guān)來選擇運(yùn)算單元的輸入，所選擇的運(yùn)算單元形成的運(yùn)算單元電路中不存在組合環(huán)或者虛假關(guān)鍵路徑。所述步驟20具體包括步驟21 找出每種工作條件下運(yùn)算單元的連接關(guān)系以及關(guān)鍵路徑，每個(gè)運(yùn)算單元作為一個(gè)節(jié)點(diǎn)并形成樹狀結(jié)構(gòu)；所述關(guān)鍵路徑的第一個(gè)節(jié)點(diǎn)為父節(jié)點(diǎn)，其深度等級為0 ；所述關(guān)鍵路徑的最后一個(gè)節(jié)點(diǎn)為終端節(jié)點(diǎn)，其深度等級最大；所述父節(jié)點(diǎn)與終端節(jié)點(diǎn)之間的節(jié)點(diǎn)為子節(jié)點(diǎn)；所述關(guān)鍵路徑為延時(shí)最長的路徑；
步驟22 確定所有子節(jié)點(diǎn)的深度等級；步驟23 通過多路開關(guān)來選擇運(yùn)算單元的輸入時(shí)，根據(jù)所述樹狀結(jié)構(gòu)對不同節(jié)點(diǎn)進(jìn)行數(shù)據(jù)通路相連，但是同一深度級的節(jié)點(diǎn)之間以及子節(jié)點(diǎn)到父節(jié)點(diǎn)之間不能進(jìn)行數(shù)據(jù)通路相連，只允許從父節(jié)點(diǎn)到其下層節(jié)點(diǎn)之間進(jìn)行數(shù)據(jù)通路相連。所述步驟23之后還包括計(jì)算所述父節(jié)點(diǎn)和所述終端節(jié)點(diǎn)之間所形成的每條分支的最大運(yùn)算單元個(gè)數(shù)，選擇所述父節(jié)點(diǎn)和所述終端節(jié)點(diǎn)之間所形成的每條分支的運(yùn)算單元個(gè)數(shù)最小的樹狀結(jié)構(gòu)作為最優(yōu)樹狀結(jié)構(gòu)。步驟10中，根據(jù)各運(yùn)算條件所需的加法器的數(shù)量，最大的加法器的數(shù)量即為寄存器傳輸級所需要的加法器數(shù)目。本發(fā)明提供了一種數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)，所述系統(tǒng)包括加法器數(shù)目確定模塊，用于在寄存器傳輸級設(shè)定所需要的加法器數(shù)目；調(diào)度模塊，用于將每一個(gè)時(shí)鐘周期的運(yùn)算映射到指定的運(yùn)算單元電路上，通過多路開關(guān)來選擇運(yùn)算單元的輸入，所選擇的運(yùn)算單元形成的運(yùn)算單元電路中不存在出現(xiàn)組合環(huán)或者虛假關(guān)鍵路徑。所述調(diào)度模塊，用于找出每種工作條件下運(yùn)算單元的連接關(guān)系以及關(guān)鍵路徑，每個(gè)運(yùn)算單元作為一個(gè)節(jié)點(diǎn)并形成樹狀結(jié)構(gòu)；確定所有子節(jié)點(diǎn)的深度等級；通過多路開關(guān)來選擇運(yùn)算單元的輸入時(shí)，根據(jù)樹狀結(jié)構(gòu)對不同節(jié)點(diǎn)進(jìn)行數(shù)據(jù)通路相連，但是同一級的節(jié)點(diǎn)之間以及子節(jié)點(diǎn)到父節(jié)點(diǎn)之間不能連線，只允許從父節(jié)點(diǎn)到其下層節(jié)點(diǎn)之間相連；其中，所述關(guān)鍵路徑的第一個(gè)節(jié)點(diǎn)為父節(jié)點(diǎn)，其深度等級為0 ；所述關(guān)鍵路徑的最后一個(gè)節(jié)點(diǎn)為終端節(jié)點(diǎn)，深度等級最大；所述父節(jié)點(diǎn)與終端節(jié)點(diǎn)之間的節(jié)點(diǎn)為子節(jié)點(diǎn)；所述關(guān)鍵路徑為延時(shí)最長的路徑。所述調(diào)度模塊，還用于計(jì)算所述父節(jié)點(diǎn)和所述終端節(jié)點(diǎn)之間形成的每條分支的最大運(yùn)算單元個(gè)數(shù)，選擇所述父節(jié)點(diǎn)和所述終端節(jié)點(diǎn)之間形成的每條分支的運(yùn)算單元個(gè)數(shù)最小的樹狀結(jié)構(gòu)作為最優(yōu)樹狀結(jié)構(gòu)。寄存器傳輸級所需要的加法器數(shù)目為根據(jù)各運(yùn)算條件所需的加法器的數(shù)量中的最大的加法器的數(shù)量。本發(fā)明可以降低EDA工具綜合時(shí)運(yùn)行時(shí)間，降低綜合電路的面積和功耗，能夠提高資源共享度并降低硬件電路開銷。


圖1為本發(fā)明實(shí)施例提供的數(shù)字大規(guī)模集成電路的資源共享方法流程圖；圖2為本發(fā)明第一實(shí)例的直接硬件映射結(jié)果；圖3為本發(fā)明第一實(shí)例的資源共享方法結(jié)果一；圖4為本發(fā)明第一實(shí)例的資源共享方法結(jié)果二 ；圖5為本發(fā)明第一實(shí)例的資源共享方法結(jié)果三；圖6為本發(fā)明第二實(shí)例的兩種不同資源共享機(jī)制的比較示意圖。
具體實(shí)施例方式本發(fā)明提供的技術(shù)數(shù)字大規(guī)模集成電路的資源共享方法包括在寄存器傳輸級確定硬件實(shí)現(xiàn)復(fù)雜度高的運(yùn)算單元，然后把每一個(gè)時(shí)鐘周期的運(yùn)算映射到指定的運(yùn)算單元電路上，通過多路開關(guān)來選擇運(yùn)算單元的輸入，避免出現(xiàn)組合環(huán)或者虛假關(guān)鍵路徑，降低硬件電路的開銷。參見圖1，本發(fā)明實(shí)施例提供了一種數(shù)字大規(guī)模集成電路的資源共享方法，具體包括以下步驟步驟1 找出每種工作條件下運(yùn)算單元的連接關(guān)系以及延時(shí)最長的路徑，也即關(guān)鍵路徑，形成樹狀結(jié)構(gòu)。步驟2 每個(gè)運(yùn)算單元看作一個(gè)節(jié)點(diǎn)。關(guān)鍵路徑的第一個(gè)節(jié)點(diǎn)稱作父節(jié)點(diǎn)，其深度為0 ；最后一個(gè)節(jié)點(diǎn)稱作終端節(jié)點(diǎn)，深度等級最大；其余為子節(jié)點(diǎn)。步驟3 對于子節(jié)點(diǎn)把其上一節(jié)點(diǎn)作為本節(jié)點(diǎn)的父節(jié)點(diǎn)，下一節(jié)點(diǎn)作為本節(jié)點(diǎn)的子節(jié)點(diǎn)，按照步驟2繼續(xù)迭代，并為其父節(jié)點(diǎn)和終端節(jié)點(diǎn)指點(diǎn)深度等級，直到所有的節(jié)點(diǎn)都有確定的深度等級。步驟4 根據(jù)步驟1中的樹狀結(jié)構(gòu)對不同節(jié)點(diǎn)進(jìn)行數(shù)據(jù)通路相連，但是同一級的節(jié)點(diǎn)之間以及子節(jié)點(diǎn)到父節(jié)點(diǎn)之間不能連線，只允許從父節(jié)點(diǎn)到其下層節(jié)點(diǎn)之間相連。步驟5 將步驟4映射成的樹狀結(jié)構(gòu)，計(jì)算父節(jié)點(diǎn)和終端節(jié)點(diǎn)每條分支之間的最大運(yùn)算單元個(gè)數(shù)，選擇父節(jié)點(diǎn)和終端節(jié)點(diǎn)每條分支之間的運(yùn)算單元個(gè)數(shù)最小的樹狀結(jié)構(gòu)，即為最優(yōu)樹狀結(jié)構(gòu)。通過以下具體實(shí)施例，本發(fā)明的方法可以得到詳細(xì)的闡明。第一實(shí)例對于下面的RTL代碼，把if分支稱作條件1，把else分支稱作條件2，其中條件1 和條件2下的邏輯可以映射為圖2左右兩部分所示的硬件架構(gòu)。即條件1下，al與a2之和用加法器Ul來實(shí)現(xiàn)，其和為tmpl ；tmpl與a3之和用加法器U2來實(shí)現(xiàn)，其和為tmp2 ；tmpl 與a4之和用加法器U3來實(shí)現(xiàn)，其和為tmp3 ； tmp2與tmp3之和用加法器U4來實(shí)現(xiàn)，其和為 rel。條件2下，a5與a6之和用加法器U5來實(shí)現(xiàn)，其和為tmp4 ；tmp4與a7之和用加法器 U6來實(shí)現(xiàn)，其和為re2。if (conditionl == 1) begintmpl = al 與 a2 ；tmp2 = a3+tmpl ；tmp3 = tmpl+a4 ；rel = tmp2+tmp3 ；endelse if (condition2 == 2)begintmp4a5+a6 ；re2 = tmp4+a7 ；end.................可以看出，在條件1下需要4個(gè)加法器，而條件2需要2個(gè)加法器。但這兩個(gè)條件不會同時(shí)成立，如果在這兩種條件下進(jìn)行硬件資源共享，最多只需要4個(gè)加法器就足夠了。 圖3-圖5分別給出了三種不同的資源共享方法。在圖3中，al與a2之和以及a5與a6之和均通過加法器Ul來實(shí)現(xiàn)，a3與tmp 1之和以及a7與tmp4之和均通過加法器U2來實(shí)現(xiàn)， 而a4與tmpl之和通過加法器U3來實(shí)現(xiàn)，tmp2與tmp3之和通過加法器U4來實(shí)現(xiàn)。在圖 4中，al與a2之和通過加法器Ul來實(shí)現(xiàn)，a3與tmpl之和以及a5與a6之和均通過加法器 U2來實(shí)現(xiàn)，a4與tmpl之和以及a7與tmp4之和均通過加法器U3來實(shí)現(xiàn)，而tmp2與tmp3 之和通過加法器U4來實(shí)現(xiàn)。在圖5中，al與a2之和以及a7與tmp4之和均通過加法器Ul 來實(shí)現(xiàn)，a3與tmpl之和通過加法器U2來實(shí)現(xiàn)，a4與tmpl之和通過加法器U3來實(shí)現(xiàn)，而 a5與a6之和以及tmp2與tmp3之和通過加法器U4來實(shí)現(xiàn)。對于方法一，如圖3，關(guān)鍵路徑是3個(gè)加法器的延時(shí)，U1-U2-U4或者U1-U3-U4。對于方法二，其關(guān)鍵路徑如圖4中虛線所示，為4個(gè)加法器的延時(shí)，在沒有利用資源共享的條件下，其關(guān)鍵路徑為3個(gè)加法器的延時(shí)， 很明顯，這應(yīng)該是一條虛假路徑，這會惡化電路的性能。最惡劣的情況是圖5中所示的路徑U1-U2-U4-U1，形成了一個(gè)組合環(huán)，這會增加綜合工具的運(yùn)行時(shí)間且會導(dǎo)致錯誤的運(yùn)行結(jié)果。對于方法一，代價(jià)是增添了多路開關(guān)，但是由于加法器實(shí)現(xiàn)復(fù)雜度遠(yuǎn)比多路開關(guān)大，所以本發(fā)明總體優(yōu)勢非常明顯。第二實(shí)例按照本發(fā)明的資源共享方法對表1與表2的運(yùn)算進(jìn)進(jìn)行優(yōu)化，其中rj，ij (j = 1， 2-18)分別表示復(fù)數(shù)寄存器Rj內(nèi)容的實(shí)虛部，cj (j = l，2…18)表示復(fù)數(shù)寄存器j的內(nèi)容， tj中間變量，不需要儲存，elk表示時(shí)鐘周期。S(C)表示交換復(fù)數(shù)c的實(shí)部與虛部。D(a，b) =(a+b)+j*(a_b)，a、b分別是某個(gè)復(fù)數(shù)寄存器的實(shí)虛部。A、B、C分別是常數(shù)sin ( π/8)， sin ( π /4)，cos ( π /8)。H表示寄存器保持上一個(gè)時(shí)鐘周期的內(nèi)容，X表示寄存器可以在隨機(jī)狀態(tài)。表1R1-R9流水線調(diào)度表
權(quán)利要求
1.一種數(shù)字大規(guī)模集成電路的資源共享方法，其特征在于，所述方法包括步驟10，在寄存器傳輸級設(shè)定所需要的加法器數(shù)目；步驟20，將每一個(gè)時(shí)鐘周期的運(yùn)算映射到指定的運(yùn)算單元電路上，通過多路開關(guān)來選擇運(yùn)算單元的輸入，所選擇的運(yùn)算單元形成的運(yùn)算單元電路中不存在組合環(huán)或者虛假關(guān)鍵路徑。
2.如權(quán)利要求1所述的數(shù)字大規(guī)模集成電路的資源共享方法，其特征在于，所述步驟 20具體包括步驟21 找出每種工作條件下運(yùn)算單元的連接關(guān)系以及關(guān)鍵路徑，每個(gè)運(yùn)算單元作為一個(gè)節(jié)點(diǎn)并形成樹狀結(jié)構(gòu)；所述關(guān)鍵路徑的第一個(gè)節(jié)點(diǎn)為父節(jié)點(diǎn)，其深度等級為0 ；所述關(guān)鍵路徑的最后一個(gè)節(jié)點(diǎn)為終端節(jié)點(diǎn)，其深度等級最大；所述父節(jié)點(diǎn)與終端節(jié)點(diǎn)之間的節(jié)點(diǎn)為子節(jié)點(diǎn)；所述關(guān)鍵路徑為延時(shí)最長的路徑；步驟22 確定所有子節(jié)點(diǎn)的深度等級；步驟23 通過多路開關(guān)來選擇運(yùn)算單元的輸入時(shí)，根據(jù)所述樹狀結(jié)構(gòu)對不同節(jié)點(diǎn)進(jìn)行數(shù)據(jù)通路相連，但是同一深度級的節(jié)點(diǎn)之間以及子節(jié)點(diǎn)到父節(jié)點(diǎn)之間不能進(jìn)行數(shù)據(jù)通路相連，只允許從父節(jié)點(diǎn)到其下層節(jié)點(diǎn)之間進(jìn)行數(shù)據(jù)通路相連。
3.如權(quán)利要求2所述的數(shù)字大規(guī)模集成電路的資源共享方法，其特征在于，所述步驟 23之后還包括計(jì)算所述父節(jié)點(diǎn)和所述終端節(jié)點(diǎn)之間所形成的每條分支的最大運(yùn)算單元個(gè)數(shù)，選擇所述父節(jié)點(diǎn)和所述終端節(jié)點(diǎn)之間所形成的每條分支的運(yùn)算單元個(gè)數(shù)最小的樹狀結(jié)構(gòu)作為最優(yōu)樹狀結(jié)構(gòu)。
4.如權(quán)利要求1所述的數(shù)字大規(guī)模集成電路的資源共享方法，其特征在于，步驟10中， 根據(jù)各運(yùn)算條件所需的加法器的數(shù)量，最大的加法器的數(shù)量即為寄存器傳輸級所需要的加法器數(shù)目。
5.一種數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)，其特征在于，所述系統(tǒng)包括加法器數(shù)目確定模塊，用于在寄存器傳輸級設(shè)定所需要的加法器數(shù)目；調(diào)度模塊，用于將每一個(gè)時(shí)鐘周期的運(yùn)算映射到指定的運(yùn)算單元電路上，通過多路開關(guān)來選擇運(yùn)算單元的輸入，所選擇的運(yùn)算單元形成的運(yùn)算單元電路中不存在出現(xiàn)組合環(huán)或者虛假關(guān)鍵路徑。
6.如權(quán)利要求5所述的數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)，其特征在于，所述調(diào)度模塊，用于找出每種工作條件下運(yùn)算單元的連接關(guān)系以及關(guān)鍵路徑，每個(gè)運(yùn)算單元作為一個(gè)節(jié)點(diǎn)并形成樹狀結(jié)構(gòu)；確定所有子節(jié)點(diǎn)的深度等級；通過多路開關(guān)來選擇運(yùn)算單元的輸入時(shí)，根據(jù)樹狀結(jié)構(gòu)對不同節(jié)點(diǎn)進(jìn)行數(shù)據(jù)通路相連，但是同一級的節(jié)點(diǎn)之間以及子節(jié)點(diǎn)到父節(jié)點(diǎn)之間不能連線，只允許從父節(jié)點(diǎn)到其下層節(jié)點(diǎn)之間相連；其中，所述關(guān)鍵路徑的第一個(gè)節(jié)點(diǎn)為父節(jié)點(diǎn)，其深度等級為0 ；所述關(guān)鍵路徑的最后一個(gè)節(jié)點(diǎn)為終端節(jié)點(diǎn)，深度等級最大；所述父節(jié)點(diǎn)與終端節(jié)點(diǎn)之間的節(jié)點(diǎn)為子節(jié)點(diǎn)；所述關(guān)鍵路徑為延時(shí)最長的路徑。
7.如權(quán)利要求6所述的數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)，其特征在于，所述調(diào)度模塊，還用于計(jì)算所述父節(jié)點(diǎn)和所述終端節(jié)點(diǎn)之間形成的每條分支的最大運(yùn)算單元個(gè)數(shù)， 選擇所述父節(jié)點(diǎn)和所述終端節(jié)點(diǎn)之間形成的每條分支的運(yùn)算單元個(gè)數(shù)最小的樹狀結(jié)構(gòu)作為最優(yōu)樹狀結(jié)構(gòu)。
8.如權(quán)利要求5所述的數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)，其特征在于，寄存器傳輸級所需要的加法器數(shù)目為根據(jù)各運(yùn)算條件所需的加法器的數(shù)量中的最大的加法器的數(shù)量。
全文摘要
本發(fā)明涉及一種數(shù)字大規(guī)模集成電路的資源共享系統(tǒng)及方法，屬于數(shù)字大規(guī)模集成電路領(lǐng)域。該數(shù)字大規(guī)模集成電路的資源共享方法，包括步驟10，在寄存器傳輸級設(shè)定所需要的加法器數(shù)目；步驟20，將每一個(gè)時(shí)鐘周期的運(yùn)算映射到指定的運(yùn)算單元電路上，通過多路開關(guān)來選擇運(yùn)算單元的輸入，避免出現(xiàn)組合環(huán)或者虛假關(guān)鍵路徑。本發(fā)明可以降低EDA工具綜合時(shí)運(yùn)行時(shí)間，降低綜合電路的面積和功耗。
文檔編號G06F17/50GK102314528SQ20101021980
公開日2012年1月11日 申請日期2010年7月7日 優(yōu)先權(quán)日2010年7月7日
發(fā)明者喬樹山, 黑勇 申請人:中國科學(xué)院微電子研究所