隨機存儲器CLK端在收到上升沿信號后到準備好輸出數(shù)據(jù)的間 隔。然后，讀取電路將D_out [η 1:0]端口讀入的數(shù)據(jù)轉(zhuǎn)換為雙軌協(xié)議編碼在D0_out [η 1:0] 和 Dl_out[nl:0]輸出。
[0077] f)異步電路系統(tǒng)檢測到D0_out[nl:0]和Dl_out[nl:0]有有效數(shù)據(jù)后，將數(shù)據(jù)讀 入；并根據(jù)四相雙軌協(xié)議將D_out_a端口電平拉高，作為對讀取電路的應答，表示數(shù)據(jù)已接 收到。
[0078] g)讀取電路在檢測到D_out_a端口為高電平后，根據(jù)四相雙軌協(xié)議將D0_ out[nl:0]和Dl_out[nl:0]端口電平全部拉低。
[0079] h)異步電路系統(tǒng)檢測到D0_out[nl:0]和Dl_out[nl:0]端口電平全部為低后根據(jù) 四相雙軌協(xié)議將D_out_a端口電平拉低，作為對讀取電路的應答，表示數(shù)據(jù)信號為空狀態(tài) 已接收到，完成一次讀取任務。
[0080] 綜上所述，采用本發(fā)明的寫入電路和讀取電路連接后，異步電路系統(tǒng)對同步隨機 存儲器的讀寫完全符合四相雙軌握手協(xié)議。在寫入操作時，異步電路系統(tǒng)作為任務的發(fā)送 端，寫入電路作為接收端。而在讀取操作時，異步電路系統(tǒng)先是作為任務發(fā)送端，讀取電路 作為接收端來傳遞讀取地址；當同步隨機存儲器輸出數(shù)據(jù)準備好之后，讀取電路又作為任 務發(fā)送端，而異步電路系統(tǒng)作為接收端，來傳遞從同步隨機存儲器中讀取的數(shù)據(jù)，從而完整 地將同步隨機存儲器插入四相雙軌握手協(xié)議的傳輸鏈中，同時將讀取時數(shù)據(jù)延遲輸出完全 封裝在讀取電路中，不需要對原有的符合四相雙軌握手協(xié)議的異步電路系統(tǒng)進行調(diào)整。
[0081] 上述的對實施例的描述是為便于該技術(shù)領域的普通技術(shù)人員能理解和應用本發(fā) 明。熟悉本領域技術(shù)的人員顯然可以容易地對這些實施例做出各種修改，并把在此說明的 一般原理應用到其他實施例中而不必經(jīng)過創(chuàng)造性的勞動。因此，本發(fā)明不限于這里的實施 例，本領域技術(shù)人員根據(jù)本發(fā)明的揭示，不脫離本發(fā)明范疇所做出的改進和修改都應該在 本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1. 一種異步電路系統(tǒng)對同步隨機存儲器的寫入電路，所述異步電路系統(tǒng)采用雙軌四 相握手協(xié)議，其特征在于：包括寫允許開啟電路部分、寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部 分、與啟動和與完成應答電路部分； 所述寫允許開啟電路部分用于根據(jù)所述異步電路系統(tǒng)的雙軌寫允許信號開啟所述同 步隨機存儲器的寫允許操作； 所述寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部分用于將所述異步電路系統(tǒng)的雙軌寫入地 址信號和寫入數(shù)據(jù)信號轉(zhuǎn)換為所述同步隨機存儲器的寫入地址信號和寫入數(shù)據(jù)信號； 所述寫啟動和寫完成應答電路部分用于向所述同步隨機存儲器發(fā)出寫啟動信號并向 所述異步電路系統(tǒng)發(fā)出寫完成信號。2. 根據(jù)權(quán)利要求1所述的異步電路系統(tǒng)對同步隨機存儲器的寫入電路，其特征在于： 所述寫允許開啟電路部分包括第一類與門和第一類三態(tài)門；所述第一類與門的兩個輸入端 分別連接所述異步電路系統(tǒng)的雙軌寫允許信號的兩個端口，輸出端連接所述第一類三態(tài)門 的控制使能端；所述第一類三態(tài)門的輸入端連接所述異步電路系統(tǒng)的雙軌寫允許信號中的 邏輯1信號端口，輸出端連接所述同步隨機存儲器的寫允許信號端口。3. 根據(jù)權(quán)利要求1所述的異步電路系統(tǒng)對同步隨機存儲器的寫入電路，其特征在于： 所述寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部分包括寫入地址轉(zhuǎn)換傳輸電路； 所述寫入地址轉(zhuǎn)換傳輸電路包括將所述異步電路系統(tǒng)的雙軌寫入地址信號的邏輯1 信號端口與所述同步隨機存儲器中對應的寫入數(shù)據(jù)地址端口連接的導線。4. 根據(jù)權(quán)利要求1所述的異步電路系統(tǒng)對同步隨機存儲器的寫入電路，其特征在于： 所述寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部分包括寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路； 所述寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路包括將所述異步電路系統(tǒng)中雙軌寫入數(shù)據(jù)信號的邏輯1 信號端口與所述同步隨機存儲器中對應的寫入數(shù)據(jù)端口連接的導線。5. 根據(jù)權(quán)利要求1所述的異步電路系統(tǒng)對同步隨機存儲器的寫入電路，其特征在于： 所述寫啟動和寫完成應答電路部分包括至少一個第一類或門、至少一個第二類或門以及第 一類C單元電路； 每個第一類或門的輸入端與所述異步電路系統(tǒng)的一對地址輸出端口連接、每個第二類 或門的輸入端與所述異步電路系統(tǒng)的一對數(shù)據(jù)輸出端口連接； 每個第一類或門和第二類或門的輸出端均連接第一類C單元電路的不同輸入端，第一 類C單元電路還有一個輸入端連接所述異步電路系統(tǒng)中雙軌寫允許信號中的邏輯0信號端 P； 第一類C單元電路的輸出端包括兩路分支；一路分支直接連接所述同步隨機存儲器 的時鐘信號端口，另一路分支串聯(lián)第一延遲電路后連接所述異步電路系統(tǒng)的寫完成應答端 □〇6. -種異步電路系統(tǒng)對同步隨機存儲器的讀取電路，所述異步電路系統(tǒng)采用雙軌四 相握手協(xié)議，其特征在于：包括讀允許開啟電路部分、讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部 分、讀開啟和讀完成應答電路部分； 所述讀允許開啟電路部分用于根據(jù)所述異步電路系統(tǒng)的雙軌讀允許信號開啟所述同 步隨機存儲器的讀允許操作； 所述讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部分用于將所述異步電路系統(tǒng)的雙軌讀取地 址信號轉(zhuǎn)換為所述同步隨機存儲器的讀取地址信號以及將從所述同步隨機存儲器讀取的 信號轉(zhuǎn)換為所述異步電路系統(tǒng)的雙軌數(shù)據(jù)信號； 所述讀開啟和讀完成應答電路部分用于向所述同步隨機存儲器發(fā)出讀取啟動信號并 向所述異步電路系統(tǒng)發(fā)出讀取完成信號。7. 根據(jù)權(quán)利要求6所述的異步電路系統(tǒng)對同步隨機存儲器的讀取電路，其特征在于： 所述讀允許開啟電路部分包括第二類與門和第二類三態(tài)門； 第二類與門的兩個輸入端分別連接所述異步電路系統(tǒng)的雙軌讀允許信號的兩個端口， 輸出端連接第二類三態(tài)門的控制使能端； 第二類三態(tài)門的輸入端連接所述異步電路系統(tǒng)的雙軌讀允許信號中的邏輯1信號端 口，輸出端連接所述同步隨機存儲器的讀允許信號端口。8. 根據(jù)權(quán)利要求6所述的異步電路系統(tǒng)對同步隨機存儲器的讀取電路，其特征在于： 所述讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部分包括讀取地址轉(zhuǎn)換傳輸電路； 所述讀取地址轉(zhuǎn)換傳輸電路包括直接連接所述異步電路系統(tǒng)的雙軌讀取地址信號的 邏輯1信號端口和所述同步隨機存儲器中讀取地址的對應端口的導線。9. 根據(jù)權(quán)利要求6所述的異步電路系統(tǒng)對同步隨機存儲器的讀取電路，其特征在于： 所述讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部分包括讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路； 所述讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路包括（nl+1)個分支電路；每個分支電路均包括第一類反 相器、第二類C單元電路和兩個第三類與門； 每個所述分支電路中，第一類反相器的輸入端連接所述同步隨機存儲器讀取的第jl位數(shù)據(jù)信號；第二類C單元電路包括兩個輸入端口和一個輸出端口，一個輸入端口連接所 述讀開啟和讀完成應答電路部分的輸出，另一個輸入端口連接第二類反相器的輸出端，輸 出端口連接兩個第三類與門的一個輸入端，第二類反相器的輸入端連接所述異步電路系統(tǒng) 的讀取完成應答端口； 第一個第三類與門的另一個輸入端連接第一類反相器的輸出端，輸出端連接所述異步 電路系統(tǒng)的第j1位雙軌讀取數(shù)據(jù)的邏輯〇信號端口；第二個第三類與門的另一個輸入端連 接所述同步隨機存儲器的第jl位讀取數(shù)據(jù)信號端口，輸出端連接所述異步電路系統(tǒng)的第 jl位雙軌讀取數(shù)據(jù)的邏輯1信號端口； 其中，（nl+1)為所述異步電路系統(tǒng)的雙軌讀取數(shù)據(jù)信號的位數(shù)；0 <jl<nl。10. 根據(jù)權(quán)利要求9所述的異步電路系統(tǒng)對同步隨機存儲器的讀取電路，其特征在于： 所述讀開啟和讀完成應答電路部分包括至少一個第三類或門、第三類C單元電路； 所述異步電路系統(tǒng)的每對雙軌讀取地址端口連接不同的第三類或門的兩個輸入端；每 個第三類或門的輸出端分別連接第三類C單元電路的不同的輸入端，第三類C單元電路還 有一個輸入端連接所述異步電路系統(tǒng)的雙軌讀允許信號中的邏輯1信號端口； 第三類C單元電路的輸出包括三路分支；第一路分支直接連接所述同步隨機存儲器 的時鐘信號端口，第二路分支串聯(lián)第二延遲電路后連接所述異步電路系統(tǒng)的讀完成應答端 口，第三路分支串聯(lián)第三延遲電路后形成（nl+1)路分支，分別與各第二類C單元電路的一 個輸入端口連接。
【專利摘要】本發(fā)明提出了一種異步電路系統(tǒng)對同步隨機存儲器的寫入電路和讀取電路，該異步電路系統(tǒng)采用雙軌四相握手協(xié)議。該寫入電路包括寫允許開啟電路部分、寫入地址和寫入數(shù)據(jù)轉(zhuǎn)換傳輸電路部分、寫啟動和寫完成應答電路部分。該讀取電路包括讀允許開啟電路部分、讀取地址和讀取數(shù)據(jù)轉(zhuǎn)換傳輸電路部分、讀開啟和讀完成應答電路部分。采用本發(fā)明的寫入電路和讀取電路連接后，異步電路系統(tǒng)對同步隨機存儲器的讀寫完全符合四相雙軌握手協(xié)議，完整地將同步隨機存儲器插入四相雙軌握手協(xié)議的傳輸鏈中，同時將讀取時數(shù)據(jù)延遲輸出完全封裝在讀取電路中，不需要對原有的符合四相雙軌握手協(xié)議的異步電路系統(tǒng)進行調(diào)整。
【IPC分類】G11C7/10
【公開號】CN105355229
【申請?zhí)枴緾N201510718532
【發(fā)明人】岑峰
【申請人】同濟大學
【公開日】2016年2月24日
【申請日】2015年10月29日