與晶體管Trl2、Trl6的漏極端子連接。晶體管Trl5的漏極端子與時(shí)鐘端子CKB連接，晶體管Tr 15的源極端子與晶體管Trll的柵極端子連接，晶體管Tr 15的柵極端子被施加高電平電位VDD。電容C2設(shè)置在晶體管Trll的柵極-漏極間。晶體管Trl6的源極端子與晶體管Trl的柵極端子連接，晶體管Trl6的柵極端子被施加高電平電位VDD。晶體管Trll、Trl2、Trl5作為輸出控制部起作用，晶體管Trl6作為耐壓用晶體管起作用。以下，將晶體管Trll的柵極端子所連接的節(jié)點(diǎn)稱為n4，將晶體管Trl6的漏極端子所連接的節(jié)點(diǎn)稱為π5，將晶體管Trl6的源極端子所連接的節(jié)點(diǎn)稱為η6。單位電路16b是在單位電路16a中將晶體管Tra的源極端子的連接目的地變更為時(shí)鐘端子CKA而得到的。
[0179]本實(shí)施方式的移位寄存器的時(shí)序圖與圖6所示的時(shí)序圖相同。圖24是本實(shí)施方式的移位寄存器的信號(hào)波形圖。參照?qǐng)D24對(duì)單位電路16a、16b的動(dòng)作進(jìn)行說明。在時(shí)刻ta之前，節(jié)點(diǎn)n3、n5、n6的電位和輸出信號(hào)OUT是不定的。通過在此時(shí)將時(shí)鐘信號(hào)CK1、CK2控制為低電平，節(jié)點(diǎn)n4的電位成為低電平。在時(shí)刻ta，初始化信號(hào)INIT從低電平變化為高電平。與此相伴，晶體管Tra、Trb、Trd導(dǎo)通。通過晶體管Tra、Trb導(dǎo)通，節(jié)點(diǎn)n6的電位和輸出信號(hào)OUT被初始化為低電平。此時(shí)，節(jié)點(diǎn)n5的電位也被初始化為低電平。通過晶體管Trd導(dǎo)通，節(jié)點(diǎn)n3的電位被初始化為高電平。
[0180]在時(shí)刻tl之前，節(jié)點(diǎn)n4?n6的電位和輸出信號(hào)OUT為低電平，節(jié)點(diǎn)n3的電位為(VDD-Vth)。在時(shí)刻tl，輸入信號(hào)IN和時(shí)鐘信號(hào)CKB從低電平變化為高電平。與此相伴，從時(shí)鐘端子CKB向節(jié)點(diǎn)n4流動(dòng)通過晶體管Trl5的電流，節(jié)點(diǎn)n4的電位上升(節(jié)點(diǎn)n4的充電)。當(dāng)節(jié)點(diǎn)π4的電位超過規(guī)定電平時(shí)，晶體管Trll導(dǎo)通。此時(shí)輸入信號(hào)IN為高電平，因此，從輸入端子IN向節(jié)點(diǎn)η5流動(dòng)通過晶體管Trll的電流，節(jié)點(diǎn)η5的電位上升。當(dāng)節(jié)點(diǎn)η4的電位上升至(VDD-Vth)時(shí)，晶體管Trl5截止，節(jié)點(diǎn)η4在此以后成為浮置狀態(tài)。在晶體管Tr 15截止后，節(jié)點(diǎn)η5的電位也繼續(xù)上升。當(dāng)節(jié)點(diǎn)η5的電位上升時(shí)，節(jié)點(diǎn)η4的電位通過晶體管Trll的柵極-溝道間的電容和電容C2被提升而上升(節(jié)點(diǎn)η4的提升)。當(dāng)節(jié)點(diǎn)η4的電位成為(VDD+Vth)以上時(shí)，節(jié)點(diǎn)n5的電位成為高電平電位VDD。
[0181]此時(shí)晶體管Trl6為導(dǎo)通狀態(tài)，因此，當(dāng)節(jié)點(diǎn)n5的電位從低電平變化為高電平時(shí)，節(jié)點(diǎn)n6的電位也同樣地變化(節(jié)點(diǎn)n6的充電)。但是，當(dāng)節(jié)點(diǎn)n6的電位上升至(VDD-Vth)時(shí)，晶體管Trl6截止，節(jié)點(diǎn)n5和節(jié)點(diǎn)n6電分離。因此，節(jié)點(diǎn)n6的電位在該時(shí)刻只會(huì)上升至(VDD-Vth)。當(dāng)節(jié)點(diǎn)n6的電位超過規(guī)定電平時(shí)，晶體管Trl導(dǎo)通。另外，在時(shí)刻tl，晶體管Trl3、Trl4導(dǎo)通。因此，節(jié)點(diǎn)n3的電位下降至接近VSS的低電平電位，晶體管Trl2截止。
[0182]在時(shí)刻t2，時(shí)鐘信號(hào)CKB和輸入信號(hào)IN變化為低電平。與此相伴，晶體管Trl5導(dǎo)通，從節(jié)點(diǎn)n4向時(shí)鐘端子CKB流動(dòng)通過晶體管Trl5的電流，節(jié)點(diǎn)n4的電位下降而成為低電平(節(jié)點(diǎn)n4的放電)。當(dāng)節(jié)點(diǎn)n4的電位成為規(guī)定電平以下時(shí)，晶體管Trll截止。在晶體管Trll截止后，節(jié)點(diǎn)n5、n6的電位也不變化，晶體管Trl也保持導(dǎo)通狀態(tài)。另外，在時(shí)刻t2，晶體管Trl3、Trl4截止。在晶體管Trl3、Trl4截止后，節(jié)點(diǎn)n3的電位也保持低電平。
[0183]在時(shí)刻t3，時(shí)鐘信號(hào)CKA從低電平變化為高電平。與此相伴，在時(shí)刻t3以后，進(jìn)行節(jié)點(diǎn)n6的提升，沒有閾值下降的高電平電位VDD作為輸出信號(hào)OUT被輸出。在時(shí)刻t4，時(shí)鐘信號(hào)CKA變化為低電平。與此相伴，輸出信號(hào)OUT變化為低電平。另外，節(jié)點(diǎn)n6的提升結(jié)束，因此，節(jié)點(diǎn)n6的電位下降至(VDD-Vth)。
[0184]在時(shí)刻t5，時(shí)鐘信號(hào)CKB變化為高電平。與此相伴，節(jié)點(diǎn)n4的電位上升至(VDD-Vth)，晶體管Trll導(dǎo)通。此時(shí)輸入信號(hào)IN為低電平，因此，從節(jié)點(diǎn)n6向輸入端子IN流動(dòng)通過晶體管Trll、Trl6的電流。另外，在時(shí)刻t5，晶體管Trl3導(dǎo)通。因此，節(jié)點(diǎn)n3的電位上升至(VDD-Vth)，晶體管Trl2導(dǎo)通。由此，節(jié)點(diǎn)n5、n6的電位成為低電平(節(jié)點(diǎn)n6的放電)。
[0185]在單位電路16a中，在動(dòng)作時(shí)，節(jié)點(diǎn)n6的電位通過提升而最高成為(VDD_Vth+a)。在節(jié)點(diǎn)π6的提升期間，輸出信號(hào)OUT的電位為VDD，因此，晶體管Tra的源極-漏極間被施加電壓(a -Vth)。電壓(a -Vth)比晶體管的驅(qū)動(dòng)電壓低。在單位電路16b中也與此同樣。因此，根據(jù)本實(shí)施方式的移位寄存器，能夠在動(dòng)作時(shí)不對(duì)晶體管Tra的源極-漏極間施加高電壓而進(jìn)行初始化。
[0186]另外，在單位電路16a中，在節(jié)點(diǎn)n6的提升期間，節(jié)點(diǎn)n5的電位為VDD，因此，晶體管Trll的柵極-源極間和源極-漏極間被施加比晶體管的驅(qū)動(dòng)電壓低的電壓(VDD-VSS)。晶體管Trl2的柵極-漏極間和源極-漏極間也被施加相同的電壓。另外，晶體管Trl6的柵極-源極間和源極-漏極間被施加電壓(α-Vth)。通過這樣使用晶體管Trl6，對(duì)晶體管TrlUTrl2的端子間施加比驅(qū)動(dòng)電壓低的電壓，能夠防止晶體管Trll、Trl2的劣化和破壞。
[0187]另外，在單位電路16a中，通過晶體管Trl5的作用，在輸入信號(hào)IN為高電平的期間的一部分，節(jié)點(diǎn)n4成為浮置狀態(tài)。因此，節(jié)點(diǎn)n4的電位變得比高電平電位VDD高，節(jié)點(diǎn)n5的電位上升至沒有閾值下降的高電平電位VDD。因此，當(dāng)輸出信號(hào)OUT成為高電平時(shí)，節(jié)點(diǎn)π6的電位通過提升而上升至(VDD-Vth+α)。在單位電路16b中也與此同樣。因此，根據(jù)本實(shí)施方式的移位寄存器，能夠?qū)w管Trl的柵極端子施加與時(shí)鐘信號(hào)CKA的高電平電位相比充分高的電位，使輸出信號(hào)OUT的鈍化變小。另外，即使在晶體管的閾值電壓原本就高的情況下、或者由于溫度變化或晶體管的劣化而變高的情況下，也能夠抑制波形鈍化的影響，使相對(duì)于晶體管的閾值電壓的變動(dòng)的動(dòng)作裕度變大。
[0188]這樣，單位電路16a包括:輸出晶體管Trl，該輸出晶體管Trl的第I導(dǎo)通端子與時(shí)鐘端子CKA連接，該輸出晶體管Trl的第2導(dǎo)通端子與輸出端子OUT連接；耐壓用晶體管Trl6，該耐壓用晶體管Trl6的第I導(dǎo)通端子與第I節(jié)點(diǎn)(節(jié)點(diǎn)n5)連接，該耐壓用晶體管Trl6的第2導(dǎo)通端子與輸出晶體管Trl的控制端子連接，該耐壓用晶體管Trl6的控制端子被固定地施加導(dǎo)通電位(高電平電位);對(duì)第I節(jié)點(diǎn)切換地施加導(dǎo)通電位和截止電位(低電平電位)的輸出控制部(晶體管Trll、Trl2、Trl5);初始化晶體管Tra，該初始化晶體管Tra的第I導(dǎo)通端子與輸出晶體管Trl的控制端子連接，該初始化晶體管Tra的第2導(dǎo)通端子與輸出端子OUT連接，該初始化晶體管Tra的控制端子被提供初始化信號(hào)INIT ;和輸出初始化晶體管Trb，該輸出初始化晶體管Trb的第I導(dǎo)通端子與輸出端子OUT連接，該輸出初始化晶體管Trb的第2導(dǎo)通端子被固定地施加截止電位，該輸出初始化晶體管Trb的控制端子被提供初始化信號(hào)INIT。在單位電路16b中，初始化晶體管Tra的第2導(dǎo)通端子與時(shí)鐘端子CKA連接。因此，根據(jù)本實(shí)施方式的移位寄存器，與第I實(shí)施方式同樣，能夠在動(dòng)作時(shí)不對(duì)初始化晶體管Tra的導(dǎo)通端子間施加高電壓而進(jìn)行初始化。
[0189]另外，通過耐壓用晶體管Trl6的作用，在輸出具有導(dǎo)通電位的時(shí)鐘信號(hào)時(shí)，第I節(jié)點(diǎn)的電位不會(huì)從由輸出控制部施加的導(dǎo)通電位變化。因此，能夠防止對(duì)與第I節(jié)點(diǎn)連接的晶體管Trll、Trl2的端子間施加高電壓。
[0190](第8實(shí)施方式)
[0191]圖25是表示本發(fā)明的第8實(shí)施方式的移位寄存器的結(jié)構(gòu)的框圖。圖25所示的移位寄存器30通過將η個(gè)單位電路31多級(jí)連接而構(gòu)成。單位電路31具有時(shí)鐘端子CKA、CKB、輸入端子ΙΝ1、ΙΝ2、初始化端子ΙΝΙΤ、控制端子UD、UDB(未圖示)和輸出端子OUT。從外部對(duì)移位寄存器30供給觸發(fā)脈沖ST、2相的時(shí)鐘信號(hào)CK1、CK2、初始化信號(hào)INIT和控制信號(hào)UD、UDB(未圖示)。時(shí)鐘信號(hào)CKl、CK2與第I實(shí)施方式的移位寄存器10(圖3)同樣地被提供給各端子。初始化信號(hào)INIT和控制信號(hào)UD、UDB分別被提供給η個(gè)單位電路31的初始化端子INIT和控制端子UD、UDB。觸發(fā)脈沖ST被提供給第I級(jí)的單位電路31的輸入端子INl和第η級(jí)的單位電路31的輸入端子ΙΝ2。單位電路31的輸出信號(hào)OUT作為輸出信號(hào)01?On被輸出至外部，并且被提供給下一級(jí)的單位電路31的輸入端子INl和前一級(jí)的單位電路31的輸入端子ΙΝ2。
[0192]單位電路31使用圖26所示的單位電路3Ia或圖27所示的單位電路3lb。單位電路31a是在單位電路16a(圖22)中增加掃描切換電路32而得到的。控制信號(hào)UD在正向掃描時(shí)被控制為高電平，在反向掃描時(shí)被控制為低電平?？刂菩盘?hào)UDB是控制信號(hào)UD的反轉(zhuǎn)信號(hào)。掃描切換電路32按照控制信號(hào)UD、UDB，在正向掃描時(shí)輸出輸入信號(hào)IN1，在反向掃描時(shí)輸出輸入信號(hào)IN2。掃描切換電路32的輸出信號(hào)Os被提供給晶體管Trll的漏極端子。單位電路31b是在單位電路31a中將晶體管Tra的源極端子的連接目的地變更為時(shí)鐘端子CKA而得到的。以下，將掃描切換電路32的輸出端子Os所連接的節(jié)點(diǎn)稱為n7。
[0193]在正向掃描時(shí)，單位電路31將前一級(jí)的單位電路31的輸出信號(hào)OUT作為輸入信號(hào)而進(jìn)行動(dòng)作。此時(shí)移位寄存器30的輸出信號(hào)01?On按升序成為高電平(參照?qǐng)D6)。在反向掃描時(shí)，單位電路31將下一級(jí)的單位電路31的輸出信號(hào)OUT作為輸入信號(hào)而進(jìn)行動(dòng)作。此時(shí)移位寄存器30的輸出信號(hào)01?On按降序(On、On-1、……、01的順序)成為高電平(參照?qǐng)D28)。
[0194]圖29?圖31是表示掃描切換電路32的例子的電路圖。在圖29所示的掃描切換電路32p中，在正向掃描時(shí)，晶體管Tr21導(dǎo)通，晶體管Tr22截止。此時(shí)掃描切換電路32p將被提供給輸入端子INl的前一級(jí)的單位電路31的輸出信號(hào)OUT提供給節(jié)點(diǎn)n7。在反向掃描時(shí)，晶體管Tr21截止，晶體管Tr22導(dǎo)通。此時(shí)掃描切換電路32p將被提供給輸入端子IN2的下一級(jí)的單位電路31的輸出信號(hào)OUT提供給節(jié)點(diǎn)n7。通過使用掃描切換電路32p選擇輸入信號(hào)，如圖6和圖28所示能夠切換掃描方向。
[0195]在掃描切換電路32p中，從輸出端子Os輸出的高電平電位為(VDD-Vth)，因此，動(dòng)作裕度小。于是，為了使動(dòng)作裕度變大，可以使用圖30所示的掃描切換電路32q或圖31所示的掃描切換電路32r代替掃描切換電路32p。
[0196]在掃描切換電路32r中，將晶體管Tr34的柵極端子所連接的節(jié)點(diǎn)稱為n8。在掃描切換電路32r中，在正向掃描時(shí)，通過晶體管Tr32的作用，節(jié)點(diǎn)n8的電位成為(VDD-Vth)，節(jié)點(diǎn)n8成為浮置狀態(tài)。當(dāng)輸入信號(hào)INl從低電平變化為高電平時(shí)，節(jié)點(diǎn)n8的電位通過晶體管Tr34的柵極-溝道間的電容被提升而上升。因此，能夠從輸出端子Os輸出沒有閾值下降的高電平電位VDD。晶體管Tr33在此時(shí)防止晶體管Tr31被施加高電壓。在反向掃描時(shí)，晶體管Tr31、Tr33導(dǎo)通，因此，節(jié)點(diǎn)n8的電位與控制信號(hào)UD同樣成為低電平，晶體管Tr34截止。通過使用掃描切換電路32r，能夠在使動(dòng)作裕度變大的同時(shí)切換掃描方向。
[0197]在使用掃描切換電路32q的情況下，在正向掃描時(shí)，晶體管Tr24、Tr26的柵極端子分別被提供(VDD-Vth)和VSS。在反向掃描時(shí)，晶體管Tr24、Tr26的柵極端子分別被提供VSS和(VDD-Vth)。因此，利用掃描切換電路32q也能夠得到與掃描切換電路32r同樣的效果O
[0198]根據(jù)本實(shí)施方式的移位寄存器，對(duì)于切換掃描方向的移位寄存器，能夠在動(dòng)作時(shí)不對(duì)晶體管Tra的源極-漏極間施加高電壓而進(jìn)行初始化。另外，通過使用圖30和圖31所示的掃描切換電路32q、32r，能夠?qū)斎胄盘?hào)IN1、IN2通過的晶體管的柵極端子提供沒有閾值下降的高電平電位VDD，使動(dòng)作裕度變大。
[0199](第9實(shí)施方式)
[0200]本發(fā)明的第9實(shí)施方式的移位寄存器具有圖3所示的結(jié)構(gòu)。但是，本實(shí)施方式的移位寄存器具備圖32所示的單位電路17a或圖33所示的單位電路17b代替單位電路11。單位電路17a是使用P溝道型晶體管構(gòu)成單位電路16a(圖22)而得到的。單位電路17a包括 11 個(gè) P 溝道型晶體管 Trpl、Trp4、Trpll ?Trpl6、Trpa、Trpb、Trpd、電容 C1、C2 和電阻Rl。單位電路17b是在單位電路17a中將晶體管Trpa的漏極端子的連接目的地變更為時(shí)鐘端子CKA而得到的。
[0201]通常，為了使用P溝道型晶體管來構(gòu)成使用N溝道型晶體管構(gòu)成的電路，只要將N溝道型晶體管置換為P溝道型晶體管，調(diào)換電源的極性(使高電平電位VDD和低電平電位VSS反過來)，使輸入信號(hào)的極性反轉(zhuǎn)即可(使高電平和低電平反過來)。圖34是本實(shí)施方式的移位寄存器的信號(hào)波形圖。圖34所示的信號(hào)波形圖是對(duì)于圖24所示的信號(hào)波形圖使信號(hào)和節(jié)點(diǎn)的電位的極性反轉(zhuǎn)而得到的。
[0202]根據(jù)本實(shí)施方式的移位寄存器，對(duì)于使用P溝道型晶體管構(gòu)成的移位寄存器，能夠在動(dòng)作時(shí)不對(duì)晶體管Trpa的源極-漏極間施加高電壓而進(jìn)行初始化。此外，在此，作為例子，對(duì)使用P溝道型晶體管構(gòu)成第7實(shí)施方式的單位電路16a、16b的情況進(jìn)行了說明，但是對(duì)于第I?第6和第8實(shí)施方式以及后述的第10?第16實(shí)施方式的單位電路也能夠應(yīng)用同樣的方法。
[0203](第10實(shí)施方式)
[0204]本發(fā)明的第10實(shí)施方式的移位寄存器具有圖14所示的結(jié)構(gòu)。但是，本實(shí)施方式的移位寄存器具備圖35所示的單位電路22a或圖36所示的單位電路22b代替單位電路21。單位電路22a是從單位電路21a(圖15)中刪除電容Cl，增加N溝道型晶體管Trl7，并變更晶體管Tra的漏極端子的連接目的地而得到的。晶體管Trl7、Tra的漏極端子與晶體管Tr2的源極端子連接，晶體管Tr 17的源極端子與晶體管Trl的柵極端子連接，晶體管Tr 17的柵極端子被施加高電平電位VDD。晶體管Tr 17作為耐壓用晶體管起作用。單位電路22b是在單位電路22a中將晶體管Tra的源極端子的連接目的地變更為時(shí)鐘端子CKA而得到的。以下，將晶體管Trl7的漏極端子所連接的節(jié)點(diǎn)稱為n9，將晶體管Trl7的源極端子所連接的節(jié)點(diǎn)稱為nlO。
[0205]圖37是本實(shí)施方式的移位寄存器的信號(hào)波形圖。圖37所示的信號(hào)波形圖是從圖18所示的信號(hào)波形圖刪除節(jié)點(diǎn)nl的電位的變化，并增加節(jié)點(diǎn)n9、nl0的電位的變化而得到的。與包含晶體管Trl6的單位電路16a(圖22)同樣，在包含晶體管Trl7的單位電路22a、22b中，在節(jié)點(diǎn)nlO的提升期間，晶體管Tr2、Tr3、Tra的端子間也被施加比晶體管的驅(qū)動(dòng)電壓低的電壓。因此，根據(jù)本實(shí)施方式的移位寄存器，能夠防止晶體管的劣化和破壞。
[0206]另外，在單位電路22a、22b中，通過晶體管Tr6的作用，在輸入信號(hào)INa為高電平的期間的一部分，節(jié)點(diǎn)n2成為浮置狀態(tài)。因此，節(jié)點(diǎn)n2的電位變得比高電平電位VDD高，晶體管Tr2的輸出阻抗變低，因此，能夠高速地進(jìn)行節(jié)點(diǎn)nlO的充電。因此，即使在動(dòng)作頻率高的情況下，節(jié)點(diǎn)nlO的電位也在規(guī)定時(shí)間內(nèi)到達(dá)(VDD-Vth)。因此，根據(jù)本實(shí)施方式的移位寄存器，與對(duì)不包含晶體管Tr6的移位寄存器進(jìn)行耐壓對(duì)策的情況相比，能夠在防止晶體管的劣化和破壞的同時(shí)使動(dòng)作裕度變大。
[0207]這樣，單位電路22a包括:輸出晶體管Trl，該輸出晶體管Trl的第I導(dǎo)通端子與時(shí)鐘端子CKA連接，該輸出晶體管Trl的第2導(dǎo)通端子與輸出端子OUT連接；耐壓用晶體管Trl7，該耐壓用晶體管Trl7的第I導(dǎo)通端子與第I節(jié)點(diǎn)(節(jié)點(diǎn)n9)連接，該耐壓用晶體管Trl7的第2導(dǎo)通端子與輸出晶體管Trl的控制端子連接，該耐壓用晶體管Trl7的控制端子被固定地施加導(dǎo)通電位(高電平電位);對(duì)第I節(jié)點(diǎn)切換地施加導(dǎo)通電位和截止電位(低電平電位)的輸出控制部(晶體管Tr2、Tr3、Tr6、Tr7、Trc);初始化晶體管Tra，該初始化晶體管Tra的第I導(dǎo)通端子與輸出晶體管Trl的控制端子連接，該初始化晶體管Tra的第2導(dǎo)通端子與輸出端子OUT連接，該初始化晶體管Tra的控制端子被提供初始化信號(hào)INIT ;和輸出初始化晶體管Trb，該輸出初始化晶體管Trb的第I導(dǎo)通端子與輸出端子OUT連接，該輸出初始化晶體管Tr