移位寄存器的制造方法
【專利摘要】本發(fā)明公開了一種移位寄存器，包括：第一開關(guān)、第二開關(guān)、第一電容、第三開關(guān)與第四開關(guān)。第一開關(guān)依據(jù)控制信號，選擇性地將第一時脈信號導(dǎo)通至第一輸出端作為第一輸出信號。第二開關(guān)依據(jù)彼此反相的第二時脈信號與第三時脈信號，選擇性地使第一輸出信號的電壓位準(zhǔn)等于第二時脈信號的電壓位準(zhǔn)。第一電容用以將第一輸出信號的電壓變化耦合至控制信號。第三開關(guān)用以依據(jù)第一輸入信號，選擇性地將控制信號的電壓位準(zhǔn)定義至第一電壓。第四開關(guān)用以依據(jù)第二時脈信號與第三時脈信號，選擇性地使控制信號的電壓位準(zhǔn)等于第二時脈信號的電壓位準(zhǔn)。
【專利說明】移位寄存器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于一種移位寄存器，特別關(guān)于移位寄存器的電路結(jié)構(gòu)。

【背景技術(shù)】
[0002]移位寄存器(shift register)于數(shù)字電路中用來控制相鄰的多個電路依序作動。舉例來說，移位寄存器可以用于顯示面板中的源極驅(qū)動器中的一個重要元件。而由于薄膜晶體管(thin-film transistor, TFT)制程可以實(shí)作于顯示面板中的玻璃基板上，因此的顯示面板產(chǎn)品中被廣泛的應(yīng)用。源極驅(qū)動器及其中的移位寄存器也可以用薄膜晶體管制程制作。
[0003]然而，薄膜晶體管本身的特性可能因?yàn)橹瞥套儺惢蚴情L期使用造成的變異，因此不再是預(yù)設(shè)的數(shù)值。其中以臨界電壓(threshold voltage, VTH)的變異最為重要。而就移位寄存器而言，薄膜晶體管的臨界電壓變異，可能造成移位寄存器中的某些晶體管開關(guān)無法如預(yù)期的被關(guān)閉，進(jìn)而造成輸出信號電壓不如預(yù)期，并且會有漏電流造成非預(yù)期的能量損耗。


【發(fā)明內(nèi)容】

[0004]本發(fā)明提出一種移位寄存器，所述的移位寄存器中，至少一個用來重置輸出信號的晶體管開關(guān)，其輸入端與控制端分別被連接至相位相反的兩個數(shù)字信號。因此，此一晶體管開關(guān)在沒有要重置輸出信號時，因?yàn)檩斎攵伺c控制端電壓反相，因此能更確實(shí)的被關(guān)閉。據(jù)此，本發(fā)明所提出的移位寄存器可以免于晶體管開關(guān)的臨界電壓變異造成的問題。
[0005]依據(jù)本發(fā)明一個或多個實(shí)施例所公開的一種移位寄存器，包括:第一開關(guān)、第二開關(guān)、第一電容、第三開關(guān)與第四開關(guān)。其中，第一開關(guān)依據(jù)控制信號，選擇性地將第一時脈信號導(dǎo)通至第一輸出端作為第一輸出信號。第二開關(guān)依據(jù)第二時脈信號與第三時脈信號，選擇性地使第一輸出信號的電壓位準(zhǔn)等于第二時脈信號的電壓位準(zhǔn)，并且，第二時脈信號與第三時脈信號反相。第一電容電性耦接于第一輸出端與控制信號之間，用以將第一輸出信號的電壓變化耦合至控制信號。第三開關(guān)用以依據(jù)第一輸入信號，選擇性地將控制信號的電壓位準(zhǔn)定義至第一電壓。第四開關(guān)用以依據(jù)第二時脈信號與第三時脈信號，選擇性地使控制信號的電壓位準(zhǔn)等于第二時脈信號的電壓位準(zhǔn)。
[0006]綜上所述，依據(jù)本發(fā)明所公開的移位寄存器，其中用于重置輸出信號(也就是將輸出信號的電壓位準(zhǔn)拉低)的一個或多個開關(guān)，其第一端所連接的時脈信號與控制端所連接的時脈信號彼此反相，從而使此開關(guān)于不需要重置輸出信號時導(dǎo)通的可能性降低，因此降低了額外消耗能量的可能性。
[0007]以上的關(guān)于本
【發(fā)明內(nèi)容】
的說明及以下的實(shí)施方式的說明用以示范與解釋本發(fā)明的精神與原理，并且提供本發(fā)明的專利申請范圍更進(jìn)一步的解釋。

【專利附圖】

【附圖說明】
[0008]圖1為依據(jù)本發(fā)明一實(shí)施例的移位寄存器電路示意圖。
[0009]圖2為圖1中各信號的時序圖。
[0010]圖3A為依據(jù)本發(fā)明另一實(shí)施例的移位寄存器電路示意圖。
[0011]圖3B為圖3A中各信號的時序圖。
[0012]圖4A為依據(jù)本發(fā)明另一實(shí)施例的移位寄存器電路示意圖。
[0013]圖4B為圖4A中各信號的時序圖。
[0014]圖5A為依據(jù)本發(fā)明再一實(shí)施例的移位寄存器電路示意圖。
[0015]圖5B為圖5A中各信號的時序圖。
[0016]圖6A為依據(jù)本發(fā)明一實(shí)施例中的移位控制電路示意圖。
[0017]圖6B為依據(jù)本發(fā)明另一實(shí)施例中的移位控制電路示意圖。
[0018]圖7為圖6B中的多個信號的時序圖。
[0019]其中，附圖標(biāo)記:
[0020]1000、1000’移位寄存器6100、6200移位寄存器
[0021]1001第一輸出端1002第二輸出端
[0022]1003、1004 時脈輸入端
[0023]1100第一開關(guān)
[0024]1101第一端
[0025]1102第二端
[0026]1103 控制端
[0027]1200 第二開關(guān)
[0028]1201 第一端
[0029]1202 第二端
[0030]1203 控制端
[0031]1300 第三開關(guān)
[0032]1301 第一端
[0033]1302 第二端
[0034]1303 控制端
[0035]1400 第四開關(guān)
[0036]1401 第一端
[0037]1402 第二端
[0038]1403 控制端
[0039]1500 第五開關(guān)
[0040]1501 第一端
[0041]1502 第二端
[0042]1503 控制端
[0043]1600 第六開關(guān)
[0044]1601 第一端
[0045]1602 第二端
[0046]1603 控制端
[0047]1700 第七開關(guān)
[0048]1701 第一端
[0049]1702 第二端
[0050]1703 控制端
[0051]6000 移位控制電路
[0052]Cl ?C3 電容
[0053]STV 起始信號
[0054]SI [η-1]第一輸入信號
[0055]S2[n-1]第二輸入信號
[0056]Q [η]控制信號
[0057]SI [η]、SI [η+1]第一輸出信號
[0058]S2[n]、S2[n+l]第二輸出信號
[0059]VGH, VH高電壓
[0060]VL低電壓
[0061]VTH3.VTH7 臨界電壓
[0062]CKl 第一時脈信號
[0063]CKlB 第四時脈信號
[0064]CK2 第二時脈信號
[0065]CK2B 第三時脈信號
[0066]XCK2 第五時脈信號
[0067]XCK2B 第六時脈信號
[0068]Tl?T5 時間點(diǎn)

【具體實(shí)施方式】
[0069]以下在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何本領(lǐng)域的技術(shù)人員了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說明書所公開的內(nèi)容、權(quán)利要求保護(hù)范圍及附圖，任何本領(lǐng)域的技術(shù)人員可輕易地理解本發(fā)明相關(guān)的目的及優(yōu)點(diǎn)。以下的實(shí)施例進(jìn)一步詳細(xì)說明本發(fā)明的觀點(diǎn)，但非以任何觀點(diǎn)限制本發(fā)明的范疇。
[0070]關(guān)于本發(fā)明一實(shí)施例所公開的一種移位寄存器請參照圖1，其為依據(jù)本發(fā)明一實(shí)施例的移位寄存器電路示意圖。如圖1所示，本發(fā)明一實(shí)施例的移位寄存器1000中至少包括第一開關(guān)1100、第二開關(guān)1200、第一電容Cl、第三開關(guān)1300與第四開關(guān)1400。以下以所有開關(guān)均為N型薄膜晶體管為例來說明本發(fā)明，然而本發(fā)明并不加以限制，所有開關(guān)也可以均為P型薄膜晶體管，本領(lǐng)域具有通常知識者于詳閱本發(fā)明多個實(shí)施例后，當(dāng)能推知其實(shí)施方式，于此不再贅述。
[0071]于本實(shí)施例中，第一開關(guān)1100的第一端1101用以接收第一時脈信號CKl，而第一開關(guān)1100的第二端1102電性耦接(下稱電性耦接包括直接電性耦接或間接電性耦接的情況)至移位寄存器1000的第一輸出端1001，第一開關(guān)1100的控制端1103用來接收控制信號Q[n]，并且第一開關(guān)1100的第一端1101與第二端1102之間是否形成導(dǎo)通路徑由控制信號Q[n]所決定，因此第一時脈信號CKl的電壓位準(zhǔn)會依據(jù)控制信號Q[η]的電壓位準(zhǔn)，而選擇性地被輸出至移位寄存器1000的第一輸出端1001作為第一輸出信號SI [η](也就是本級移位寄存器的輸出信號)。
[0072]具體來說，當(dāng)控制信號Q[n]的電壓位準(zhǔn)為低電壓時，第一開關(guān)1100不導(dǎo)通，也就是說其第一端1101與第二端1102之間不導(dǎo)通，而此時第一輸出信號SI [η]的電壓位準(zhǔn)與第一時脈信號CKl的電壓位準(zhǔn)無關(guān)。反之，當(dāng)控制信號Q[n]的電壓位準(zhǔn)為高電壓時，第一開關(guān)1100導(dǎo)通，也就是說其第一端1101與第二端1102之間形成導(dǎo)通路徑，因此如果第一時脈信號CKl的電壓位準(zhǔn)是高電壓時，第一輸出信號Sl[n]的電壓位準(zhǔn)就會被拉升至高電壓或者實(shí)質(zhì)等于高電壓。反之，如果第一時脈信號CKl的電壓位準(zhǔn)是低電壓時，第一輸出信號SI [η]的電壓位準(zhǔn)就會被拉低至低電壓或者實(shí)質(zhì)等于低電壓。然而，當(dāng)?shù)谝婚_關(guān)1100導(dǎo)通時，第一輸出信號SI [η]的電壓位準(zhǔn)還會受到第一開關(guān)1100的臨界電壓VTHl的影響。
[0073]實(shí)際上，第一輸出信號Sl[n]的電壓位準(zhǔn)的上限Vslh]，max可以由下列方程式(I)表示:
[0074]Vsl[n]’max= min {V CK1, VQ[n]-VTHl} (I)
[0075]其中，VmS第一時脈信號CKl的電壓位準(zhǔn)，而V Q[n]為控制信號Q[n]的電壓位準(zhǔn)。也就是說，當(dāng)控制信號Q[n]的電壓位準(zhǔn)為高電壓時，第一輸出信號Sl[n]的電壓位準(zhǔn)的上限vsih]，max由第一時脈信號CKl的電壓位準(zhǔn)Vm與控制信號Q[n]的電壓位準(zhǔn)V Q[n]M去第一開關(guān)1100的臨界電壓VTHl兩者中，較低的電壓位準(zhǔn)所決定。
[0076]第二開關(guān)1200的第一端1201用以接收第二時脈信號CK2，而第二開關(guān)1200的第二端1202電性耦接至移位寄存器1000的第一輸出端1001，第二開關(guān)1200的控制端1203用來接收第三時脈信號CK2B，并且第二開關(guān)1200的第一端1201與第二端1202之間是否形成導(dǎo)通路徑由第三時脈信號CK2B所決定。同時，第二時脈信號CK2與第三時脈信號CK2B的電壓相位反相，更具體來說，當(dāng)?shù)诙r脈信號CK2的電壓位準(zhǔn)為高電壓時，第三時脈信號CK2B的電壓位準(zhǔn)為低電壓。而當(dāng)?shù)诙r脈信號CK2的電壓位準(zhǔn)為低電壓時，第三時脈信號CK2B的電壓位準(zhǔn)為高電壓。因此，當(dāng)?shù)谌龝r脈信號CK2B的電壓位準(zhǔn)為高電壓時，第二開關(guān)1200導(dǎo)通而使其第一端1201與第二端1202之間形成導(dǎo)通路徑，由于此時第二時脈信號CK2的電壓位準(zhǔn)會是低電壓，因此表不第一輸出端1001所輸出的第一輸出信號SI [η]的電壓位準(zhǔn)可以因?yàn)榈诙r脈信號CK2而被拉低。而當(dāng)?shù)谌龝r脈信號CK2B的電壓位準(zhǔn)為低電壓時，由于第二時脈信號CK2的電壓位準(zhǔn)為高電壓，如果此時第一輸出信號Sl[n]的電壓位準(zhǔn)為高電壓，則第二開關(guān)1200不導(dǎo)通。
[0077]第一電容Cl電性耦接于第一輸出端1001與第一開關(guān)1100的控制端1101之間，換句話說，也就是第一電容Cl電性耦接于第一輸出信號SI [η]與控制信號Q[n]之間。因此，第一輸出信號Sl[n]的電壓變化可以被耦合至控制信號Q[n]，反之亦然。
[0078]第三開關(guān)1300的第一端1301用以接收一個高電壓VGH，第三開關(guān)1300的第二端1302電性耦接至第一開關(guān)1100的控制端1103，而第三開關(guān)1300的控制端1303用來接收第一輸入信號SI [η-1](也就是前級移位寄存器的輸出信號)，并且第三開關(guān)1300的第一端I30I與第二端1302之間是否形成導(dǎo)通路徑系由第一輸入信號SI [η-1]所決定，因此高電壓VGH的電壓位準(zhǔn)會依據(jù)第一輸入信號SI [η-1]的電壓位準(zhǔn)，而選擇性地將控制信號Q[n]調(diào)整至第一電壓。更具體來說，當(dāng)?shù)谝惠斎胄盘朣I [η-1]的電壓位準(zhǔn)Vsitrf為高電壓時，控制信號Q[n]的電壓位準(zhǔn)的上限VQh]，max可以用下列方程式(2)表示:
[0079]VQ[n]’max= min {V sl[n_irVTH3, VGH} (2)
[0080]其中VTH3為第三開關(guān)1300的臨界電壓。也就是說，當(dāng)?shù)谝惠斎胄盘朣I [n_l]的電壓位準(zhǔn)為高電壓時，控制信號Q[n]的電壓位準(zhǔn)的上限VQh]，max*高電壓VGH與第一輸入信號Sl[n-1]的電壓位準(zhǔn)Vsitlrf減去第三開關(guān)1300的臨界電壓VTH3兩者中，較低的電壓位準(zhǔn)所決定。
[0081]第四開關(guān)1400的第一端1401用以接收第二時脈信號CK2，第四開關(guān)1400的第二端1402電性耦接至第一開關(guān)1100的控制端1103，而第四開關(guān)1400的控制端1403用來接收第三時脈信號CK2B，并且第四開關(guān)1400的第一端1401與第二端1402是否形成導(dǎo)通路徑由第三時脈信號CK2B所決定。具體來說，由于第二時脈信號CK2與第三時脈信號CK2B的電壓相位反相，因此當(dāng)?shù)诙r脈信號CK2的電壓位準(zhǔn)為高電壓時，第三時脈信號CK2B的電壓位準(zhǔn)為低電壓。而當(dāng)?shù)诙r脈信號CK2的電壓位準(zhǔn)為低電壓時，第三時脈信號CK2B的電壓位準(zhǔn)為高電壓。因此，當(dāng)?shù)谌龝r脈信號CK2B的電壓位準(zhǔn)為高電壓時，第四開關(guān)1400導(dǎo)通而使其第一端1401與第二端1402形成導(dǎo)通路徑，由于此時第二時脈信號CK2的電壓位準(zhǔn)會是低電壓，因此表示控制信號Q[n]可以因?yàn)榈诙r脈信號CK2而被拉低。而當(dāng)?shù)谌龝r脈信號CK2B的電壓位準(zhǔn)為低電壓時，由于第二時脈信號CK2的電壓位準(zhǔn)為高電壓，如果此時控制信號Q[n]的電壓位準(zhǔn)為高電壓，則第二開關(guān)1200不導(dǎo)通。
[0082]以下搭配圖2以解釋本實(shí)施例中各信號的時序及其所達(dá)成的效果，其中圖2為圖1中各信號的時序圖。如圖2所示，于第一時間點(diǎn)Tl，第一時脈信號CKl的電壓位準(zhǔn)從高電壓VH下降至低電壓VL，而第二時脈信號CK2的電壓位準(zhǔn)從低電壓VL上升至高電壓VH，第三時脈信號CK2B的電壓位準(zhǔn)從高電壓VH下降至低電壓VL，同時，第一輸入信號SI [n_l]的電壓位準(zhǔn)從低電壓VL上升至高電壓VH。由于第一輸入信號SI [η-1]的電壓位準(zhǔn)上升至高電壓VH，因此第三開關(guān)1300被導(dǎo)通，并且由于第三時脈信號CK2B的電壓位準(zhǔn)下降至低電壓VL，所以第四開關(guān)1400的第一端1401與第二端1402之間不導(dǎo)通。如此，控制信號Q[n]的電壓位準(zhǔn)備提高至第一電壓，假設(shè)高電壓VH與高電壓VGH的電位相等，則此實(shí)施例所述的第一電壓為高電壓VH減去第三開關(guān)1300的臨界電壓VTH3。同時，由于第一時脈信號CKl的電壓位準(zhǔn)是低電壓VL，并且由于第二開關(guān)1200受控于第三時脈信號CK2B而不導(dǎo)通，而第一開關(guān)1100受控于控制信號Q [η]而導(dǎo)通，因此從第一時間點(diǎn)Tl開始，第一輸出信號SI [η]會因?yàn)榈谝粫r脈信號CKl而被箝制于低電壓VL。
[0083]接著，在第二時間點(diǎn)Τ2，第一時脈信號CKl的電壓位準(zhǔn)從低電壓VL上升至高電壓VH，第二時脈信號CK2的電壓位準(zhǔn)維持于高電壓VH，第三時脈信號CK2B的電壓位準(zhǔn)維持于低電壓VL，并且第一輸入信號Sl[n-1]的電壓位準(zhǔn)從高電壓VH下降至低電壓VL。從第二時間點(diǎn)T2開始，因?yàn)榈谝惠斎胄盘朣l[n-1]的電壓位準(zhǔn)為低電壓VL，所以第三開關(guān)1300的第一端1301與第二端1302之間不導(dǎo)通，并且由于第三時脈信號CK2B的電壓位準(zhǔn)下降至低電壓VL，所以第四開關(guān)1400的第一端1401與第二端1402之間不導(dǎo)通，此時控制信號Q[n]的電壓位準(zhǔn)應(yīng)該維持在高電壓VH減去第三開關(guān)1300的臨界電壓VTH3，然而由于第一時脈信號CKl的電壓位準(zhǔn)從低電壓VL上升至高電壓VH，因此第一輸出信號Sl[n]的電壓位準(zhǔn)也相應(yīng)的從低電壓VL上升。而第一輸出信號SI [η]的電壓位準(zhǔn)的變化經(jīng)由第一電容Cl親合至控制信號Q[η]，所以控制信號Q[η]的電壓位準(zhǔn)會上升至高于高電壓VH減去第三開關(guān)1300的臨界電壓VTH3。因?yàn)榭刂齐妷篞[n]的電壓位準(zhǔn)上升，因此第一開關(guān)1100具有較低的等效導(dǎo)通阻抗(equivalent ON-1mpedance, r0N)，并且第一開關(guān)1100可以容許其第一端1101與其第二端1102具有較高的電壓。最終，第一輸出信號Sl[n]的電壓位準(zhǔn)得以提升至高電壓VH。
[0084]接著，于第三時間點(diǎn)T3，第一時脈信號CKl的電壓位準(zhǔn)與第二時脈信號CK2的電壓位準(zhǔn)均由高電壓VH降低至低電壓VL，而第三時脈信號CK2B的電壓位準(zhǔn)由低電壓VL上升至高電壓VH，因此從第三時間點(diǎn)T3開始，第二開關(guān)1200與第四開關(guān)1400導(dǎo)通，如此一來，因?yàn)榈诙r脈信號CK2的電壓位準(zhǔn)為低電壓VL，所以控制信號Q[n]的電壓位準(zhǔn)會被拉至低電壓VL，從而使第一開關(guān)1100不導(dǎo)通。并且第一輸出信號Sl[n]的電壓位準(zhǔn)也會被拉低至低電壓VL。
[0085]而后于第四時間點(diǎn)T4，第二時脈信號CK2的電壓位準(zhǔn)維持在低電壓VL，而第三時脈信號CK2B的電壓位準(zhǔn)維持在高電壓VH，因此第二開關(guān)1200與第四開關(guān)1400均導(dǎo)通，而由于第一輸入信號S [η-1]的電壓位準(zhǔn)仍為低電壓VL，因此第三開關(guān)1300不導(dǎo)通。因此，此時控制信號Q [η]的電壓位準(zhǔn)被鎖定在低電壓VL，從而第一開關(guān)1100不導(dǎo)通，因此即使第一時脈信號CKl的電壓位準(zhǔn)由低電壓VL上升至高電壓VH，第一輸出信號Sl[n]的電壓位準(zhǔn)仍然會被維持在低電壓VL0
[0086]于本發(fā)明一實(shí)施例中，為了避免第二開關(guān)1200的臨界電壓變異，導(dǎo)致于第一時間點(diǎn)Tl到第二時間點(diǎn)T2之間第二開關(guān)1200導(dǎo)通，進(jìn)而使第一輸出信號SI [η]的電壓位準(zhǔn)被拉高，第一開關(guān)1100的通道寬長比(W/L rat1 of a channel of a transistor)可以被設(shè)計(jì)的比第二開關(guān)1200的通道寬長比更大。同樣的，為了避免第四開關(guān)1400的臨界電壓變異，導(dǎo)致第四開關(guān)1400于圖2中的第五時間點(diǎn)T5后導(dǎo)通，進(jìn)而將控制信號Q[n]的電壓位準(zhǔn)拉高導(dǎo)致不正常輸出，第四開關(guān)1400的通道寬長比可以設(shè)計(jì)的比第一開關(guān)1100小。如此一來，即使第四開關(guān)1400因?yàn)榕R界電壓變異而于不正常的時間點(diǎn)導(dǎo)通，控制信號Q[n]的電壓位準(zhǔn)也不會有太大幅度的變化。
[0087]于本發(fā)明另一實(shí)施例的移位寄存器，請參照圖3A，與圖3B，其中圖3A為依據(jù)本發(fā)明另一實(shí)施例的移位寄存器電路不意圖，而圖3B為圖3A中各彳目號的時序圖。如圖3A所不，移位寄存器1000’相較于圖1的移位寄存器1000，更多了第五開關(guān)1500、第六開關(guān)1600、第七開關(guān)1700與第二輸出端1002。其中第五開關(guān)1500的第一端1501用以接收第一時脈信號CK1，而第五開關(guān)1500的第二端1502電性耦接至移位寄存器1000’的第二輸出端1002，第五開關(guān)1500的控制端1503用來接收控制信號Q[η]，并且第五開關(guān)1500的第一端1501與第二端1502之間是否形成導(dǎo)通路徑由控制信號Q[n]所決定，因此第一時脈信號CKl的電壓位準(zhǔn)會依據(jù)控制信號Q[n]的電壓位準(zhǔn)，而選擇性地被輸出至移位寄存器1000’的第二輸出端1002作為第二輸出信號S2[n]。
[0088]具體來說，當(dāng)控制信號Q[n]的電壓位準(zhǔn)為低電壓時，第五開關(guān)1500不導(dǎo)通，也就是說其第一端1501與第二端1502不導(dǎo)通，而此時第二輸出信號S2[n]的電壓位準(zhǔn)與第一時脈信號CKl的電壓位準(zhǔn)無關(guān)。反之，當(dāng)控制信號Q[n]的電壓位準(zhǔn)為高電壓時，第五開關(guān)1500導(dǎo)通，也就是說其第一端1501與第二端1502之間形成導(dǎo)通路徑，因此如果第一時脈信號CKl的電壓位準(zhǔn)是高電壓時，第二輸出信號S2[n]的電壓位準(zhǔn)就會被拉升至高電壓。反之，如果第一時脈信號CKl的電壓位準(zhǔn)是低電壓時，第二輸出信號S2 [η]的電壓位準(zhǔn)就會被拉低至低電壓。然而，當(dāng)?shù)谖彘_關(guān)1500導(dǎo)通時，第二輸出信號S2[n]的電壓位準(zhǔn)還會受到第五開關(guān)1500的臨界電壓VTH5的影響。
[0089]實(shí)際上，第二輸出信號S2[n]的電壓位準(zhǔn)的上限VS2h]，max可以由下列方程式(3)表示:
[0090]VS2[nLfflax= min {V CK1, VQ[n]-VTH5} (3)
[0091]也就是說，當(dāng)控制信號Q[n]的電壓位準(zhǔn)為高電壓時，第二輸出信號S2[n]的電壓位準(zhǔn)的上限％2[11]，_由第一時脈信號CKl的電壓位準(zhǔn)V m與控制信號Q [η]的電壓位準(zhǔn)V Q[n]減去第五開關(guān)1500的臨界電壓VTH5兩者中，較低的電壓位準(zhǔn)所決定。
[0092]第六開關(guān)1600的第一端1601用以接收第二時脈信號CK2，而第二開關(guān)1200的第二端1202電性耦接至移位寄存器1000’的第二輸出端1002，第六開關(guān)1600的控制端1603用來接收第三時脈信號CK2B，并且第六開關(guān)1600的第一端1601與第二端1602之間是否形成導(dǎo)通路徑由第三時脈信號CK2B所決定。由于第二時脈信號CK2與第三時脈信號CK2B的電壓相位相反，因此，當(dāng)?shù)谌龝r脈信號CK2B的電壓位準(zhǔn)為高電壓時，第六開關(guān)1600導(dǎo)通而使其第一端1601與第二端1602之間形成導(dǎo)通路徑，由于此時第二時脈信號CK2的電壓位準(zhǔn)會是低電壓，因此表示第二輸出端1002所輸出的第二輸出信號S2[n]的電壓位準(zhǔn)可以因?yàn)榈诙r脈信號CK2而被拉低。而當(dāng)?shù)谌龝r脈信號CK2B的電壓位準(zhǔn)為低電壓時，由于第二時脈信號CK2的電壓位準(zhǔn)為高電壓，如果此時第二輸出信號S2 [η]的電壓位準(zhǔn)為高電壓，則第六開關(guān)1600必然不導(dǎo)通。
[0093]第七開關(guān)1700的第一端1701用以接收高電壓VGH，第七開關(guān)1700的第二端1702電性耦接至第一開關(guān)1100的控制端1103，而第七開關(guān)1700的控制端1703用來接收第二輸入信號S2 [η-1]，并且第七開關(guān)1700的第一端1701與第二端1702之間是否形成導(dǎo)通路徑系由第二輸入信號S2[n-1]所決定，因此高電壓VGH的電壓位準(zhǔn)會依據(jù)第二輸入信號S2[n-1]的電壓位準(zhǔn)，而選擇性地調(diào)整控制信號Q[n]。更具體來說，當(dāng)?shù)诙斎胄盘朣2[n-1]的電壓位準(zhǔn)^^^或第一輸入信號Sl[n-1]的電壓位準(zhǔn)V 為高電壓時，控制信號Q[n]的電壓位準(zhǔn)的上限VQh]，max可以用下列方程式(4)表示:
[0094]VQ[n]’max= min {max {V sl[n_irVTH3, VS2[n_irVTH7}，VGH} (4)
[0095]其中VTH7為第七開關(guān)1700的臨界電壓。請一并參照圖3B，假設(shè)第一輸入信號Sl[n-1]的電壓位準(zhǔn)Vsitlri^第二輸入信號S2[n-1]的電壓位準(zhǔn)V S2tl]都等于高電壓VH，則控制信號Q[n]的電壓位準(zhǔn)的上限 '吣-可以等于高電壓VH減去第三開關(guān)1300的臨界電壓VTH3與第七開關(guān)1700的臨界電壓VTH7中較小者。這樣的設(shè)計(jì)可有幾個實(shí)質(zhì)上的好處:第一，由于每個開關(guān)的臨界電壓可能會有變異，這樣的設(shè)計(jì)有機(jī)會使控制信號Q[n]的電壓位準(zhǔn)的上限^吣-稍微提高；第二，由圖3B可知，由于第三開關(guān)1300與第七開關(guān)1700大致同時形成導(dǎo)通路徑，因此控制信號Q[n]的電壓位準(zhǔn)可以更快速地被提高。
[0096]而于本發(fā)明另一些實(shí)施例中，請參照圖4A至圖5B，其中圖4A為依據(jù)本發(fā)明另一實(shí)施例的移位寄存器電路示意圖，圖4B為圖4A中各信號的時序圖，而圖5A為依據(jù)本發(fā)明再一實(shí)施例的移位寄存器電路不意圖，而圖5B為圖5A中各信號的時序圖。如圖4A所不，于本發(fā)明一實(shí)施例中的移位寄存器1000 ’還可以更包括一個第二電容C2，第二電容C2的一端連接到移位寄存器1000’的一時脈輸入端1003以接收第四時脈信號CK1B，而第二電容C2的另一端連接至第一開關(guān)1100的控制端1103。其中第四時脈信號CKlB的電壓相位與第一時脈信號CKl的電壓相位反相。也就是說當(dāng)?shù)谝粫r脈信號CKl的電壓位準(zhǔn)為高電壓時，第四時脈信號CKlB的電壓位準(zhǔn)為低電壓，反之亦然。藉此，第四時脈信號CKlB的電壓位準(zhǔn)變化可以透過第二電容C2而被耦合至控制信號Q[η]。請參照圖4Β，第二電容C2可以帶來一個好處，在第一時間點(diǎn)Tl時，隨著第四時脈信號CKlB的電壓位準(zhǔn)從低電壓VL上升至高電壓VH，控制信號Q[n]的電壓位準(zhǔn)可以更快的被提高，藉此可以避免第三開關(guān)1300的導(dǎo)通等效電阻過大(也就是導(dǎo)通率太低)而使控制信號Q[n]的電壓位準(zhǔn)無法被充分提高。
[0097]并且，在第四時間點(diǎn)T4時(及之后)，當(dāng)?shù)谝粫r脈信號CKl的電壓位準(zhǔn)有改變時，由于第一開關(guān)1100的第一端1101與控制端1103之間的寄生電容，可能會讓第一時脈信號CKl的電壓位準(zhǔn)變化被耦合至控制信號Q[η]造成控制信號Q[n]的漣波(ripple)現(xiàn)象。因此，藉由第二電容C2以及與第一時脈信號CKl反相的第四時脈信號，第一時脈信號CKl所造成控制信號Q[η]的漣波現(xiàn)象可以被降低甚或抵銷。
[0098]如圖5Α所示，于本發(fā)明一實(shí)施例中的移位寄存器1000’還可以更包括一個第三電容C3，第三電容C3的一端連接到移位寄存器1000’的一時脈輸入端1004以接收第三時脈信號CK2B，而第三電容C3的另一端連接至第一開關(guān)1100的控制端1103。藉此，第三時脈信號CK2B的電壓位準(zhǔn)變化可以透過第三電容C3而被耦合至控制信號Q[n]。請參照圖5B，當(dāng)?shù)谌龝r間點(diǎn)T3時，因?yàn)榈谌龝r脈信號CK2B的電壓位準(zhǔn)從低電壓VL提高到高電壓VH，所以控制信號Q[n]的電壓位準(zhǔn)被稍微地提高，而使得控制信號Q[n]的電壓位準(zhǔn)會較慢被拉低至低電壓VL，而由于第三時間點(diǎn)T3時，第一時脈信號CKl的電壓位準(zhǔn)從高電壓VH下降至低電壓VL，控制信號Q [η]的電壓位準(zhǔn)較慢被拉至低電壓VL可以使得第一開關(guān)1100更晚被關(guān)閉，最終使得第一輸出信號SI [η]及第二輸出信號S2[n]的電壓位準(zhǔn)可以被更快更確實(shí)地拉低至低電壓VL0并且，如同前述第二電容C2與第四時脈信號CKlB可以降低甚或抵銷于第四時間點(diǎn)T4之后，第一時脈信號CKl造成的控制信號Q[n]的漣波，第三電容C3與第三時脈信號CK2B也具有同樣的效果。
[0099]于本發(fā)明再一實(shí)施例中，關(guān)于本發(fā)明前述一個或多個實(shí)施例中的移位寄存器如何于實(shí)際電路中應(yīng)用以及其連接方式，請一并參照圖6A、圖6B與圖7，其中圖6A為依據(jù)本發(fā)明一實(shí)施例中的移位控制電路示意圖，圖6B為依據(jù)本發(fā)明另一實(shí)施例中的移位控制電路示意圖，而圖7為圖6B中的多個信號的時序圖。如圖6A與圖6B所示，移位控制電路6000可以包括移位寄存器6100與移位寄存器6200。其中圖6A的移位寄存器6100與移位寄存器6200的電路結(jié)構(gòu)如圖1的移位寄存器1000所示，而圖6B的移位寄存器6100與移位寄存器6200的電路結(jié)構(gòu)如圖4A的移位寄存器1000’所示。在圖6A移位寄存器6100與6200的第一輸出信號SI [η]與SI [n+1]除了用以作為下一級移位寄存器的第一輸入信號以外，還被輸出給顯示裝置或其他應(yīng)用移位暫存電路的電子裝置作為時序控制信號之用。同樣地，在圖6B移位寄存器6100與6200的第一輸出信號SI [η]與SI [n+1]以及第二輸出信號S2[n]與S2[n+1]，除了作為下一級移位寄存器的第一輸入信號與第二輸入信號以外，還可被輸出給顯示裝置或其他應(yīng)用移位暫存電路的電子裝置作為時序控制信號之用。
[0100]以圖6B為例，第一時脈信號CKl、第二時脈信號CK2、第三時脈信號CK2B與第四時脈信號CKlB分別為移位寄存器6100的第一時脈信號、第二時脈信號、第三時脈信號與第四時脈信號，并且移位寄存器6100以起始信號STV作為其第一輸入信號與第二輸入信號，從而產(chǎn)生其第一輸出信號SI [η]與第二輸出信號S2[n]。而第四時脈信號CK1B、第一時脈信號CK1、第五時脈信號XCK2與第六時脈信號XCK2B分別為移位寄存器6200的第一時脈信號、第四時脈信號、第二時脈信號與第三時脈信號，并且移位寄存器6100以第一輸出信號Sl[n]與第二輸出信號S2[n]分別作為其第一輸入信號與第二輸入信號，以產(chǎn)生其第一輸出信號Sl[n+1]與第二輸出信號S2[n+1]。由圖7可以看出，第五時脈信號XCK2落后第二時脈信號CK2四分之一周期，而第六時脈信號XCK2B與第五時脈信號XCK2的電壓相位相反。
[0101]換句話說，假設(shè)多個移位寄存器串接成多級的移位寄存器，則奇數(shù)級的移位寄存器的時脈配置彼此相同，偶數(shù)級的移位寄存器的時脈配置彼此相同。然而奇數(shù)級的移位寄存器的時脈配置會不同于偶數(shù)級的移位寄存器的時脈配置。更明確來說，以圖6B與圖7為例，假設(shè)奇數(shù)級的移位寄存器以第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK2B與第四時脈信號CKlB分別為其第一時脈信號、第二時脈信號、第三時脈信號與第四時脈信號，則偶數(shù)級的移位寄存器會以第四時脈信號CK1B、第五時脈信號XCK2、第六時脈信號XCK2B與第一時脈信號CKl分別為其第一時脈信號、第二時脈信號、第三時脈信號與第四時脈信號。
[0102]如圖7所不，于第一時間點(diǎn)Tl，第一時脈信號CKl的電壓位準(zhǔn)與第三時脈信號CK2B的電壓位準(zhǔn)都由高電壓VH降低至低電壓VL，而第二時脈信號CK2、第四時脈信號CKlB與起始信號STV的電壓位準(zhǔn)都由低電壓VL上升至高電壓VH。因此，移位寄存器6100中的控制信號Q[n]的電壓位準(zhǔn)被提高。而后，于第二時間點(diǎn)T2，第一時脈信號CKl與第五時脈信號XCK2的電壓位準(zhǔn)都由低電壓VL上升至高電壓VH，而第四時脈信號CK1B、起始信號STV與第六時脈信號XCK2B的電壓位準(zhǔn)都由高電壓VH下降至低電壓VL，因此從第二時間點(diǎn)開始，移位寄存器6100的第一輸出信號SI [η](等同于第二輸出信號S2[n])的電壓位準(zhǔn)上升至高電壓VH，連帶地將控制信號Q [η]的電壓位準(zhǔn)再次提高，并使得移位寄存器6200的控制信號Q[n+1]的電壓位準(zhǔn)被提高。于第三時間點(diǎn)T3，第一時脈信號CKl與第二時脈信號CK2的電壓位準(zhǔn)都從高電壓VH下降至低電壓VL，而第三時脈信號CK2B與第四時脈信號CKlB的電壓位準(zhǔn)都從低電壓VL上升至高電壓VH0因此，移位寄存器6100的控制信號Q[η]的電壓位準(zhǔn)被拉低至低電壓VL，并且移位寄存器6100的第一輸出信號SI [η]與第二輸出信號S2[n]的電壓位準(zhǔn)也被拉低至低電壓VL，而移位寄存器6200的第一輸出信號SI [η+1]與第二輸出信號S2[n+1]因此被提高，從而使移位寄存器6200的控制信號Q[n]的電壓位準(zhǔn)被進(jìn)一步提高。而于第四時間點(diǎn)T4，第一時脈信號CKl與第六時脈信號XCK2B的電壓位準(zhǔn)都由低電壓VL上升至高電壓VH，第四時脈信號CKlB與第五時脈信號XCK2的電壓位準(zhǔn)都由高電壓VH下降至低電壓VL。因此移位寄存器6200的控制信號Q[n+1]、第一輸出信號SI [η+1]與第二輸出信號S2[n+1]的電壓位準(zhǔn)都會被拉低至低電壓VL。
[0103]綜上所述，依據(jù)本發(fā)明所公開的移位寄存器，其中用于重置輸出信號(也就是將輸出信號的電壓位準(zhǔn)拉低)的一個或多個開關(guān)，其第一端所接收的時脈信號與控制端所接收的時脈信號彼此反相，從而使此開關(guān)于不需要重置輸出信號時導(dǎo)通的可能性降低，因此降低了額外消耗能量的可能性。
[0104]雖然本發(fā)明以前述的實(shí)施例公開如上，但其并非用以限定本發(fā)明。在不脫離本發(fā)明的精神和范圍內(nèi)，所為的更動與修改，均屬本發(fā)明的專利保護(hù)范圍。關(guān)于本發(fā)明所界定的保護(hù)范圍請參考所附的權(quán)利要求書。
【權(quán)利要求】
1.一種移位寄存器，其特征在于，包括: 一第一開關(guān)，用以依據(jù)一控制信號，選擇性地將一第一時脈信號導(dǎo)通至一第一輸出端作為一第一輸出信號； 一第二開關(guān)，電性親接該第一開關(guān)，用以接收一第二時脈信號與一第三時脈信號，并依據(jù)該第二時脈信號與該第三時脈信號，選擇性地使該第一輸出信號的電壓位準(zhǔn)等于該第二時脈信號的電壓位準(zhǔn)，其中該第二時脈信號與該第三時脈信號反相； 一第三開關(guān)，電性耦接該第一開關(guān)，用以依據(jù)一第一輸入信號，選擇性地將該控制信號的電壓位準(zhǔn)實(shí)質(zhì)等于一第一電壓；以及 一第四開關(guān)，電性耦接至該第一開關(guān)，用以接收該第二時脈信號與該第三時脈信號，依據(jù)該第二時脈信號與該第三時脈信號，選擇性地使該控制信號的電壓位準(zhǔn)等于該第二時脈信號的電壓位準(zhǔn)。
2.如權(quán)利要求1所述的移位寄存器，其特征在于，還包括: 一第五開關(guān)，用以依據(jù)該控制信號，選擇性地將該第一時脈信號導(dǎo)通至一第二輸出端作為一第二輸出信號；以及 一第六開關(guān)，電性耦接該第一開關(guān)，用以接收該第二時脈信號與該第三時脈信號，用以依據(jù)該第二時脈信號與該第三時脈信號，選擇性地使該第二輸出信號的電壓位準(zhǔn)等于該第二時脈信號的電壓位準(zhǔn)。
3.如權(quán)利要求2所述的移位寄存器，其特征在于，還包括: 一第七開關(guān)，電性耦接該第一開關(guān)，用以依據(jù)一第二輸入信號，選擇性地使該控制信號的電壓位準(zhǔn)實(shí)質(zhì)等于該第一電壓。
4.如權(quán)利要求1所述的移位寄存器，其特征在于，該第二開關(guān)包括: 一第一端，用以接收該第二時脈信號； 一第二端，電性耦接至該第一輸出端；以及 一控制端，用以接收該第三時脈信號； 其中該第二開關(guān)的第一端與該第二開關(guān)的第二端，依據(jù)該第三時脈信號選擇性地導(dǎo)通。
5.如權(quán)利要求1所述的移位寄存器，其特征在于，該第四開關(guān)包括: 一第一端，用以接收至該第二時脈信號； 一第二端，電性耦接至該控制信號；以及 一控制端，用以接收至該第三時脈信號； 其中該第四開關(guān)的第一端與該第四開關(guān)的第二端，依據(jù)該第三時脈信號選擇性地導(dǎo)通。
6.如權(quán)利要求1所述的移位寄存器，其特征在于，還包括一第一電容，電性耦接于該第一輸出端與該控制信號之間，用以將該第一輸出信號的電壓變化耦合至該控制信號。
7.如權(quán)利要求1所述的移位寄存器，其特征在于，還包括: 一第二電容，電性耦接于該控制信號，用以接收一第四時脈信號，并將該第四時脈信號的電壓變化耦合至該控制信號； 其中該第四時脈信號與該第一時脈信號反相。
8.如權(quán)利要求1所述的移位寄存器，其特征在于，還包括一第三電容，電性耦接于該控制信號，用以接收該第三時脈信號，用以將該第三時脈信號的電壓變化耦合至該控制信號。
9.如權(quán)利要求1至8中任一所述的移位寄存器，其特征在于，該第一開關(guān)的通道寬長比(W/L rat1)大于該第二開關(guān)的通道寬長比。
10.如權(quán)利要求1至8中任一所述的移位寄存器，其特征在于，該第一開關(guān)的通道寬長比(W/L rat1)大于該第四開關(guān)的通道寬長比。
【文檔編號】G09G3/20GK104485062SQ201410840108
【公開日】2015年4月1日 申請日期:2014年12月30日 優(yōu)先權(quán)日:2014年11月19日
【發(fā)明者】陳雅鈴, 羅敬凱, 黃建中, 張華罡 申請人:友達(dá)光電股份有限公司