移位寄存器單元、移位寄存器、顯示面板及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示技術(shù)領(lǐng)域，具體可以涉及一種移位寄存器單元、移位寄存器、顯示面板及顯示裝置。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中，在每一幀處理過(guò)程中，都會(huì)在本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)輸出柵極驅(qū)動(dòng)信號(hào)之后，對(duì)上拉節(jié)點(diǎn)進(jìn)行拉低放電處理，以免在本幀處理過(guò)程中誤打開(kāi)柵極驅(qū)動(dòng)信號(hào)輸出控制晶體管，造成柵極驅(qū)動(dòng)信號(hào)的誤輸出。
[0003]然而，現(xiàn)有技術(shù)中，上述的上拉節(jié)點(diǎn)拉低放電處理都是利用下一個(gè)移位寄存器單元的輸出信號(hào)作為復(fù)位信號(hào)來(lái)實(shí)現(xiàn)的。而移位寄存器單元的輸出信號(hào)是一個(gè)短時(shí)間的脈沖信號(hào)，時(shí)間非常短，能夠釋放的電量有限，導(dǎo)致上拉節(jié)點(diǎn)的放電并不完全。
[0004]這種幀內(nèi)處理的放點(diǎn)不完全在短時(shí)間來(lái)看問(wèn)題并不大，但一旦連續(xù)工作一段時(shí)間后，累積的電量越來(lái)越多，就會(huì)導(dǎo)致上拉節(jié)點(diǎn)處于不正確電位，如在本級(jí)輸出柵極驅(qū)動(dòng)信號(hào)之后還是保持高電平，致使柵極驅(qū)動(dòng)信號(hào)輸出控制晶體管仍然處于導(dǎo)通狀態(tài)，從而造成柵極驅(qū)動(dòng)信號(hào)的誤輸出。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型提供一種移位寄存器單元、移位寄存器、顯示面板及顯示裝置，可確保移位寄存器單元正常工作。
[0006]本實(shí)用新型提供方案如下:
[0007]本實(shí)用新型實(shí)施例提供了一種移位寄存器單元，能夠通過(guò)級(jí)聯(lián)方式形成移位寄存器，所述移位寄存器單元包括一自舉電容，所述自舉電容連接于本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)和上拉節(jié)點(diǎn)之間，所述移位寄存器單元還包括:
[0008]第一低電平信號(hào)輸入端，用于接收第一低電平信號(hào)；
[0009]源、漏極分別連接到所述第一低電平信號(hào)輸入端和所述上拉節(jié)點(diǎn)的放電薄膜晶體管；
[0010]第一放電控制單元，與所述放電薄膜晶體管的柵極連接，用于在第一時(shí)間和第二時(shí)間之間輸出第一控制信號(hào)到所述放電薄膜晶體管的柵極，使得所述放電薄膜晶體管處于導(dǎo)通狀態(tài)，以將所述第一低電平信號(hào)輸出到所述上拉節(jié)點(diǎn)，對(duì)所述上拉節(jié)點(diǎn)進(jìn)行放電；
[0011]所述第一時(shí)間為所述移位寄存器處理完第一幀的結(jié)束時(shí)間，所述第二時(shí)間為所述移位寄存器處理與所述第一幀相鄰的第二幀的開(kāi)始時(shí)間。
[0012]優(yōu)選的，所述放電薄膜晶體管為:
[0013]第一復(fù)位薄膜晶體管，所述第一復(fù)位薄膜晶體管的柵極還與復(fù)位信號(hào)輸入端連接；或
[0014]下拉薄膜晶體管，所述下拉薄膜晶體管的柵極還與下拉節(jié)點(diǎn)連接。
[0015]優(yōu)選的，所述第一放電控制單元包括:
[0016]第一控制信號(hào)輸入端，用于在第一時(shí)間和第二時(shí)間之間接收第一控制信號(hào)；
[0017]柵極連接所述第一控制信號(hào)輸入端，源、漏極分別連接到所述第一控制信號(hào)輸入端和所述放電薄膜晶體管的柵極的控制薄膜晶體管。
[0018]優(yōu)選的，所述移位寄存器單元還包括:
[0019]第一下拉節(jié)點(diǎn)電位控制單元，用于在上拉節(jié)點(diǎn)處于高電平時(shí)控制所述下拉節(jié)點(diǎn)處于低電平；
[0020]第二下拉節(jié)點(diǎn)電位控制單元，用于在本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)輸出高電平后控制所述下拉節(jié)點(diǎn)處于高電平；
[0021]所述第一下拉節(jié)點(diǎn)電位控制單元包括:
[0022]柵極連接輸入所述上拉節(jié)點(diǎn)，源、漏極分別連接到所述下拉節(jié)點(diǎn)和所述第一低電平信號(hào)輸入端的薄膜晶體管；
[0023]柵極連接輸入信號(hào)輸入端，源、漏極分別連接到所述下拉節(jié)點(diǎn)和所述第一低電平信號(hào)輸入端的薄膜晶體管；
[0024]所述第二下拉節(jié)點(diǎn)電位控制單元包括:
[0025]下拉節(jié)點(diǎn)控制信號(hào)輸入端，用于接收第一下拉節(jié)點(diǎn)控制信號(hào)，本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)輸出高電平后，所述第一下拉節(jié)點(diǎn)控制信號(hào)為高電平；
[0026]柵極連接所述下拉節(jié)點(diǎn)控制信號(hào)輸入端，源、漏極分別連接到所述下拉節(jié)點(diǎn)控制信號(hào)輸入端和所述下拉節(jié)點(diǎn)的薄膜晶體管。
[0027]優(yōu)選的，所述下拉節(jié)點(diǎn)控制信號(hào)為高電平信號(hào)和低電平信號(hào)交錯(cuò)形成的信號(hào)。
[0028]優(yōu)選的，所述移位寄存器單元還包括:
[0029]驅(qū)動(dòng)信號(hào)輸入端，用于接收柵極驅(qū)動(dòng)信號(hào)；
[0030]柵極連接所述上拉節(jié)點(diǎn)，源、漏極分別連接到所述驅(qū)動(dòng)信號(hào)輸入端和本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)的薄膜晶體管；
[0031]所述第一下拉節(jié)點(diǎn)電位控制單元還包括:
[0032]柵極連接?xùn)艠O驅(qū)動(dòng)信號(hào)輸入端，源、漏極分別連接到所述下拉節(jié)點(diǎn)和所述第一低電平信號(hào)輸入端的薄膜晶體管；
[0033]所述柵極驅(qū)動(dòng)信號(hào)為所述下拉節(jié)點(diǎn)控制信號(hào)的反相信號(hào)。
[0034]優(yōu)選的，所述移位寄存器單元還包括:
[0035]驅(qū)動(dòng)信號(hào)輸入端，用于接收柵極驅(qū)動(dòng)信號(hào)；
[0036]柵極連接所述上拉節(jié)點(diǎn)，源、漏極分別連接到所述驅(qū)動(dòng)信號(hào)輸入端和本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)的薄膜晶體管；
[0037]柵極連接所述復(fù)位信號(hào)輸入端，源、漏極分別連接到所述第一低電平信號(hào)輸入端和所述上拉節(jié)點(diǎn)的第一復(fù)位薄膜晶體管
[0038]柵極連接所述復(fù)位信號(hào)輸入端，源、漏極分別連接到所述本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)和第二低電平信號(hào)輸入端的第二復(fù)位薄膜晶體管；
[0039]所述第一低電平信號(hào)輸入端輸出的第一低電平信號(hào)的電壓值小于所述第二低電平信號(hào)輸入端輸出的第二低電平信號(hào)的電壓值。
[0040]優(yōu)選的，所述移位寄存器單元還包括:
[0041]柵極連接下拉節(jié)點(diǎn)，源、漏極分別連接到所述本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)和第二低電平信號(hào)輸入端的薄膜晶體管；和/或
[0042]柵極連接下拉節(jié)點(diǎn)控制信號(hào)輸入端，源、漏極分別連接到所述本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)和第二低電平信號(hào)輸入端的薄膜晶體管；
[0043]本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)輸出高電平后，所述下拉節(jié)點(diǎn)控制信號(hào)輸入端輸入高電平。
[0044]優(yōu)選的，所述移位寄存器單元還包括:
[0045]驅(qū)動(dòng)信號(hào)輸入端，用于接收柵極驅(qū)動(dòng)信號(hào)；
[0046]柵極連接所述上拉節(jié)點(diǎn)，源、漏極分別連接到所述驅(qū)動(dòng)信號(hào)輸入端和所述本級(jí)驅(qū)動(dòng)輸出節(jié)點(diǎn)的薄膜晶體管；
[0047]柵極連接所述上拉節(jié)點(diǎn)，源、漏極分別連接到所述驅(qū)動(dòng)信號(hào)輸入端和本級(jí)控制輸出節(jié)點(diǎn)的薄膜晶體管；
[0048]柵極連接下拉節(jié)點(diǎn)，源、漏極分別連接到所述本級(jí)控制輸出節(jié)點(diǎn)和第一低電平信號(hào)輸入端的薄膜晶體管；
[0049]所述控制輸出節(jié)點(diǎn)和下一級(jí)移位寄存器單元的啟動(dòng)信號(hào)輸入端以及上一級(jí)移位寄存器單元的復(fù)位信號(hào)輸入端連接。
[0050]本實(shí)用新型實(shí)施例還提供了一種移位寄存器，所述移位寄存器具體可由多個(gè)上述本實(shí)用新型實(shí)施例提供的移位寄存器單元級(jí)聯(lián)形成。
[0051]本實(shí)用新型實(shí)施例還提供了一種顯示面板，所述顯示面板具體可以包括上述本實(shí)用新型實(shí)施例提供的移位寄存器。
[0052]本實(shí)用新型實(shí)施例還提供了一種顯示裝置，所述顯示裝置具體可以包括上述本實(shí)用新型實(shí)施例提供的顯示面板。
[0053]從以上所述可以看出，本實(shí)用新型提供的移位寄存器單元、移位寄存器、顯示面板以及顯示裝置，通過(guò)在移位寄存器單元中設(shè)置:第一低電平信號(hào)輸入端，用于接收第一低電平信號(hào)；源、漏極分別連接到所述第一低電平信號(hào)輸入端和所述上拉節(jié)點(diǎn)的放電薄膜晶體管；第一放電控制單元，與所述放電薄膜晶體管的柵極連接，用于在第一時(shí)間和第二時(shí)間之間輸出第一控制信號(hào)到所述放電薄膜晶體管的柵極，使得所述放電薄膜晶體管處于導(dǎo)通狀態(tài)，以將所述第一低電平信號(hào)輸出到所述上拉節(jié)點(diǎn)，對(duì)所述上拉節(jié)點(diǎn)進(jìn)行放電；所述第一時(shí)間為所述移位寄存器處理完第一幀的結(jié)束時(shí)間，所述第二時(shí)間為所述移位寄存器處理與所述第一幀相鄰的第二幀的開(kāi)始時(shí)間，從而可在相鄰的兩幀處理之間，對(duì)上拉節(jié)點(diǎn)進(jìn)行拉低處理，從而可及時(shí)釋放上拉在上一幀處理過(guò)后殘留的電信號(hào)，避免了上一幀處理完畢之后殘留的電信號(hào)作為噪聲累積到下一幀處理周期，保證了移位寄存器單元的正常工作。
【附圖說(shuō)明】
[0054]圖1為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖一；
[0055]圖2為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖二 ；
[0056]圖3為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖三；
[0057]圖4為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖四；
[0058]圖5為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖五；
[0059]圖6為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖六；
[0060]圖7為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖七；
[0061]圖8為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖八；
[0062]圖9為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖九；
[0063]圖10為本實(shí)用新型實(shí)施例提供的移位寄存器單元結(jié)構(gòu)示意圖十；
[0064]圖11為本實(shí)用新型實(shí)施例提供的移位寄存器單元所適用的時(shí)序示意圖；
[0065]圖12為本實(shí)用新型實(shí)施例通過(guò)的移位寄存器結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0066]為使本實(shí)用新型實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本實(shí)用新型實(shí)施例的附圖，對(duì)本實(shí)用新型實(shí)施例的技術(shù)方案進(jìn)行清楚、完整地描述。顯然，所描述的