專利名稱：具有改善可靠性的鐵電隨機(jī)存取存儲(chǔ)器器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有鐵電存儲(chǔ)單元的鐵電隨機(jī)存取存儲(chǔ)器器件，更具體地說(shuō)是涉及具有一個(gè)極板脈沖發(fā)生器的存儲(chǔ)器器件，該極板脈沖發(fā)生器可根據(jù)操作模式產(chǎn)生一個(gè)具有不同電壓的極板信號(hào)。
迄今為止，存儲(chǔ)器系統(tǒng)的設(shè)計(jì)已經(jīng)包含了多種存儲(chǔ)器器件，如半導(dǎo)體存儲(chǔ)器器件(即動(dòng)態(tài)RAM，靜態(tài)RAM，快擦寫(xiě)存儲(chǔ)器)，磁盤和其他類似器件。這意味著為支持例如一臺(tái)個(gè)人計(jì)算機(jī)中的全部存儲(chǔ)空間，僅僅使用一種存儲(chǔ)器器件是很難辦到的。
特別是在半導(dǎo)體存儲(chǔ)器領(lǐng)域中，存儲(chǔ)器器件的發(fā)展一直所追求的就是，高密度，高速讀/寫(xiě)操作，短存取時(shí)間，低能耗等等。但仍存在著類似于現(xiàn)有技術(shù)中的存儲(chǔ)器器件的一個(gè)不可避免的局限。
為了解決上述問(wèn)題，通過(guò)使用一種如鋯鈦酸鉛(PZT)這樣顯示磁滯特性的鐵電材料，已經(jīng)研制出了一種具有在斷電時(shí)還能保留數(shù)據(jù)的功能的鐵電存儲(chǔ)器。幾個(gè)關(guān)于這種鐵電存儲(chǔ)器技術(shù)的例子已經(jīng)被揭示，如IEEE固態(tài)電路雜志(1988年10月，第23卷，第5號(hào)，1171-1175頁(yè))中，名為“一個(gè)具有鐵電存儲(chǔ)單元的試驗(yàn)性的512位非易失性存儲(chǔ)器”的文章，以及技術(shù)文章電子文摘(1998年2月4日，第32頁(yè))中，名為“一種將占領(lǐng)市場(chǎng)的新存儲(chǔ)器技術(shù)”的文章。
正如本技術(shù)所熟知的，鐵電材料具有自發(fā)極化特性。其自發(fā)極化方向根據(jù)一個(gè)電場(chǎng)的方向加以控制?，F(xiàn)以典型的鐵電材料，ABO3類型的PbZrO3分子為例進(jìn)行說(shuō)明。一個(gè)位于PbZrO3分子中心的金屬原子Zr(即鋯)對(duì)應(yīng)一個(gè)所施加的電場(chǎng)有兩個(gè)穩(wěn)態(tài)點(diǎn)。由于鋯原子的位移，使得鋯原子定位在兩個(gè)穩(wěn)態(tài)點(diǎn)的范圍之內(nèi)。因此，鐵電材料在電場(chǎng)中顯示出磁滯特性和極化度。
鐵電隨機(jī)存取存儲(chǔ)器(以下稱為“FRAM”)是應(yīng)用鐵電材料磁滯特性的半導(dǎo)體存儲(chǔ)器器件中的一種。這種FRAM通過(guò)將極化度與二進(jìn)制數(shù)據(jù)對(duì)應(yīng)來(lái)獲得非易失性存儲(chǔ)特性，并且可以憑借非常快的反向極化速度進(jìn)行讀/寫(xiě)操作。
下面根據(jù)以上提到的文章對(duì)一個(gè)鐵電存儲(chǔ)器單元進(jìn)行描述。

圖1顯示一個(gè)鐵電存儲(chǔ)器單元MC的電路。該鐵電存儲(chǔ)器單元MC包括一個(gè)存取晶體管(也可稱為“一個(gè)選擇晶體管”或“一個(gè)充電轉(zhuǎn)移晶體管”)Tr和一個(gè)鐵電電容器CF。該種存儲(chǔ)器單元適用于大容量存儲(chǔ)器。在FRAM的每個(gè)存儲(chǔ)器單元中，鐵電電容器CF在其兩個(gè)電極(也可稱為“板電極”或“極板”)間插入了一種鐵電材料。存取晶體管Tr連接在電容器CF的兩電極之一與一條位線BL之間，其柵極與一條字線相連。由于FRAM的晶體管可用一種熟悉的CMOS制造技術(shù)制造，因此FRAM在集成度方面比其他存儲(chǔ)器更具優(yōu)勢(shì)。在圖1中，符號(hào)Cjun表示一個(gè)在鐵電電容器CF和存取晶體管Tr之間的結(jié)電容，符號(hào)CBL表示一個(gè)位線負(fù)載電容。
圖2顯示的是鐵電電容器CF的磁滯Ⅰ-Ⅴ切換回線。在圖中，橫坐標(biāo)表示鐵電電容器兩極間的電勢(shì)差，即電容器CF兩端間電壓，縱坐標(biāo)表示由自發(fā)極化所引發(fā)至鐵電材料表面的充電量，即極化度(μC/cm2)。
如圖2所示，如果鐵電材料不被施加電場(chǎng)(即施加電壓為零)，在極化區(qū)內(nèi)一般不發(fā)生極化。當(dāng)電壓沿圖中正向增加時(shí)，在正向充電極化區(qū)內(nèi)極化度從零升至“A”點(diǎn)。在點(diǎn)“A”，所有區(qū)域都以一個(gè)方向極化，并且極化度最大(在一個(gè)飽和狀態(tài))。在這種情況下，極化度(即鐵電材料中容納的充電量)可表示為Qs，所施加的電壓可表示為工作電壓Vcc。此后，即使電壓再次降低至零電壓，極化度并不降低至零，而是保持在點(diǎn)“B”。鐵電材料的充電量(即由剩余極化所得到的剩余極化度)可表示為Qr。
接著，如果電壓沿圖中負(fù)方向增加，在負(fù)反向充電極化區(qū)內(nèi)極化度從點(diǎn)“B”變至點(diǎn)“C”。在點(diǎn)“C”，鐵電材料的所有區(qū)域都以一個(gè)與點(diǎn)“A”極化方向相反的方向極化(或是飽和)。其極化度表示為-Qs，所施加的電壓表示為工作電壓-Vcc。此后，即使電壓再次降低至零電壓，極化度并不降低至零，而是保持在點(diǎn)“D”。其剩余極化度可表示為-Qr。如果電壓再次沿正向增加，那么極化度將從點(diǎn)“D”變至點(diǎn)“A”。
如上所述，在兩電極間插入有鐵電材料的鐵電電容器一旦被施加以一個(gè)可產(chǎn)生電場(chǎng)的電壓，即使其電極被置為浮空態(tài)，其自發(fā)極化的極化方向仍可繼續(xù)保持。因?yàn)橛凶园l(fā)極化，鐵電材料的表面充電并不因漏電流而自動(dòng)消耗。如果為使極化度為零而不施加電壓，極化方向仍可繼續(xù)保持。
FRAM的讀和寫(xiě)操作可通過(guò)極化反轉(zhuǎn)實(shí)現(xiàn)，因而其操作速度是由極化反轉(zhuǎn)的時(shí)間決定的。同時(shí)，鐵電電容器的極化反轉(zhuǎn)速度是由電容器面積，鐵電薄層的厚度，施加的電壓等等決定的，極化反轉(zhuǎn)的速度單位通常是微秒(μs)。這意味著FRAM的操作速度可以快于電可擦可編程只讀存儲(chǔ)器(EEPROM)或快擦寫(xiě)存儲(chǔ)器。
下面，將對(duì)FRAM的讀和寫(xiě)操作進(jìn)行描述。
在FRAM中，一個(gè)二進(jìn)制數(shù)據(jù)信號(hào)對(duì)應(yīng)于圖2中顯示的磁滯回線中的點(diǎn)“B”和點(diǎn)“D”。其中邏輯值“1”對(duì)應(yīng)點(diǎn)“B”，邏輯值“0”對(duì)應(yīng)點(diǎn)“D”。
再回到圖1，在FRAM讀寫(xiě)操作的一個(gè)初始化階段，將執(zhí)行一個(gè)檢測(cè)存儲(chǔ)單元中存儲(chǔ)數(shù)據(jù)的操作。在該檢測(cè)操作期間，位線BL保持為浮空態(tài)。存取晶體管Tr隨后被字線WL導(dǎo)通，使得位線BL上的零電壓施加到鐵電電容器CF的一個(gè)電極上并且一個(gè)Vcc脈沖信號(hào)電平被施加到電容器的另一電極上。此時(shí)，如果鐵電電容器CF中存儲(chǔ)了一個(gè)邏輯值“1”，那么該電容器CF的極化度將經(jīng)由點(diǎn)“C”從點(diǎn)“B”變化至點(diǎn)“D”。其結(jié)果就是，一個(gè)大小為dQ的充電量被從鐵電電容器CF傳送至位線BL，因此使位線BL上的電壓增大。
相反，如果電容器CF中存儲(chǔ)了一個(gè)邏輯值“0”，那么該電容器CF的極化度將從點(diǎn)“D”變化至點(diǎn)“C”然后又回到點(diǎn)“D”。在這種情況下，位線BL上的電壓沒(méi)有改變。應(yīng)用一種眾所周知的的檢測(cè)電路(未顯示)將位線電壓與一個(gè)基準(zhǔn)電壓進(jìn)行比較。如果位線電壓大于基準(zhǔn)電壓，則位線電壓被增大至一個(gè)工作電壓值(即Vcc電平)。否則，位線電壓被降至零電壓。
在以上提到的檢測(cè)操作完成后，F(xiàn)RAM中的一個(gè)讀或?qū)懖僮鏖_(kāi)始執(zhí)行。在一個(gè)實(shí)際的數(shù)據(jù)寫(xiě)操作過(guò)程中，一條數(shù)據(jù)線上的一個(gè)電壓，如一個(gè)Vcc電平的電壓(即邏輯數(shù)據(jù)“1”)或零電平(即邏輯數(shù)據(jù)“0”)，通過(guò)一個(gè)列選擇器(參考圖4,80)被傳送至位線BL。經(jīng)過(guò)一段預(yù)定時(shí)間后，鐵電電容器CF被施加以一個(gè)脈沖信號(hào)。然后，鐵電電容器CF的極化度從點(diǎn)“B”移動(dòng)至點(diǎn)“D”，使得一個(gè)邏輯值數(shù)據(jù)“1”或“0”被寫(xiě)入存儲(chǔ)單元。
如果一旦對(duì)存儲(chǔ)了一個(gè)邏輯數(shù)據(jù)“1”(即在點(diǎn)“B”的極化度Qr)的存儲(chǔ)單元執(zhí)行了上述檢測(cè)操作，或者對(duì)存儲(chǔ)了一個(gè)邏輯數(shù)據(jù)“1”的鐵電電容器CF施加了一個(gè)脈沖信號(hào)，所存儲(chǔ)的數(shù)據(jù)會(huì)因?yàn)殍F電電容器CF的磁滯特性被變?yōu)橐粋€(gè)邏輯數(shù)據(jù)“0”(即在點(diǎn)“D”的極化度Qr)。因此，在寫(xiě)操作完成前，有必要將共同與字線WL相連的非易失性尋址存儲(chǔ)單元中的相應(yīng)鐵電電容器CF的數(shù)據(jù)狀態(tài)恢復(fù)為其初始狀態(tài)。該數(shù)據(jù)恢復(fù)被稱為“寫(xiě)回”或“回復(fù)”。脈沖信號(hào)的Vcc電平被再次施加至己完成檢測(cè)操作的存儲(chǔ)單元的鐵電電容器CF上。因此，每一個(gè)非易失性尋址存儲(chǔ)單元的鐵電電容器CF的極化度被從點(diǎn)“D”的-Qr(代表邏輯數(shù)據(jù)“0”)恢復(fù)至點(diǎn)“B”的Qr(代表邏輯數(shù)據(jù)“1”)。
如上所述，在讀操作的一個(gè)檢測(cè)操作中，位線BL保持在浮空狀態(tài)。當(dāng)一個(gè)Vcc電平的脈沖信號(hào)被施加到鐵電電容器CF時(shí)，位線BL的電壓被提升至一個(gè)電壓Vc，表示如下Vc=CPZTCPZT+CBL*Vp]]>其中Vc表示耦合電壓，VP表示施加到鐵電電容器CF另一電極上的一個(gè)電壓(以下稱為“極板電壓”)。
基于圖1中為人熟知的電容Cjun和CBL的耦合，鐵電電容器CF兩端的電壓VF(以下稱為“一個(gè)讀電壓”)被降低了大約為電壓Vc大小。該讀電壓被表示為VF=VP-VC=CBLCPZT+CBL*VP]]>其中VF表示鐵電電容器CF兩端的電壓(即讀電壓)，CBL表示位線BL的負(fù)載電容，CPZT表示鐵電電容器CF的電容。
因?yàn)樵趯?xiě)操作中，極板電壓VP為VSS電平且位線BL上的電壓為VCC電平(當(dāng)一個(gè)邏輯數(shù)據(jù)“1”被寫(xiě)入存儲(chǔ)單元時(shí))，故在鐵電電容器兩電極間產(chǎn)生電場(chǎng)的電勢(shì)差就是VCC電平。這使得插入在鐵電電容器CF兩電極間的鐵電材料在點(diǎn)“A”或點(diǎn)“C”完全極化。但，讀電壓則因前述耦合電壓Vc而被降低至(Vp-Vc)。因此，在讀操作過(guò)程中鐵電電容器CF兩端的讀電壓V小于在寫(xiě)操作過(guò)程中其兩端的電壓VCC(或Vp)。因而，插入在鐵電電容器CF兩電極間的鐵電材料未能達(dá)到點(diǎn)“A”從而完全極化。這成為存儲(chǔ)單元檢測(cè)裕度降低的一個(gè)原因。而且，當(dāng)具有多個(gè)基準(zhǔn)單元(未顯示)的基準(zhǔn)單元陣列向檢測(cè)電路(參見(jiàn)圖3,30)提供基準(zhǔn)電壓的情況下，由于前面所說(shuō)的存儲(chǔ)單元的同樣原因，基準(zhǔn)單元陣列不能產(chǎn)生所需的基準(zhǔn)電壓。其結(jié)果是，F(xiàn)RAM的數(shù)據(jù)失效的可能性增加，使得FRAM的可靠性相對(duì)降低。
因此本發(fā)明的一個(gè)目的就是提供一種在數(shù)據(jù)讀取操作中具有改進(jìn)的檢測(cè)裕度的鐵電隨機(jī)存取存儲(chǔ)器器件。
本發(fā)明的另一個(gè)目的是提供一種可靠性得到改進(jìn)的鐵電隨機(jī)存取存儲(chǔ)器器件。
為達(dá)到以上目的，基于本發(fā)明的一個(gè)方案，提供了一種鐵電隨機(jī)存取存儲(chǔ)器器件。該器件包括一條字線，一條極板線，一條位線和一個(gè)鐵電存儲(chǔ)單元。該鐵電存儲(chǔ)單元由一個(gè)鐵電電容器和一個(gè)選擇晶體管組成。鐵電電容器的一個(gè)電極經(jīng)選擇晶體管與位線耦合，其另一電極與極板線耦合，在此處選擇晶體管的控制極與字線耦合。該器件還包括用于產(chǎn)生提供至極板線的一個(gè)驅(qū)動(dòng)信號(hào)的裝置。該裝置產(chǎn)生的驅(qū)動(dòng)信號(hào)在寫(xiě)模式操作中為第一電壓，在讀模式操作中則是高于第一電壓的第二電壓。
在基于本發(fā)明的存儲(chǔ)器器件中，該裝置包括一個(gè)脈沖發(fā)生器，電壓提升器和開(kāi)關(guān)電路。脈沖發(fā)生器以脈沖形式產(chǎn)生第一電壓的驅(qū)動(dòng)信號(hào)，電壓提升器接收第一電壓的驅(qū)動(dòng)信號(hào)并將該驅(qū)動(dòng)信號(hào)的第一電壓提升為驅(qū)動(dòng)信號(hào)的第二電壓。接著，開(kāi)關(guān)電路根據(jù)一個(gè)在讀模式操作過(guò)程中激活的外部施加的控制信號(hào)，選擇性地向極板線傳送脈沖發(fā)生器的輸出電壓或是電壓提升器的輸出電壓。
根據(jù)本發(fā)明的另一個(gè)方案，提供了一種非易失性半導(dǎo)體存儲(chǔ)器器件。該存儲(chǔ)器器件包括一個(gè)陣列，具有多條字線，多條與字線交叉的位線，多條沿字線方向伸展并與各條字線一一對(duì)應(yīng)的極板線，和多個(gè)分布在字線和位線交叉處的鐵電存儲(chǔ)單元，和具有多條與位線一一對(duì)應(yīng)的基準(zhǔn)位線，一條基準(zhǔn)字線，一條與基準(zhǔn)字線對(duì)應(yīng)的基準(zhǔn)極板線，和多個(gè)分布在基準(zhǔn)字線和基準(zhǔn)位線交叉處的基準(zhǔn)單元。該存儲(chǔ)器器件還包括用于產(chǎn)生提供至被選中極板線和基準(zhǔn)極板線的一個(gè)驅(qū)動(dòng)信號(hào)的裝置，其中該驅(qū)動(dòng)信號(hào)在寫(xiě)模式操作中為第一電壓，在讀模式操作中則是高于第一電壓的第二電壓。該存儲(chǔ)器器件還包括用于選擇一個(gè)字線，一個(gè)與被選中字線關(guān)聯(lián)的極板線，基準(zhǔn)字線和基準(zhǔn)極板線，并利用從驅(qū)動(dòng)信號(hào)發(fā)生裝置產(chǎn)生的驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)被選中極板線和基準(zhǔn)極板線的裝置，以及與位線和基準(zhǔn)位線相連，通過(guò)使用來(lái)自基準(zhǔn)陣列的一個(gè)基準(zhǔn)電壓檢測(cè)和放大存儲(chǔ)在一個(gè)被尋址鐵電存儲(chǔ)單元中的數(shù)據(jù)的裝置。
下面將通過(guò)附圖中顯示的實(shí)施例(但并不作為限制)對(duì)本發(fā)明進(jìn)行描述，在附圖中相同符號(hào)代表相似的元件，其中圖1是一個(gè)鐵電存儲(chǔ)單元的等效電路圖；圖2是顯示一個(gè)鐵電電容器的磁滯特性的圖形；圖3是一個(gè)基于本發(fā)明的一個(gè)實(shí)施例的鐵電隨機(jī)存取存儲(chǔ)器器件(FRAM)的電路圖；圖4是一個(gè)顯示基于本發(fā)明的一個(gè)鐵電隨機(jī)存取存儲(chǔ)器器件的讀寫(xiě)操作的時(shí)序圖。
基于本發(fā)明的一種新型非易失性半導(dǎo)體存儲(chǔ)器器件，如鐵電隨機(jī)存取存儲(chǔ)器器件，包括一個(gè)與一個(gè)行譯碼器電路20相連的極板脈沖發(fā)生器60。該極板脈沖發(fā)生器60在一個(gè)寫(xiě)操作過(guò)程中向行譯碼器20提供一個(gè)VCC電平的驅(qū)動(dòng)信號(hào)，在一個(gè)讀操作過(guò)程中則向其提供一個(gè)高于Vcc電平的被提升的電壓電平的驅(qū)動(dòng)信號(hào)。由行譯碼器電路20選中的一條極板線PLi和一條基準(zhǔn)極板線RPL在讀操作過(guò)程中由被提升的電壓電平驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)。插入在與極板線PLi和基準(zhǔn)極板線RPL關(guān)聯(lián)的鐵電電容器兩電極間的鐵電材料在一個(gè)飽和狀態(tài)被完全極化，即圖2中點(diǎn)“A”或點(diǎn)“C”。由此，在讀操作過(guò)程中，一個(gè)被選中的存儲(chǔ)單元的檢測(cè)裕度提高，并且在讀過(guò)程中產(chǎn)生一個(gè)所需的基準(zhǔn)電壓。這使得鐵電隨機(jī)存取存儲(chǔ)器器件的可靠性得到改進(jìn)。
參見(jiàn)圖3，顯示了一個(gè)基于本發(fā)明優(yōu)選實(shí)施例的鐵電隨機(jī)存取存儲(chǔ)器器件的方框圖。該鐵電隨機(jī)存取存儲(chǔ)器(以下稱為FRAM)包括，一個(gè)存儲(chǔ)單元陣列10，一個(gè)行譯碼器電路20，一個(gè)檢測(cè)電路30，一個(gè)檢測(cè)驅(qū)動(dòng)電平發(fā)生器40，一個(gè)基準(zhǔn)單元陣列50，一個(gè)極板脈沖發(fā)生器60，一個(gè)列譯碼器電路70，一個(gè)列選擇電路80，一個(gè)主檢測(cè)§寫(xiě)驅(qū)動(dòng)電路90和一個(gè)數(shù)據(jù)輸入/輸出電路100。雖然圖中未顯示，該FRAM還包括一個(gè)為人熟知的用于將位線預(yù)充電至一個(gè)預(yù)設(shè)電壓(即VSS電平)的位線預(yù)充電電路。
如圖3所示，該存儲(chǔ)單元陣列10包括多條字線WL1～WLm和多條分布在m行并沿字線方向伸展的極板線PL1～PLm，和多條與字線WL1～WLm和極板線PL1～PLm交叉的位線BL1～BLn。存儲(chǔ)電壓陣列10還包括m×n個(gè)布置在字線WL1～WLm和位線BL1～BLn交叉處的鐵電存儲(chǔ)單元MCmn。
每一個(gè)存儲(chǔ)單元MCmn包含一個(gè)存取晶體管(或一個(gè)充電傳輸晶體管)Trij和一個(gè)鐵電電容器CFij，其中i代表一個(gè)1到M的整數(shù)，j代表一個(gè)1到n的整數(shù)。在電容器CFij的兩極板間插入有一層鐵電材料。該存取晶體管Trij的一條電流通路(即一個(gè)漏一源溝道)連接在鐵電電容器CFij的一個(gè)電極和一條相應(yīng)位線BLj之間。晶體管Trij的柵極與一條對(duì)應(yīng)的字線WLi連通。鐵電電容器CFij的另一電極與一條對(duì)應(yīng)的極板線PLi連通。例如，存取晶體管Tr11的電流通路在鐵電電容器CF11的一個(gè)電極和位線BL1之間連通，其柵極與字線WL1連通。鐵電電容器CF11的另一電極與對(duì)應(yīng)與字線WL1的極板線PL1連通。
再次參見(jiàn)圖3，字線WL1～WLm和極板線PL1～PLM分別與行譯碼器電路20相連。當(dāng)一條字線WLi被選中時(shí)，一條與被選中字線WLi對(duì)應(yīng)的極板線PLi被行譯碼器電路20選中。被選中字線WLi由電平Vcc驅(qū)動(dòng)，被選中的極板線PLi由從極板脈沖發(fā)生器60產(chǎn)生的一個(gè)極板脈沖信號(hào)SPL或BSPL驅(qū)動(dòng)，以使鐵電材料的所有磁疇都以一個(gè)預(yù)定方向完全極化。
每條位線BLj的一端連接至檢測(cè)電路30，另一端連接至列選擇電路80。如圖3所示，檢測(cè)電路30與來(lái)自檢測(cè)驅(qū)動(dòng)電平發(fā)生器40的兩條檢測(cè)驅(qū)動(dòng)線SAP和SAN，存儲(chǔ)單元陣列10的n條位線BL1～BLn以及基準(zhǔn)單元陣列50的n條基準(zhǔn)位線RBL1～RBLn相連。雖然圖3中未顯示，該檢測(cè)電路還可能包括一種CMOS鎖存電路。這種檢測(cè)電路在美國(guó)專利No.5,751,626(1998年5月12日)中被揭示，名稱為“應(yīng)用鐵電基準(zhǔn)單元的鐵電存儲(chǔ)器”。
基準(zhǔn)陣列50的一條基準(zhǔn)字線RWL和一條基準(zhǔn)極板線RPL還與行譯碼器電路20連接。基準(zhǔn)陣列50包括，多個(gè)基準(zhǔn)單元(未顯示出)，其由與存儲(chǔ)單元陣列10中相同的鐵電電容器和存取晶體管構(gòu)成。這些基準(zhǔn)單元共同與基準(zhǔn)字線RWL和基準(zhǔn)極板線RPL耦合。當(dāng)基準(zhǔn)字線RWL被行譯碼器電路20選中時(shí)，基準(zhǔn)極板線RPL被與極板線PLm相同的脈沖信號(hào)SPL或BSPL驅(qū)動(dòng)。也就是說(shuō)，在寫(xiě)操作過(guò)程中脈沖信號(hào)為Vcc電平，而在讀操作過(guò)程中脈沖信號(hào)為大于Vcc電平的一個(gè)被提升的電壓電平。
極板脈沖發(fā)生器60產(chǎn)生一個(gè)提供至被行譯碼器電路20選中的極板線PLi和基準(zhǔn)極板線RPL的脈沖信號(hào)。在寫(xiě)操作過(guò)程中該脈沖信號(hào)為Vcc電平，在讀操作過(guò)程中該脈沖信號(hào)為大于Vcc電平的提升后的電平。如圖3所示，發(fā)生器60包括一個(gè)脈沖發(fā)生器62，一個(gè)電壓提升電路64和一個(gè)開(kāi)關(guān)電路66。
脈沖發(fā)生器62產(chǎn)生一個(gè)Vcc電平的脈沖信號(hào)SPL，在讀操作期間提供至基準(zhǔn)極板線RPL，在寫(xiě)操作期間提供至極板線PLi。電壓提升器64接收Vcc電平的脈沖信號(hào)SPL并將其電平提升至一個(gè)高于Vcc的電平。一旦脈沖發(fā)生器62產(chǎn)生了脈沖信號(hào)SPL，電壓提升器64就產(chǎn)生被電壓提升的脈沖信號(hào)BSPL。然后，開(kāi)關(guān)電路66接收脈沖發(fā)生器62和電壓提升器64的輸出，并根據(jù)一個(gè)控制信號(hào)CP選擇性地將輸出之一傳送至行譯碼器電路20。開(kāi)關(guān)電路66包括一個(gè)PMOS晶體管MP1和一個(gè)NMOS晶體管MN1。柵極接收控制信號(hào)CP的PMOS晶體管MP1的電流通路(或源一漏溝道)耦合在行譯碼器電路20和脈沖發(fā)生器62之間。NMOS晶體管MN1的電流通路(或漏一源溝道)連接在行譯碼器電路20和電壓提升器64之間，其柵極與控制信號(hào)CP連接。
此處，作為一個(gè)有效高壓信號(hào)的控制信號(hào)CP在寫(xiě)操作期間不起作用，而在讀操作期間被激活。具體地說(shuō)，如圖4所示，僅當(dāng)基準(zhǔn)極板線RPL在讀操作期間被激活時(shí)，控制信號(hào)CP才被激活。
列選擇電路80包括n個(gè)作為選擇晶體管的NMOS晶體管(未示出)。選擇晶體管的每個(gè)電流通道連接在一條對(duì)應(yīng)位線BLj和一條對(duì)應(yīng)數(shù)據(jù)線DLY之間，其中Y代表一個(gè)1到K的整數(shù)。對(duì)應(yīng)各由列譯碼器電路70產(chǎn)生的行選擇信號(hào)Y1～Yn，相應(yīng)的選擇晶體管被導(dǎo)通或截止。由于在本技術(shù)領(lǐng)域中，主檢測(cè)寫(xiě)入驅(qū)動(dòng)電路90和數(shù)據(jù)輸入/輸出電路10是為人熟知的，因而其說(shuō)明在此忽略。
圖4是一個(gè)顯示基于本發(fā)明的FRAM的讀寫(xiě)操作的時(shí)序圖。如以上對(duì)圖1的描述所設(shè)定的，在本實(shí)施例中，邏輯數(shù)據(jù)“1”對(duì)應(yīng)圖2中的點(diǎn)“B”，邏輯數(shù)據(jù)“0”對(duì)應(yīng)圖2中的點(diǎn)“D”。寫(xiě)操作參考圖4，在執(zhí)行一個(gè)寫(xiě)操作前，在圖4中的一個(gè)時(shí)段T0-T1中首先執(zhí)行對(duì)選中存儲(chǔ)單元(即MC11～MC14)的一個(gè)數(shù)據(jù)檢測(cè)操作。這是為了保護(hù)存儲(chǔ)在共同與一條選中字線Wli(即WL1)耦合的多個(gè)未選中存儲(chǔ)單元中的數(shù)據(jù)。
如圖4所示，在FRAM的寫(xiě)操作的一個(gè)初始化階段，在一個(gè)時(shí)段T0～T1中執(zhí)行一個(gè)對(duì)共同與選中字線WL1耦合的存儲(chǔ)單元MC11～MC1n中存儲(chǔ)的數(shù)據(jù)的檢測(cè)操作。在該檢測(cè)操作過(guò)程中，位線BLj被維持在浮空狀態(tài)。所有共同與處于高電平的選中字線WL1耦合的存取晶體管Tr11～Tr1n被導(dǎo)通。此時(shí)，一個(gè)由極板脈沖發(fā)生器60產(chǎn)生的脈沖信號(hào)通過(guò)行譯碼器電路20被施加至與選中字線WL1關(guān)聯(lián)的一條極板線PL1和一條基準(zhǔn)極板線RPL上。
在圖4中，在時(shí)段T0～T1中，控制信號(hào)CP處于低電平。這使得開(kāi)關(guān)電路66的PMOS晶體管MP1導(dǎo)通，NMOS晶體管MN1截止。結(jié)果是，極板線和基準(zhǔn)極板線(分別與對(duì)應(yīng)鐵電電容器的另一電極相連)被經(jīng)導(dǎo)通的PMOS晶體管MP1傳送的VCC電平的脈沖(即SPL)驅(qū)動(dòng)。
此時(shí)，如果在與選中存儲(chǔ)單元關(guān)聯(lián)的各鐵電電容器中存儲(chǔ)了一個(gè)邏輯數(shù)據(jù)“1”，則每個(gè)鐵電電容器的極化度從點(diǎn)“B”經(jīng)點(diǎn)“C”變?yōu)辄c(diǎn)“D”。結(jié)果是，一個(gè)充電量dQ(見(jiàn)圖2)從各電容器傳送至對(duì)應(yīng)的位線BLj，使得位線BLj上的電壓升高。
相反，如果鐵電電容器中存儲(chǔ)了一個(gè)邏輯數(shù)據(jù)“0”，則每個(gè)電容器CF的極化度從點(diǎn)“D”變?yōu)辄c(diǎn)“C”再回到點(diǎn)“D”。在這種情況下，位線BLj上的電壓不發(fā)生變化。通過(guò)檢測(cè)電路30和檢測(cè)驅(qū)動(dòng)電平發(fā)生器40將位線電壓與基準(zhǔn)單元陣列50產(chǎn)生的一個(gè)基準(zhǔn)電壓進(jìn)行比較。如果各位線電壓大于基準(zhǔn)電壓，則位線電壓BLj被提升至一個(gè)工作電壓電平(即Vcc電平)。反之，則各位線電壓又被降低至零電壓。
在上述數(shù)據(jù)檢測(cè)操作完成后，F(xiàn)RAM的一個(gè)實(shí)際寫(xiě)操作開(kāi)始在時(shí)段T1～T2執(zhí)行。由于數(shù)據(jù)的實(shí)際寫(xiě)操作與前述背景材料中的相同，故其描述在此省略。讀操作再次參見(jiàn)圖4，在執(zhí)行一個(gè)讀操作之前，位線BLj在時(shí)段T2～T3通過(guò)一個(gè)位線預(yù)充電電路(未顯示)充電至一個(gè)預(yù)定電平(即VSS電平)。然后，F(xiàn)RAM的實(shí)際讀操作在時(shí)段T3～T4中執(zhí)行。讀操作的數(shù)據(jù)檢測(cè)操作按照與寫(xiě)操作的數(shù)據(jù)檢測(cè)操作相同的方式進(jìn)行。數(shù)據(jù)檢測(cè)操作(T3～T4)得到的被選中位線上的數(shù)據(jù)被直接發(fā)送到外部。讀操作的數(shù)據(jù)檢測(cè)操作與寫(xiě)操作的數(shù)據(jù)檢測(cè)操作的不同之處僅在于，在讀操作中極板線Pli和基準(zhǔn)極板線RPL是由經(jīng)提升的電壓電平脈沖信號(hào)BSPL驅(qū)動(dòng)的，該電平高于在寫(xiě)操作中由極板脈沖發(fā)生器60產(chǎn)生的Vcc電平。下面將對(duì)此進(jìn)行說(shuō)明。即使在讀操作過(guò)程中，如一旦對(duì)存儲(chǔ)了一個(gè)邏輯數(shù)據(jù)“1”的存儲(chǔ)單元執(zhí)行了檢測(cè)操作，則存儲(chǔ)在該單元鐵電電容器中的數(shù)據(jù)會(huì)變?yōu)檫壿嫈?shù)據(jù)“0”。因此，在讀操作完成前，由極板脈沖發(fā)生器60產(chǎn)生的Vcc電平脈沖信號(hào)SPL被再一次施加到檢測(cè)操作已完成的存儲(chǔ)單元的鐵電電容器(即它的對(duì)應(yīng)極板線)上。因此，讀取后的鐵電電容器的極化度被從-Qr恢復(fù)到點(diǎn)“B”的Qr。
我們應(yīng)注意到，極板線Pli和基準(zhǔn)極板線RPL是由具有高于讀操作中的Vcc電平的一個(gè)被提升電平的脈沖信號(hào)(即BSPL信號(hào))驅(qū)動(dòng)的。也就是說(shuō)，如圖4所示，控制信號(hào)CP被激活為高電平。這使得PMOS晶體管MP1截止，NMOS晶體管MN1導(dǎo)通。行譯碼器電路20和脈沖發(fā)生器62之間的通路被關(guān)閉，行譯碼器電路20和電壓升壓器64之間的通路被導(dǎo)通，使得提升電壓電平脈沖信號(hào)(即BSPL)通過(guò)行譯碼器電路20被傳送至極板線Pli和基準(zhǔn)極板線RPL。
此時(shí)，在讀操作中施加到極板線Pli和基準(zhǔn)極板線RPL上的脈沖信號(hào)的電壓表示為VPR=CPZT+CBLCBL*VPW]]>其中VPR是在讀操作中鐵電電容器CF兩電極間的電壓，VPW是在寫(xiě)操作中鐵電電容器CF兩電極間的電壓。
如上所述，在讀操作過(guò)程中，極板線Pli和基準(zhǔn)極板線RPL是由高于Vcc電平的電壓VPR驅(qū)動(dòng)的。防止了由于位線負(fù)載電容和鐵電電容器CF電容的耦合(如圖1所示)在讀操作中造成鐵電電容器CF兩端的電壓降低。
因此，在讀操作的檢測(cè)時(shí)段T3～T4中，鐵電電容器CF兩電極間插入的鐵電材料在點(diǎn)“A”或點(diǎn)“C”完全極化。結(jié)果是，存儲(chǔ)單元的檢測(cè)裕度提高，使得FRAM的可靠性得到改善。由于在讀操作的檢測(cè)時(shí)段T3～T4中，基準(zhǔn)單元陣列50的基準(zhǔn)極板線RPL也是由提升后的電壓電平脈沖信號(hào)BSPL驅(qū)動(dòng)的，因而防止了由于前述耦合現(xiàn)象(由鐵電電容器電容和基準(zhǔn)位線負(fù)載電容引起)造成的基準(zhǔn)單元陣列(未顯示)的鐵電電容器兩端電壓的降低。
雖然本發(fā)明是以一個(gè)實(shí)施例的方式描述的，但可以理解，在所附權(quán)利要求的精神和范圍內(nèi)可以對(duì)以上所提出的內(nèi)容付諸實(shí)踐并進(jìn)行修改。
權(quán)利要求
1．一種非易失性半導(dǎo)體存儲(chǔ)器器件，包括一條字線；一條極板線；一條位線；一個(gè)鐵電存儲(chǔ)單元，包括一個(gè)鐵電電容器和一個(gè)選擇晶體管，其中，鐵電電容器的一個(gè)電極經(jīng)選擇晶體管與所述位線耦合，鐵電電容器的另一電極與所述極板線耦合，選擇晶體管的控制極與所述字線耦合；和用于產(chǎn)生提供至極板線的一個(gè)驅(qū)動(dòng)信號(hào)的裝置，其中，在寫(xiě)操作模式中該驅(qū)動(dòng)信號(hào)為第一電壓，在讀操作模式中該驅(qū)動(dòng)信號(hào)為高于所述第一電壓的第二電壓。
2．根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲(chǔ)器器件，其特征在于所述驅(qū)動(dòng)信號(hào)產(chǎn)生裝置包括用于以脈沖形式產(chǎn)生第一電壓驅(qū)動(dòng)信號(hào)的裝置；用于將驅(qū)動(dòng)信號(hào)第一電壓提升至驅(qū)動(dòng)信號(hào)第二電壓的裝置；和根據(jù)一個(gè)在讀操作模式時(shí)啟動(dòng)的外部施加控制信號(hào)選擇性地將所述信號(hào)產(chǎn)生裝置和信號(hào)提升裝置的輸出之一傳送至極板線的裝置。
3．一種非易失性半導(dǎo)體存儲(chǔ)器器件，包括一個(gè)陣列，包括多條字線，多條與所述字線交叉的位線，多條沿字線方向伸展并與各字線一一對(duì)應(yīng)的極板線，和多個(gè)分布在字線和位線交叉處的鐵電存儲(chǔ)單元；一個(gè)基準(zhǔn)陣列，包括多條與各位線對(duì)應(yīng)的基準(zhǔn)位線，一條基準(zhǔn)字線，一條與所述基準(zhǔn)字線對(duì)應(yīng)的基準(zhǔn)極板線，和多個(gè)分布在基準(zhǔn)字線和基準(zhǔn)位線交叉處的基準(zhǔn)單元；用于產(chǎn)生提供至被選中的極板線和基準(zhǔn)極板線的一個(gè)驅(qū)動(dòng)信號(hào)的裝置，其中，寫(xiě)操作模式中該驅(qū)動(dòng)信號(hào)為第一電壓，在讀操作模式中該驅(qū)動(dòng)信號(hào)為一個(gè)高于第一電壓的第二電壓；用于選擇一條字線，一條與選中字線關(guān)聯(lián)的極板線，基準(zhǔn)字線和基準(zhǔn)極板線，以及根據(jù)所述信號(hào)產(chǎn)生裝置產(chǎn)生的驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)被選中極板線和基準(zhǔn)極板線的裝置；與位線和基準(zhǔn)位線相連的裝置，用于通過(guò)使用基準(zhǔn)陣列產(chǎn)生的一個(gè)基準(zhǔn)電壓檢測(cè)和放大存儲(chǔ)在一個(gè)被尋址鐵電存儲(chǔ)單元中的數(shù)據(jù)。
4．根據(jù)權(quán)利要求3的非易失性半導(dǎo)體存儲(chǔ)器器件，其特征在于所述信號(hào)產(chǎn)生裝置包括用于以脈沖形式產(chǎn)生第一電壓驅(qū)動(dòng)信號(hào)的裝置；用于將驅(qū)動(dòng)信號(hào)第一電壓提升至驅(qū)動(dòng)信號(hào)第二電壓的裝置；和根據(jù)一個(gè)在讀操作模式時(shí)啟動(dòng)的外部施加控制信號(hào)選擇性地將所述信號(hào)產(chǎn)生裝置和信號(hào)提升裝置的輸出之一傳送至被選中極板線和基準(zhǔn)極板線的裝置。
5．根據(jù)權(quán)利要求4的非易失性半導(dǎo)體存儲(chǔ)器器件，其特征在于所述選擇性傳送裝置包括一個(gè)連接在驅(qū)動(dòng)信號(hào)產(chǎn)生裝置和選擇裝置之間并且由外部施加的控制信號(hào)開(kāi)/關(guān)的第一開(kāi)關(guān)元件；和一個(gè)連接在信號(hào)提升裝置和選擇裝置之間并且由外部施加的控制信號(hào)開(kāi)/關(guān)的第二開(kāi)關(guān)元件。
6．根據(jù)權(quán)利要求5的非易失性半導(dǎo)體存儲(chǔ)器器件，其特征在于所述第一開(kāi)關(guān)元件包含一個(gè)PMOS晶體管，所述第二開(kāi)關(guān)元件包含一個(gè)NMOS晶體管。
全文摘要
揭示了一種鐵電隨機(jī)存取存儲(chǔ)器(FRAM)器件,包括一條字線,一條極板線,一條位線,和一個(gè)鐵電存儲(chǔ)單元。該鐵電存儲(chǔ)單元包括一個(gè)鐵電電容器和一個(gè)選擇晶體管。鐵電電容器的一個(gè)電極經(jīng)選擇晶體管與位線耦合,其另一電極與極板線耦合,選擇晶體管的控制極與字線耦合。該FRAM器件還包括一個(gè)用于產(chǎn)生提供至極板線的一個(gè)極板脈沖信號(hào)的極板脈沖發(fā)生器。根據(jù)不同的操作模式,產(chǎn)生的極板脈沖信號(hào)具有不同的電壓電平。
文檔編號(hào)G11C11/22GK1211040SQ98117489
公開(kāi)日1999年3月17日 申請(qǐng)日期1998年9月8日 優(yōu)先權(quán)日1997年9月8日
發(fā)明者李鎮(zhèn)宇, 金奇南, 鄭東鎮(zhèn) 申請(qǐng)人:三星電子株式會(huì)社