安全儀表變送器外部sram高可靠性存儲(chǔ)與診斷方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及安全儀表變送器外部SRAM存儲(chǔ)與診斷方法，屬于工業(yè)過程控制領(lǐng)域。
【背景技術(shù)】
[0002]在石油、化工、冶金和核電等工業(yè)過程控制領(lǐng)域，對生產(chǎn)過程的安全性要求非常嚴(yán)格，對環(huán)境的檢測和控制越發(fā)重要，安全儀表變送器能夠檢測生產(chǎn)環(huán)境的關(guān)鍵性參數(shù)，為確保生產(chǎn)過程的安全可靠運(yùn)行發(fā)揮了非常重要的作用。
[0003]為了確保安全儀表變送器可靠地運(yùn)行，需對安全儀表變送器進(jìn)行周期性診斷，夕卜部易失性存儲(chǔ)器作為安全儀表變送器的重要組成部分，對它的診斷不可缺少，那么，找到一種安全可靠和實(shí)用的存儲(chǔ)和診斷方法，是安全儀表變送器研究與開發(fā)的一個(gè)重點(diǎn)。
[0004]外部易失性存儲(chǔ)器診斷方法大多數(shù)是基于MCU利用診斷程序定時(shí)的對外部存儲(chǔ)器診斷的方法，當(dāng)需要對存儲(chǔ)器某一塊地址區(qū)域診斷時(shí)，都會(huì)先將這塊區(qū)域的數(shù)據(jù)拷貝到某一空閑區(qū)域，然后才能對這塊區(qū)域進(jìn)行診斷，所以占用MCU時(shí)間較多，MCU的利用率較低，由于安全儀表變送器安全功能較多，程序量較大，因此，將MCU從耗時(shí)的存儲(chǔ)器診斷程序中解放出來是很必要的；由于對存儲(chǔ)器的診斷是定期進(jìn)行的，不能實(shí)時(shí)的對數(shù)據(jù)進(jìn)行診斷，對軟故障引起的數(shù)據(jù)錯(cuò)誤是不能診斷，而且由于拷貝過程中容易產(chǎn)生數(shù)據(jù)位的跳變，增加了存儲(chǔ)器失效的可能性。因此，本發(fā)明克服上述的問題，能夠?qū)ν獠看鎯?chǔ)器進(jìn)行實(shí)時(shí)的安全可靠的存儲(chǔ)和診斷，且占用MCU時(shí)間比較少，MCU開銷比較小。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)中存在的上述不足之處，本發(fā)明要解決的技術(shù)問題是提供一種安全儀表變送器外部SRAM存儲(chǔ)與診斷方法，做為安全儀表變送器的核心部分，主要用于變送器的外部SRAM存儲(chǔ)與診斷。
[0006]本發(fā)明為實(shí)現(xiàn)上述目的所采用的技術(shù)方案是:一種安全儀表變送器外部SRAM高可靠性存儲(chǔ)與診斷方法，用于在MCU運(yùn)行的過程中對外部SRAM進(jìn)行數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)診斷，包括以下步驟:
[0007]MCU首先將基礎(chǔ)數(shù)據(jù)寫入CPLD，CPLD將所述基礎(chǔ)數(shù)據(jù)處理成另一差異性數(shù)據(jù)，在MCU的寫信號(hào)控制下將所述基礎(chǔ)數(shù)據(jù)寫入一片SRAM中，將所述差異性數(shù)據(jù)寫入另一片SRAM中；
[0008]CPLD在接收到MCU的讀信號(hào)時(shí)，將兩個(gè)數(shù)據(jù)從兩片SRAM中讀入到CPLD中，進(jìn)行數(shù)據(jù)診斷，如果數(shù)據(jù)診斷無錯(cuò)誤，則將所述基礎(chǔ)數(shù)據(jù)送入MCU ;否則產(chǎn)生報(bào)警信號(hào)。
[0009]所述CPLD采用程序流的監(jiān)控方法對自身運(yùn)行的邏輯進(jìn)行診斷，具體為:在每個(gè)程序路徑設(shè)定固有的標(biāo)志位，當(dāng)程序運(yùn)行的路徑和固有的標(biāo)志位沖突時(shí)，CPLD自身運(yùn)行的邏輯產(chǎn)生錯(cuò)誤，則通過故障引腳產(chǎn)生報(bào)警信號(hào)。
[0010]所述MCU還對CPLD的運(yùn)行進(jìn)行診斷，具體為:MCU在規(guī)定時(shí)間窗內(nèi)檢測CPLD分離時(shí)基的心跳信號(hào)，當(dāng)在時(shí)間窗的監(jiān)控范圍內(nèi)沒檢測到或檢測到多個(gè)心跳信號(hào)時(shí)，則CPLD的運(yùn)行邏輯是錯(cuò)誤的，MCU進(jìn)入故障處理程序。
[0011]所述MCU的地址總線和數(shù)據(jù)總線分別接于CPLD的一端，兩片SRAM公用的地址總線和兩片SRAM各自的數(shù)據(jù)總線分別接于CPLD的另外一端。
[0012]所述兩片SRAM共用地址總線，數(shù)據(jù)總線分開。
[0013]本發(fā)明是用來實(shí)現(xiàn)安全儀表變送器外部SRAM存儲(chǔ)與診斷的方法，為安全儀表變送器的安全工作提供了保證。它具有如下優(yōu)點(diǎn):
[0014]1.實(shí)時(shí)性好，對主控制器依賴性小。本發(fā)明應(yīng)用CPLD實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)和診斷，響應(yīng)快，實(shí)時(shí)性好，對主控制器的依賴性小，可以把主控制器從繁重的SRAM的診斷程序中解放出來。
[0015]2.可靠性高。本發(fā)明應(yīng)用硬件冗余技術(shù)和CPLD的診斷技術(shù)，能做到不管是SRAM發(fā)生失效還是CPLD發(fā)生失效都會(huì)及時(shí)的診斷出來，及時(shí)向系統(tǒng)報(bào)警，使安全變送器進(jìn)入安全的狀態(tài)，可靠性較高。
[0016]3.通用性強(qiáng)。對于功能要求較高的安全儀表變送器來說，外部SRAM是不可缺少的組成部分，本發(fā)明能實(shí)現(xiàn)實(shí)時(shí)性的存儲(chǔ)和數(shù)據(jù)診斷，對SRAM和MCU的參數(shù)沒有特殊要求，通用性強(qiáng)。
【附圖說明】
[0017]圖1是本發(fā)明安全儀表外部SRAM存儲(chǔ)與診斷功能圖；
[0018]圖2是本發(fā)明CPLD數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)診斷邏輯圖；
[0019]圖3是本發(fā)明MCU數(shù)據(jù)存儲(chǔ)和診斷流程圖；
[0020]圖4是本發(fā)明CPLD數(shù)據(jù)存儲(chǔ)和診斷流程圖。
【具體實(shí)施方式】
[0021]下面結(jié)合附圖及實(shí)施例對本發(fā)明做進(jìn)一步的詳細(xì)說明。
[0022]本發(fā)明是基于安全儀表變送器外部SRAM存儲(chǔ)和診斷進(jìn)行的，如圖1所示，采用雙SRAM作為系統(tǒng)的冗余，采用CPLD進(jìn)行存儲(chǔ)和診斷，增加了診斷的實(shí)時(shí)性，采用MCU對CPLD進(jìn)行診斷，增加了存儲(chǔ)系統(tǒng)的可靠性。
[0023]在上述的存儲(chǔ)系統(tǒng)中，CPLD和SRAM組成的系統(tǒng)可以看成一個(gè)整體的SRAM，MCU進(jìn)行數(shù)據(jù)的讀寫的時(shí)候，只要將讀寫信號(hào)和片選信號(hào)送給CPLD，CPLD就會(huì)完成數(shù)據(jù)的存儲(chǔ)和診斷功能，大大減輕了 MCU的負(fù)擔(dān)。對于CPLD來說，在MCU進(jìn)行操作的過程中，地址信號(hào)和數(shù)據(jù)信號(hào)會(huì)送到CPLD，CPLD通過讀寫控制端口判斷是讀信號(hào)還是寫信號(hào)，當(dāng)檢測到寫操作時(shí)，CPLD對數(shù)據(jù)處理后分別存儲(chǔ)到兩片SRAM里，當(dāng)檢測到讀信號(hào)時(shí)，CPLD會(huì)讀出兩片SRAM的數(shù)據(jù)，進(jìn)行數(shù)據(jù)校驗(yàn)，如果數(shù)據(jù)校驗(yàn)沒有發(fā)生錯(cuò)誤，那么將數(shù)據(jù)送出到數(shù)據(jù)總線，以供MCU讀取，當(dāng)檢測到故障時(shí)，會(huì)通過報(bào)警端口將故障信號(hào)傳給MCU，使MCU進(jìn)入故障處理模式，保證系統(tǒng)的安全；在CPLD對數(shù)據(jù)進(jìn)行處理的同時(shí)還會(huì)實(shí)時(shí)的進(jìn)行自診斷工作，通過程序流向的監(jiān)視和心跳信號(hào)的監(jiān)視來判斷CPLD處于正常的工作狀態(tài)；主MCU通過分離時(shí)基的時(shí)間窗監(jiān)視程序和故障監(jiān)視程序來判斷CPLD處于正常的工作狀態(tài)，當(dāng)CPLD分離時(shí)基的心跳信號(hào)不在主MCU的時(shí)間窗范圍或檢測到CPLD有故障報(bào)警信號(hào)時(shí)，MCU進(jìn)入故障處理程序，不會(huì)進(jìn)行任何的不安全操作，保證系統(tǒng)的安全運(yùn)行。
[0024]數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)和診斷功能是CPLD的存儲(chǔ)邏輯和數(shù)據(jù)診斷功能塊來實(shí)現(xiàn)的，如圖2所示，首先CPLD會(huì)檢測外部時(shí)鐘，對外部時(shí)鐘進(jìn)行分頻，形成整個(gè)存儲(chǔ)系統(tǒng)一個(gè)時(shí)鐘基準(zhǔn)，已達(dá)到CPLD在存儲(chǔ)過程中時(shí)鐘的同步；在存儲(chǔ)的過程中，對