專利名稱：一種利用福勒-諾德海姆可編程可擦的低壓晶體管閃速電可擦可編程只讀存貯器單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電可擦可編程存儲器件及其制造方法，特別，本發(fā)明涉及利用Fowler-Nordheim(福勒-諾德海姆)隧道效應(yīng)既可編程又可擦除的低電流單一晶體管閃速EEPROM單元。
背景技術(shù)：
眾所周知現(xiàn)有技術(shù)中的電可擦可編程只讀存儲器(EEPROMS)及其制造方法。一種被稱為閃速EEPROM的上述器件，由美國專利Nos.4698787和4868619公開，其由Mukherjee等人發(fā)明，并授權(quán)代理人進(jìn)行申請，這被特別包括在內(nèi)，作為參考。閃速EEPROM存儲器由高密度(例如1兆位數(shù)量級)單元陣列形成。每個(gè)單元是一個(gè)單一的晶體管，其包括單晶半導(dǎo)體材料構(gòu)成的基片，基片中具有源和漏，基片上還設(shè)置第1層絕緣材料。浮柵位于第1層絕緣材料和第二層絕緣材料之間，柵位于第2層絕緣材料的上面。
由諸如摻磷的第1材料的深區(qū)和諸如摻砷和磷的第2材料的淺區(qū)形成源區(qū)。部分深區(qū)位于第1絕緣材料層的下面，并且選擇第1材料層和柵區(qū)最佳疊連，以便減少擦除動(dòng)作時(shí)條層與條層之間的隧道效應(yīng)。由第2材料的淺區(qū)形成漏。
第2絕緣材料層具有高公電常數(shù)，使其電容達(dá)到最佳。使相對于襯底的浮柵二端的電壓達(dá)到最大，由此，使器件在其浮柵上存儲和除掉電荷的作用達(dá)到最大。
為對常規(guī)閃速EEPROM單元進(jìn)行編程，需要分別向控制柵和漏施加電壓10到12V和4到6V，并使源和襯底保持在地電位。這種電壓條件使位于源和漏之間部分襯底(溝道區(qū))產(chǎn)生熱電子，并被加速到浮柵。為了擦除閃速EEPROM單元，向源區(qū)施加10V到13V的電壓，而同時(shí)懸浮漏區(qū)，并使控制柵和襯底保持地電位。用這種方法，利用Fowler-Nordheim隧道效應(yīng)，使電子從浮柵進(jìn)入源區(qū)。
在讀操作期間，設(shè)定單元的邏輯條件是，向漏極施加1V到2V電位，向控制柵加3V到6V電位，使源極保持地電位。因?yàn)榫幊虇卧幸粋€(gè)升高閾值電壓(Vt)，這是由于浮柵上面存在電子引起的，編程單元溝道區(qū)在讀操作期間不導(dǎo)電。另一方面，擦除單元的閥值電壓接近1V，所以其溝道區(qū)在讀操作期間將導(dǎo)電。
常規(guī)閃速EEPROM技術(shù)有幾種缺點(diǎn)。一種缺點(diǎn)是利用熱電子注入進(jìn)行編程。該編程消耗大量的電流，為采用低電壓(小于5V)時(shí)，該技術(shù)不利于利用內(nèi)部芯片上的電荷泵。
現(xiàn)有閃速EEPROM技術(shù)的其它缺點(diǎn)是有影響單元壽命的各種因素。例如，當(dāng)為一個(gè)單元編程時(shí)，全部單元的漏與該要編程單元的漏共用一個(gè)列，它接受編程所需的相對高的漏電位。這是因?yàn)榱兄兴袉卧?，通常要共用一個(gè)公共的位線。由于漏(4V到6V)和襯底(地電位)之間的電位差，干擾了這些未被選擇的單元。漏和襯底之間相對高的電壓降，在編程期間可使在漏結(jié)處產(chǎn)生熱空穴。這些空穴可能遷移到柵絕緣層中，并且永遠(yuǎn)地陷在那里使該單元過早地失效。
陷在柵絕緣層中的熱空穴將會干擾器件的讀出，并降低在襯底和浮柵之間的通常由柵絕緣層提供的勢壘高度。由于降低該勢壘高度，接著將使電子注入到未選擇單元的浮柵中。產(chǎn)生的熱空穴逐步積累使熱電子能級超過電子的能級，引起條層之間產(chǎn)生隧道效應(yīng)，接著釋放附加的熱電子/熱空穴對，于是進(jìn)一步使熱空穴陷在柵絕緣層中。
在常規(guī)閃速EEPROM的擦除期間，容易在源到襯底的結(jié)處產(chǎn)生擊穿，該擊穿同樣地導(dǎo)致熱空穴產(chǎn)生和陷住，這是因?yàn)樵?近似10-13V)和接地襯底之間具有高的電壓差引起的。雖然這種擊穿可通過形成一個(gè)雙重的擴(kuò)散源區(qū)大量減少，然而增加一個(gè)額外的擴(kuò)散層并不能完全消除這種后果。
現(xiàn)有閃速EEPROM技術(shù)中的另一個(gè)缺點(diǎn)是不能逐位檢測過擦除單元。在擦除期間當(dāng)從單元的浮柵中移走太多的電子時(shí)，則產(chǎn)生過擦除狀態(tài)，使該單元在0V的Vt以下產(chǎn)生擦除，或使該單元的Vt在即使沒有選擇字線的情況下也使該單元導(dǎo)電。過擦除單元的低閾值電壓引起單元錯(cuò)誤地編程和讀出，過擦除單元通常引起漏極的泄漏電流，它又掩蓋了共用這同一位線的其它單元的邏輯狀態(tài)。不能逐位地檢測到過擦除單元的存在，因?yàn)樵谝涣兄写嬖谝粋€(gè)過擦除單元時(shí)，該單元即使沒被選擇時(shí)也會使電流通過耦連到該列的位線，由此弄混了過擦除單元的位置。因?yàn)檫^擦除單元難于檢測，所以，發(fā)現(xiàn)包含上述單元的存儲器經(jīng)常被報(bào)廢或者，包含過擦除單元的存儲塊被隔離和由多余的存儲器代替。這些措施一般是昂貴的和無效的。
為了開發(fā)具有使上述熱空穴俘獲作用最小的閃速EEPROM器件，作了各種嘗試。由Haddad等人(“Haddad專利)在美國專利No.5077691中公開了一種這樣的器件。其公開的閃速EEPROM，當(dāng)在控制柵施加近似-17V到-12V電壓，在源加近似0.5V到5.0V電壓時(shí)，利用從浮柵到源的Fowler-Nordheim隧道效應(yīng)進(jìn)行擦除。雖然象Haddad專利所公開的那樣的器件，在擦除期間減少了熱空穴俘獲效應(yīng)的可能性，但是，這些器件利用升高了的漏電位進(jìn)行編程，卻沒有談到上面所述的在未被選擇的單元中發(fā)生的漏極干擾問題。而且，利用熱電子注入編程實(shí)現(xiàn)這些器件的編程，正如早先討論過的那樣，它消耗大量的電流。
常規(guī)的閃速EEPROM器件和諸如Haddad專利公開的器件的另一種缺點(diǎn)是，這些器件按三步進(jìn)行編程。首先，通過施加編程條件大約A0msec，把所有單元編程到高Vt。因?yàn)槔脽犭娮幼⑷胨缘?步使用高電流，這樣只能逐字節(jié)進(jìn)行。接著，施加擦除條件大約10msec，利用閃速擦除功能，同時(shí)擦除所有單元。最后，再次使用大約持續(xù)10msec的編程脈沖，通過給單元逐字節(jié)的編程，把數(shù)據(jù)設(shè)置在芯片上。因此，編程這些單元要耗費(fèi)時(shí)間，特別是這些芯片編程所需的二個(gè)步驟都要逐字節(jié)進(jìn)行(就更花費(fèi)時(shí)間)。
現(xiàn)有閃速EEPROM器件還有另外一種缺點(diǎn)是，使用存儲單元控制柵處的高正電位，要求周圍電路的晶體管具有足夠高的擊穿閾值電壓，以便防止在施加高柵電位時(shí)擊穿。于是，例如，通過向控制柵施加21.0V電位來編程單元時(shí)，周圍器件將不得不做成至少耐21.0V的反向偏壓的器件。
在日本專利早期發(fā)表的No.57-114282中公開了一種器件，利用襯底和浮柵之間Fowler-Norheim隧道效應(yīng)，對器件進(jìn)行編程和擦除。并且，利用器件漏極的高電壓進(jìn)行擦除，所以必須特別注意，防止擊穿和涉及漏-襯底結(jié)的其它問題。
本發(fā)明的總結(jié)和目的本發(fā)明要解決現(xiàn)存的閃速EEPROM技術(shù)中存在的這些和其它問題。
本發(fā)明的電可擦可編程存儲器件包括，由襯底材料組成的基片，該基片內(nèi)具有源和漏，位于基片上面的第1絕緣材料層，位于第1絕緣材料層上面的浮柵，位于浮柵上面第2絕緣材料層，位于第2絕緣材料層上面的柵。第1絕緣材料層和浮柵與部分源和漏區(qū)相互重疊。選擇第2絕緣材料層，使其具有高介電常數(shù)，以便在浮柵、控制柵，源和漏之間具有最佳電容耦合率。
設(shè)置具有上述結(jié)構(gòu)的電容耦合率，以便提供EEPROM單元，其中，利用Fowler-Nordheim隧道效應(yīng)，把電子注入到浮柵上和從浮柵上擦除，利用漏和浮柵之間的Fowler-Nordheim隧道效應(yīng)把電子注入到浮柵上；利用浮柵和源之間的Fowler-Nordheim隧道效應(yīng)，從浮柵上擦除電子。在上述單元陣列中，為制備編程的單元，通過把電子注入到浮柵上，在閃速編程操作中把所有單元升高到高Vt，因?yàn)閂t升高到近似6V到7.5V。這是通過升高控制柵電位，使源接地，使漏懸浮來實(shí)現(xiàn)的。接著利用選擇擦除操作擦除各單元，其中，利用Fowler-Nordheim隧道效應(yīng)從選擇單元浮柵擦去電子，因此，使Vt降低到近似1.2V到2.2V。通過施加相對高的負(fù)電壓到控制柵，適中高的正電位到漏，懸浮源，實(shí)現(xiàn)選擇擦除功能。在閃速編程和選擇擦除狀態(tài)期間、保持襯底為地電位。
本發(fā)明器件的上述編程特性，減少了俘獲熱空穴的可能性和條層之間的隧道效應(yīng)，這是通過使源和襯底之間及漏和襯底之間的反向偏壓差最小實(shí)現(xiàn)的。并且，利用本發(fā)明的結(jié)構(gòu)，可以構(gòu)成一個(gè)單元陣列，其將能逐位檢測由于過擦除狀態(tài)(即，從浮柵移走過多的電子)人為地造成低Vt的單元。本發(fā)明的結(jié)構(gòu)同樣能修復(fù)過擦除單元。并且，因?yàn)楸景l(fā)明的單元的結(jié)構(gòu)和操作是利用Fowler-Nordheim隧道效應(yīng)來編程和擦除的，所以器件產(chǎn)生一個(gè)最小的電流提升，這樣使其本身能利用低電源電壓和單元上的電荷泵。最后，減少了處理時(shí)間，因?yàn)槔枚襟E進(jìn)行編程，而不是常規(guī)閃速器件通常所需的三步驟。
因此，本發(fā)明的目的是提供低電壓，低電流、單個(gè)單元EEPROM晶體管。本發(fā)明另一個(gè)目的是提供一個(gè)EEPROM晶體管，它能夠利用Fowler-Nordheim隧道效應(yīng)進(jìn)行編程和擦除。本發(fā)明的又一目的是提供一個(gè)EEPROM晶體管，它能逐位檢測和修復(fù)過擦除單元的模式。
通過對本發(fā)明下述優(yōu)選實(shí)施例的敘述，本發(fā)明的這些和其它目的、特征和優(yōu)點(diǎn)將顯而易見。
圖紙的說明

圖1A是常規(guī)閃速EEPROM器件的剖視圖。
圖1B是存儲陣列中常規(guī)閃速EEPROM的簡略示意圖。
圖2A，2B，2C是表示本發(fā)明中3種選出的不同源區(qū)結(jié)構(gòu)的EEPROM的剖視圖。
圖3A，3B，3C分別是如圖2A，2B，2C所示的EEPROM器件的頂視圖。
圖4A是圖3A中沿線4A-4A剖開的一個(gè)單元的剖視圖。圖4B是如圖4A所示單元的透視圖。
圖5是表示本發(fā)明閃速編程操作的簡單流程圖。
圖6是表示本發(fā)明選擇擦除操作的簡略流程圖。
圖7是本發(fā)明涉及具有閃速編程特征和選擇擦除特征的存儲陣列的EEPROM單元的簡略示意圖。
圖8表示本發(fā)明器件的等效電容電路。
圖9是表示本發(fā)明過擦除檢測方法的簡略流程圖。
圖10A和10B是表示本發(fā)明過擦除恢復(fù)方法的簡略流程圖。
圖11是按本發(fā)明，在一個(gè)陣列中給出4個(gè)單元的存儲器的簡略示意圖。
圖12是簡略示意圖，用于說明過擦除恢復(fù)方法。
圖13是用于說明利用三阱結(jié)構(gòu)的按照本發(fā)明的存儲器件的局部剖視圖。
圖14是如圖13所示器件的簡略示意圖。
本發(fā)明的詳細(xì)說明圖1A表示現(xiàn)有技術(shù)中的一種常規(guī)閃速EEPROM器件的剖視圖。該器件包括襯底100，其中形成相對淺的漏區(qū)102和較深的源區(qū)104。雙擴(kuò)散源區(qū)104，它有一個(gè)淺擴(kuò)散區(qū)106和一個(gè)較深擴(kuò)散區(qū)108。在源區(qū)104和漏區(qū)102之間限定溝道區(qū)110。
在溝道區(qū)110上面形成基本上均勻厚度的柵絕緣層112。柵絕緣層112從漏區(qū)開始延伸，并在1 14區(qū)處和源區(qū)104稍微重疊。在柵絕緣層112上面形成浮柵116，在浮柵116上面形成第2絕緣材料層118。最后在第2絕緣層118上面形成控制柵120。通常把第2層118稱為“多晶硅層間絕緣層”，因?yàn)槠湮挥诳刂茤藕透胖g，這兩個(gè)柵通常由多晶硅(“Polg”)或多晶硅化物構(gòu)成。
通過向控制柵120施加近似10V到12V的電壓，向漏極102施加近似4V到6V的電壓，向源極104和襯底100施加0V的電壓，實(shí)現(xiàn)對圖1A所示的閃速EEPROM的編程。通過注入熱電子進(jìn)行編程，高能電子132是由襯底100中的溝道區(qū)110產(chǎn)生的，并且被加速注入到浮柵區(qū)116。因浮柵中存有電子，使晶體管的閾值電壓(Vt)上升，于是防止電流在讀出期間流過溝道。
通過懸浮漏102，保持控制柵120在地電位，施加高脈沖電壓(即在10V到13V之間)到源104進(jìn)行擦除。按照這些條件，在浮柵116和位于浮柵116下面的源擴(kuò)散區(qū)104的一部分之間的區(qū)域114中產(chǎn)生Fowler-Nordheim隧道效應(yīng)。擦除操作使單元的Vt減少到一伏數(shù)量級的電平，于是使電流在讀出期間通過溝道110。
圖1B表示一個(gè)典型的現(xiàn)有技術(shù)中的閃速EEPROM存儲陣列122。由圖可見，相鄰晶體管取向相反。于是，在陣列的左上角，單元124的源和下一列單元126的源相連。單元124的漏和同一列中單元128的漏相連。單元124和單元128的漏的結(jié)點(diǎn)和來自列地址解碼電路132的位線130相連。位線130與單元124和單元128共用列中所有單元的其它漏接點(diǎn)相連。單元124的柵極和來自行地址解碼電路142的字線140相連。字線140與和單元124、單元126同行的所有單元的柵極相連。公共源線144與陣列122所有單元的源相連。
利用上述單元的擦除操作將涉及要被擦除的特定行的所有單元。這是通過把高電壓施加到公共源線144，同時(shí)使要被擦除行的字線140接地實(shí)現(xiàn)的。當(dāng)擦除器件時(shí)，位線130保持懸浮。
通過把包含選擇單元行的字線和涉及選擇單元的列的位線的電壓升高到需要的電壓，可以對單個(gè)的單元進(jìn)行獨(dú)立的編程。
如上所述，利用熱電子編程消耗很大的電流，于是排除了利用低電壓源和內(nèi)部電荷泵的可能。并且，當(dāng)分別進(jìn)行編程和擦除期間內(nèi)，把相對高的反向偏壓降施加在漏/襯底和源/襯底結(jié)處，則增加熱空穴被產(chǎn)生和俘獲在柵絕緣層內(nèi)的可能性，也增加條層之間產(chǎn)生隧道效應(yīng)的可能性。這兩種現(xiàn)象對單元壽命產(chǎn)生很大的不利影響。最后，由于過擦除單元不能逐位檢測，利用現(xiàn)有技術(shù)難于修復(fù)過擦除單元。
單元結(jié)構(gòu)下面將敘述本發(fā)明的結(jié)構(gòu)。
圖2A表示本發(fā)明實(shí)施例的剖視圖。應(yīng)當(dāng)注意，敘述本發(fā)明的單元是要考慮到系統(tǒng)處于接地狀態(tài)，本發(fā)明的單元結(jié)構(gòu)也可以采用“虛地”結(jié)構(gòu)。
在襯底10中形成漏12和源14。在漏和源之間限定形成溝道區(qū)16。在溝道區(qū)16上面形成柵絕緣層18或者“隧道氧化層”。在柵絕緣層18上面形成浮柵24，在浮柵24上面形成第2絕緣材料層-多晶硅層間絕緣層26。最后，在多晶硅層間絕緣層26上面形成控制柵28。
部分漏區(qū)12和源區(qū)14，分別位于柵絕緣層18的下面以形成進(jìn)出浮柵的Fowler-Nordheim隧道效應(yīng)，如圓區(qū)20和22分別所示。源區(qū)14可能是單擴(kuò)散N+型區(qū)如圖2A所示。源也可以選擇N+材料的雙重?cái)U(kuò)散區(qū)，如圖2B中標(biāo)示的源14A。第1選擇的源區(qū)14A有一淺區(qū)40和深區(qū)42，上述兩個(gè)區(qū)域都是由N+材料形成的。第2選擇的源區(qū)是如圖2C中所示14B，其由N+材料淺區(qū)40B和輕摻雜(如P-)P型材料的深的helo小區(qū)形成。圖2A中源的優(yōu)選深度近似為0.25μm(設(shè)橫向擴(kuò)散與垂直擴(kuò)散的比率近似為0.7到0.8)。
漏區(qū)12最好選擇N+型材料雙擴(kuò)散，形成淺區(qū)44和深區(qū)46。漏也可以選擇單擴(kuò)散，在這種情況下，圖2A所示的擴(kuò)散邊緣48將不存在。優(yōu)選漏的深度是大約0.36μm。當(dāng)施加到漏上的電位升高時(shí)，深漏區(qū)需要避免條層之間產(chǎn)生隧道效應(yīng)和空穴俘獲效應(yīng)。
圖2A的實(shí)施例是利用0.8μm技術(shù)的優(yōu)選實(shí)施例，而圖2C的實(shí)施例是采用0.5μm技術(shù)的優(yōu)選實(shí)施例。
圖3A、圖3B、圖3C表示本發(fā)明單元布圖的頂視圖、每圖表示鏡象排列的兩個(gè)單元。
在上述鏡象布圖中，每個(gè)單元與相鄰的單元共用一公共漏，并且與一個(gè)不同的相鄰單元(在單元的列中(穿過頁面))共用一個(gè)公共源。由圖可見，控制柵28和浮柵24相互疊壓并位于溝道16上面。雖然圖中所示控制柵28的邊界偏離浮柵24的邊界，但是應(yīng)當(dāng)了解，這些區(qū)是“自對準(zhǔn)的”，使浮柵邊緣24A在垂直方向和控制柵邊緣28A對準(zhǔn)，浮柵邊緣24B和控制柵邊緣28B在垂直方向?qū)?zhǔn)，在圖2A、2B、2C中可以看到其自對準(zhǔn)情況。
公共源線34和利用特別行中所有單元的控制柵28部分地形成字線，延伸過陣列的整個(gè)寬度，使共用字線的各單元也共用公共源線34。
在鄰接漏區(qū)12處，形成漏接觸區(qū)32。在圍繞該單元的相同單元成鏡象定位。例如，和接觸處32最鄰近的區(qū)是相鄰單元的漏區(qū)12A，在源區(qū)14的對面與源線34相關(guān)的區(qū)是另一個(gè)源區(qū)14A，它是另一個(gè)相鄰單元的一部分。
如圖4A和4B所示的場氧化層30，形成在柵絕緣層18的下面，使該單元與同一芯片形成的其周圍的單元相互隔離。
圖4A和4B分別是沿圖3A的線4A-4A剖開的剖視圖和透視圖，表示本發(fā)明單元各層的相關(guān)位置。由圖中尺寸可見，在場氧化層30和柵絕緣層18之間有輕微的重疊。浮柵24重疊場氧化層30到越過柵絕緣層18端點(diǎn)的某一位置。多晶層間絕緣層26在浮柵24上面延伸，并且越過浮柵邊緣。多晶硅層間絕緣層26可以選擇與浮柵24邊緣基本上對準(zhǔn)的邊緣。最后，控制柵28覆蓋多晶硅層間絕緣層26，并且延伸超過層26的邊緣。
單元運(yùn)作根據(jù)本發(fā)明，用二步處理設(shè)定單元的邏輯狀態(tài)。如下表A所示，其運(yùn)作不同于常規(guī)閃速EEPROM器件的編程和擦除。
表A步驟常規(guī)EEPROMS 本發(fā)明1編程所有單元到高Vt 閃速編程所有單元到高(逐字節(jié)) Vt(同時(shí)或按頁面)II閃速擦除到低電壓Vt 選擇擦除到低Vt(逐(同時(shí)) 位，逐字節(jié)、或逐頁面)III 編程選擇單元到高Vt(逐字節(jié))對于常規(guī)閃速器件，利用三個(gè)步驟。首先，通過把電子提高注入到浮柵，逐字節(jié)編程所有單元到高Vt。接著，利用閃速擦除功能把電子從浮柵移走，同時(shí)擦除所有單元。最后，通過逐字節(jié)編程各單元到高Vt，把數(shù)據(jù)設(shè)置在芯片上。
設(shè)定本發(fā)明的邏輯條件與現(xiàn)有的閃速器件使用的通用程序不同，它采用兩步程序，首先把頁面或者區(qū)段的所有單元在閃速編程時(shí)升高到高閾值電壓(即把電子注入到浮柵上)。第2步，按字節(jié)或按頁面(即把電子從浮柵上移走)擦除選擇單元。
下表B根據(jù)本發(fā)明單元優(yōu)選運(yùn)作參數(shù)
表B提供關(guān)于柵、漏、源、襯底，每次所列運(yùn)作的優(yōu)選電壓條件。Vt欄表示每次運(yùn)作產(chǎn)生的單元閾值電壓的振幅。表B中符號“F”表示處于懸浮條件。
閃速編程是準(zhǔn)備步驟，其中，利用源和浮柵之間的Fowler-Nordheim隧道效應(yīng)把每個(gè)單元升高到高Vt、參看圖5的流程圖可以更容易地了解其運(yùn)作情況。
通過懸浮漏12，并使源14和襯底10接地，同時(shí)向控制柵28施加10msec的12V到20V的脈沖，完成閃速編程500。在步驟502，關(guān)閉輸送電壓到列的“通道柵”。這使單元的“位線”懸浮，因此使單元的漏懸浮。在步驟502，全部源接地。然后，在步驟504，經(jīng)過10μsec到200μsec上升時(shí)間，全部字線上升到高電位，比如說17V。在步驟506，保持字線高電平大約10msec，形成單脈沖。由于，在步驟504和506，把電壓加到該單元的結(jié)果，電子50，借助隧道效應(yīng)由源14通過柵絕緣區(qū)18的一部分22，注入到浮柵24。參看圖2A，閃速編程最好導(dǎo)致大于6V的閾值電壓。步驟508，提供6μsec暫停時(shí)間，其使字線放電，從12V到20V下降到3V到6V。步驟510是編程檢測步驟，其中，讀出編程單元的邏輯狀態(tài)和單元要求的邏輯狀態(tài)進(jìn)行比較。如果編程已被檢驗(yàn)，則進(jìn)入步驟511，表示已經(jīng)完成編程。
如果在步驟510對編程不進(jìn)行檢驗(yàn)，則增加脈沖數(shù)。在步驟514檢驗(yàn)脈沖數(shù)，確定不等于或大于選定的脈沖數(shù)，如10個(gè)脈沖。如果檢測到上述條件，則認(rèn)為編程努力失敗進(jìn)入步驟516。
只要加到字線的脈沖數(shù)不等于或超過選定的脈沖數(shù)則步驟514將附加脈沖加到字線上，通過環(huán)路回到步驟504。
在優(yōu)選實(shí)施例中，通過懸浮所有位線130A，使公共源線144A接地，升高每一行字線140A電壓，實(shí)施逐行閃速編程步驟。
因?yàn)樵陂W速編程期間，P-型襯底10是接地的，由于襯底的高耗盡電容，編程時(shí)溝道區(qū)16對此運(yùn)作的影響是小的。通過閃速編程期間懸浮襯底，可以進(jìn)一步減少這種影響。但是，除非溝道下面的襯底區(qū)通過N型阱與襯底的其余部分隔離，否則不可能懸浮該襯度，因?yàn)檎麄€(gè)EEPROM單元設(shè)置在該襯底中。利用三阱工藝可能形成上述阱，例如在P-襯底中形成N-阱，然后在N-阱內(nèi)形成P-區(qū)，作為本發(fā)明單元的有效襯底。
選擇擦除步驟600是設(shè)定各單獨(dú)單元到所希望邏輯狀態(tài)的步驟，它利用漏區(qū)的Fowler-Nordheim隧道效應(yīng)，移走選擇單元浮柵上的電子，使這些單元降低到低Vt。圖6的流程圖表示選擇擦除操作過程。
在602步驟，首先懸浮源，襯底接地，同時(shí)在漏上施加2.0V到5.0V，由此進(jìn)行選擇擦除。以后，在步驟604，把-10V到-15V的10msec脈沖施加到控制柵(字線)上。在步驟606，暫停6μsec，然后進(jìn)入擦除檢驗(yàn)步驟608。如果擦除成功，步驟610判斷，步驟612確認(rèn)擦除操作完成。另一方面，如果在608步驟，不能檢驗(yàn)擦除，則步驟614增加脈沖數(shù)并循環(huán)返回，通過步驟616加入另外的擦除脈沖。如果在步驟616，已確定加入10或大于10個(gè)脈沖到該單元，而且沒有完成擦除，則進(jìn)入步驟618，表示擦除失敗。
如下所述，利用施加適當(dāng)電壓到選擇單元的字線140A和位線130A，可以逐位完成這些步驟。適當(dāng)?shù)牟脸龁卧詈镁哂写蠹s0V到2.2V的閾值電壓。
利用正的柵電壓也可以完成擦除。但是，擦除時(shí)應(yīng)該注意，使用的柵電壓要大大地低于周圍電路晶體管的擊穿電壓，以避免現(xiàn)有技術(shù)中所達(dá)的擊穿問題。
過擦除和檢測在選擇擦除步驟期間，從單元陣列中的某些單元可能錯(cuò)誤地移走過多的電子，使單元具有很低的Vt(如小于0V)。這個(gè)低的閾值電壓使單元錯(cuò)誤的讀出。而且，具有異常低的Vt的單元，通常在位線上導(dǎo)致產(chǎn)生電流，該電流會阻止共用這同一位線的其它單元邏輯狀態(tài)的檢測。這是因?yàn)樯鲜鰡卧谕ǔ７乐惯m當(dāng)擦除單元導(dǎo)電的狀態(tài)下導(dǎo)通電流。這種狀態(tài)通常稱為“過擦除”。
因?yàn)楫?dāng)利用優(yōu)選編程和擦除方式時(shí)，本發(fā)明的存儲器件可以按字節(jié)擦除，所以其定位過擦除單元比常規(guī)器件較容量。但是，如果利用常規(guī)編程和擦除技術(shù)來編程和擦除本發(fā)明的單元，檢測過擦除將和常規(guī)器件困難相同。
通過響應(yīng)施加的讀電壓，該讀電壓大大低于通常引起通過合適擦除單元溝道導(dǎo)電的電壓，測量是否有電流通過該單元，來確定本發(fā)明單元是否過擦除。換句話說，當(dāng)閾值電壓足夠低，使得穿過沒選擇單元產(chǎn)生導(dǎo)電時(shí)，單元是過擦除。
為檢測過擦除，把測試電壓Vtest施加到控制柵28，時(shí)間為大約10msec，同時(shí)把偏壓VS加到源14，把大約1V到2V的電壓施加到漏12。測試電壓通常在0V到2V之間，優(yōu)選實(shí)施例中大約為1.5V到2V。優(yōu)選偏壓VS是大約0.6V。
通常在這些測試條件下，擦除單元將不進(jìn)行溝道導(dǎo)電。這是因?yàn)槿绱嗽O(shè)置標(biāo)準(zhǔn)單元的閾值電壓把1.5V到2.0V的低電壓加到控制柵28，該電壓不足以導(dǎo)通溝道16。但是，過擦除單元將有很低(如小于0V)閾值電壓，因?yàn)閺母?4移走過多電子，將導(dǎo)致空穴保留在浮柵24上而浮柵24上沒有相對應(yīng)的電子。于是，保留的空穴產(chǎn)生一個(gè)場，當(dāng)對控制柵施加1.5V到2.0V的測試電壓時(shí)，該場加強(qiáng)，導(dǎo)致溝道導(dǎo)電。
把源偏壓VS用于連接處在過擦除狀態(tài)的單元陣列中的測試單元。把陣列中的全部源施加小的如0.6V的正偏壓，非選擇(VG＝0V)行中的過擦除單元將關(guān)斷，由此，防止干擾選擇(VG＝Vtest)行中過擦除單元的檢測。
選擇具有一定數(shù)值的測試電壓Vtest，當(dāng)把其加到過擦除單元的柵極時(shí)，將引起過擦除單元導(dǎo)電，甚至把源偏壓VS加到源極時(shí)也引起過擦除單元導(dǎo)電。
因此，測試電壓Vtest具有下列作用，(1)在過擦除檢測期間把電壓VS加到源極，(2)利用閾值電壓Vt限定過擦除條件。它也用作讀出列邏輯狀態(tài)的讀出放大器的參考電壓。選擇測試電壓Vtest如下所述。
當(dāng)VG－VS－Vt＞0V時(shí)電流通過單元，Vtest將大于0V。
其中VG和VS分別是加到控制柵28和源14的電壓。
過擦除單元的閾值電壓是當(dāng)即使是未選定單元在此電壓下即VG＝0V時(shí)也導(dǎo)電的電壓。在本發(fā)明過擦除檢測方法的優(yōu)選實(shí)施例中，閾值電壓大約為-0.5V或更低的單元被定義為過擦除單元。由于基片不同，“實(shí)際的”閾值電壓不同于“有效的”閾值電壓，“有效的”閾值電壓稱為Vt，而“實(shí)際的”閾值電壓稱為Vtφ。利用這種技術(shù)，把實(shí)際的閾值電壓定義為Vtφ≈-0.5V，例如對于一過擦除單元。應(yīng)當(dāng)了解，可以選擇其它數(shù)值定義過擦除單元，相應(yīng)的要調(diào)節(jié)源偏壓Vs，測試電壓Vtest。
有效的閾值電壓Vt可以定義為Vt＝Vtφ＋ΔVbodyeffect其中，ΔVbodyeffect是由體效應(yīng)引起的閾值電壓的變化量。該值對于本發(fā)明的器件是大約1.5V。
因?yàn)橐岩?guī)定過擦除單元的Vtφ≈0.5V，所以Vt≈(-0.5)＋(1.5)≈1.0V如上所述，選擇源電壓的偏壓VS的條件是它是以關(guān)閉一個(gè)過擦除的但又是未選定的單元的溝道。對于本發(fā)明，利用大約0.6V的源電壓令人滿意。
因?yàn)閂G－VS－Vt＞0所以VG－0.6V－1.0V＞0VG＞1.6V＝Vtest其中Vtest是加到控制柵28上的測試電壓，其作為過擦除檢測程序的一部分。
應(yīng)當(dāng)了解，Vtest＝1.6V是足夠大，當(dāng)施加到源上的源偏壓VS＝0.6V時(shí)，使過擦除單元導(dǎo)電，但是另一方面，Vtest＝1.6V是太低，不能使具有適當(dāng)閾值電壓的單元導(dǎo)電。按照這種方法，可以檢測單獨(dú)的過擦除單元。應(yīng)當(dāng)了解，在本發(fā)明精神實(shí)質(zhì)內(nèi)，可以利用其它值的源偏壓VS和測試電壓Vtest，當(dāng)用不同閾值電壓表示過擦除單元時(shí)，應(yīng)對這些電壓作適當(dāng)?shù)恼{(diào)整。
過擦除復(fù)原參看表B，利用一種優(yōu)選復(fù)原方法，把源14接地，漏12懸浮，把優(yōu)選的12V脈沖施加到柵28，時(shí)間為10msec，利用Fowler-Nordheim隧道效應(yīng)，把電子回注到浮柵。接著再測試過擦除單元，如果它們在測試電壓下還導(dǎo)電，則重復(fù)復(fù)原和測試模式，直到所有不適當(dāng)過寫單元被修復(fù)，或者驗(yàn)明其不可修復(fù)為止。另外，可以選擇把源接地，漏懸浮、來修復(fù)過擦除單元。
通過施加約3V到5V的讀出電壓到柵極，約1V電壓到漏、可以確定單元的邏輯狀態(tài)。編程單元的溝道，即在浮柵上有電子足以產(chǎn)生高閾值電壓的編程單元溝道，在讀出操作期間將不導(dǎo)電，而擦除單元將導(dǎo)電。對于所有的操作，在讀出期間最好把襯底接地。
優(yōu)化單元性能在單元的控制柵、浮柵、源、溝道和漏區(qū)之間的適當(dāng)電容耦合，對于在編程和擦除期間器件向浮柵注入和從浮柵移走電荷的能力是重要的。圖8是一電路圖，表示上述各元件之間的電容耦合。用電容器GFG-CG表示浮柵和控制柵之間的電容，分別用電容器CFG-S、CFG-C、CFG-D表示浮柵和源，浮柵和溝道，浮柵和漏之間電容。
由下列方程定義器件電容耦合率 注意，本發(fā)明的優(yōu)選實(shí)施例中，利用源側(cè)Fowler-Nordheim隧道效應(yīng)，把電子由源14注入到浮柵24，再利用漏側(cè)的隧道效應(yīng)，把電子從浮柵24遷移到漏12。關(guān)于源到浮柵隧道效應(yīng)的耦合率由單元不同部分決定，而不是由浮柵到漏之間隧道效應(yīng)操作期間存在的耦合率來決定。
在閃速編程步驟期間，控制柵和襯底之間的耦合率可以由下式表示 其中，A1和T1分別代表多晶層間絕緣層26的面積和有效厚度，A2，T2分別是重疊在溝道，源和漏上的柵絕緣層18的面積和有效厚度。
在選擇擦除步驟期間，因?yàn)樵词菓腋〉?，所以控制柵和底襯之間的耦合率可以表示為 其中，A3和T3分別是重疊在溝道、漏和源之上的柵絕緣層18的面積和有效厚度。
耦合率應(yīng)當(dāng)達(dá)到最大，而且最好使其至少達(dá)到65％，以使跨越浮柵24的電壓達(dá)到最大。有很多方法使耦合率達(dá)到最佳。例如，選擇高介電常數(shù)的多晶硅層間絕緣層26材料，使多晶硅層間絕緣層26有一個(gè)較小的有效厚度，于是在控制柵28和浮柵24之間提供高電容而不需占有大的面積?？刂茤?8和浮柵24之間的電容CFG-CG越大，則殘留電容對跨越浮柵的電壓的影響越小。
多晶硅層間絕緣材料最好是氧化物-氮化物-氧化物(ONO)層，其厚度為185?！?5。在優(yōu)選實(shí)施例中，多晶硅層間絕緣材料包括120氮化物中間層，上下兩層為70的氧化層，使用常規(guī)的氧化物-氮化物-氧化物層的加工工藝形成，最好利用標(biāo)準(zhǔn)的高溫氧化沉積工藝(HTO)形成，以便使其壽命達(dá)到最佳。由于氮化物的高介電常數(shù)，優(yōu)選多晶硅層間絕緣層26的有效厚度是200，而實(shí)際物理厚度是260。
應(yīng)對稱地形成多晶硅層間絕緣層，因?yàn)檫@樣作可避免在擦除和編程操作期間在該層上產(chǎn)生不同的應(yīng)力。利用對稱的ONO層，可使常規(guī)閃速EEPROMS的耐久可靠性(即，減少ONO擊穿)獲得某些改善。本發(fā)明利用對稱ONO層，使耐久可靠性獲得驚人的改善。
另一種方法，通過限制源14和漏12分別與柵絕緣層18重疊的部分22、20的寬度，使耦合率達(dá)到最佳化。這保持浮柵和漏之間及浮柵和源之間的電容最佳化，于是使浮柵和漏之間，浮柵和源之間電壓最大。對于具有0.8μm(“0.8μm技術(shù)”)寬度控制柵和浮柵的器件，源重疊部分22最好是0.2μm，漏重疊部分20是0.3μm，有效溝道16長度為0.3μm。對于0.5μm技術(shù)的器件，最好設(shè)置源重疊部分22為0.12-0.15μm，漏重疊部分20為0.3μm，有效溝道長度為0.15-0.18μm。選擇柵絕緣層另外要考慮的因素包括具有最長的壽命，這要求選擇有最佳俘獲特性柵絕緣材料，易于產(chǎn)生Fowler-Nordheim隧道效應(yīng)，其要求薄柵絕緣層，二氧化硅是柵絕緣層的優(yōu)選材料，因?yàn)樗軡M足上述指標(biāo)要求。
在源14和浮柵24之間重疊部分，當(dāng)電場至少為6兆V/cm時(shí)，就會產(chǎn)生Fowler-Nordheim隧道效應(yīng)，盡管當(dāng)電場是大約11到12兆V/cm時(shí)產(chǎn)生最佳隧道效應(yīng)。應(yīng)該選擇柵絕緣層18的厚度，使其在閃速編程和選擇擦除模式期間達(dá)到場要求的數(shù)值范圍。對于本發(fā)明84?！?的厚度是適合的，已發(fā)現(xiàn)80的厚度最好。因?yàn)闁沤^緣層18必須是薄的，在耦合率計(jì)算中，T2和T3是很低的，這種處理是要限制耦合率。薄柵絕緣層對耦合率的不良影響，可通過增加在場氧化層30(見圖4A)上的多晶硅層間絕緣層26重疊部分的數(shù)量來補(bǔ)償。增加重疊區(qū)域有助于優(yōu)化耦合率，因?yàn)樵黾恿硕嗑Ч鑼娱g絕緣層26的面積A1。并且，因?yàn)轭~外區(qū)域僅僅發(fā)生在場氧化層30的上面，而不在源和漏區(qū)的上面，這使器件的電容不受負(fù)面影響。
在選擇擦除步驟期間，浮柵對襯底的電壓VFG由下式表示VFG=VGCFG-CG+VDCFG-DCFG-CG+CFG-C+CFG-D]]>其中，VG和VD分別是加在控制柵28和漏12上的電壓。耦合率在閃速編程步驟期間比在選擇擦除步驟期間更重要。對于選擇擦除方式，電容率由下式表示CFG-CG∶CFG-D∶CFG-C∶CFG-S最好是65∶13∶13∶9對于絕緣層間的電容來說，上述討論的面積和厚度參數(shù)，應(yīng)由相關(guān)的閃速編程步驟決定。這些值一旦決定，然后應(yīng)利用上述方程式?jīng)Q定電壓VG和VD，以便確定希望的VFG。
通常，在選擇擦除操作期間，當(dāng)把5V電壓施加到漏時(shí)，VFG將是大約-5V。在漏具有3V的電壓時(shí)，將使浮柵具有大約7V的電壓。當(dāng)盡可能把最低電壓加到漏上時(shí)，由于上述的浮獲空穴作用，使壽命最優(yōu)化。使柵絕緣層18和多晶硅層間絕緣層26的厚度最小，在選擇擦除步驟期間，可使所需的漏電壓減到最小，這樣，將使由于漏的高電壓引起的壽命問題變得最小。
本發(fā)明溝道中的摻雜，比通常在常規(guī)閃速EPROM單元中所用的摻雜重許多(大約10倍)，以便提高閾值電壓，由此，在閃速編程和選擇擦除期間，平衡器件的應(yīng)力。并且，當(dāng)增加閾值電壓時(shí)，需要較低的柵電壓，由此，放松周圍器件對擊穿電壓的要求。優(yōu)選的摻雜能使器件的初始閾值電壓Vt升高到4V，5V最好為4.5V左右。
下表表示采用本發(fā)明器件的重?fù)诫s溝道，獲得的效果。
表CVG(快速編程) VG(選擇擦除)常規(guī)摻雜21V -8V(Vt＝1.5V)重?fù)诫s 18V-11V(Vt＝4.5V)在常規(guī)器件中，初始閾值電壓約為1.5V。如果本發(fā)明器件利用常規(guī)摻雜，閃速編程作用將要求大約21V的柵電壓，選擇擦除要求柵電壓是-8V。給周圍器件3V的安全裕度，則周圍器件要求擊穿電壓是大約24V。如表C所示，利用重?fù)诫s增加閾值電壓，則可將選擇擦除電壓降低到18V，于是考慮到3V安全裕度，則把擊穿電壓要求降低到21V。
三阱因?yàn)楸景l(fā)明可以利用負(fù)柵電壓進(jìn)行選擇擦除，則需要提供使高的負(fù)電位與周圍電路隔離的方法，以便防止在這些器件的結(jié)處產(chǎn)生高電壓應(yīng)力。
有兩種可能的方法，防止負(fù)柵電壓對周圍電路的破壞。一種方法是只用PMOS器件與負(fù)柵電壓相接，如果需要加電壓，則利用耗盡型P-溝道器件。但是，這種結(jié)構(gòu)嚴(yán)重的限制了芯片的設(shè)計(jì)，而且在某些應(yīng)用中是不希望利用這種結(jié)構(gòu)。
另外方法是應(yīng)用下面所述的“三阱”結(jié)構(gòu)。三阱結(jié)構(gòu)是減少高壓應(yīng)力產(chǎn)生的問題，該問題是因在擦除期間加在控制柵上的-12V電壓引起的。如果在選擇擦除期間，由NMOS器件提供負(fù)柵電壓，應(yīng)該利用三阱結(jié)構(gòu)，如果擦除時(shí)不希望利用負(fù)電壓，則不應(yīng)利用三阱結(jié)構(gòu)，因?yàn)橹圃烊褰Y(jié)構(gòu)，需要增加二個(gè)掩模步驟，這樣增加工藝時(shí)間和費(fèi)用。
圖13和圖14是表示三阱結(jié)構(gòu)的簡圖。圖13是表示不同晶體管結(jié)構(gòu)的簡略剖視圖。圖14是該結(jié)構(gòu)的簡單電路圖，其包括通過字線WL把正的和負(fù)的電壓加到存儲單元。
三阱結(jié)構(gòu)通常包括單阱晶體管252，雙阱晶體管254，各晶體管耦連到與本發(fā)明存儲單元250的控制柵28相連的字線WL上。應(yīng)當(dāng)了解，如圖13所示的獨(dú)立存儲單元250，如圖14所示的由存儲單元250組成的單行，和晶體管252，254相似的晶體管，根據(jù)本發(fā)明在利用三阱結(jié)構(gòu)時(shí)，用來把電壓傳輸?shù)疥嚵兄械母鲉卧＿€要了解，為了簡化這種解釋，沒有表示全部的控制施加正和負(fù)電壓到單元控制柵的器件，因?yàn)樯鲜龅钠骷诔Ｒ?guī)裝置中已經(jīng)使用。
單阱晶體管是PMOS晶體管252，其形成在N-型材料的阱256中。這種晶體管在閃速編程周期內(nèi)，把正電壓(大約17V到18V)傳輸?shù)酱鎯卧?50的控制柵28。在閃速編程期間，當(dāng)把控制電壓加到單阱晶體管的柵270時(shí)，把正電壓加到單阱晶體管的源268上，并通過字線WL把該電壓加到存儲單元250的控制柵上。在閃速編程時(shí)，NMOS晶體管254上不加偏壓。
雙阱晶體管是NMOS晶體管254，其形成在P-型材料的阱258中，利用N-型材料阱260使其與襯底隔離。
NMOS器件254是這樣一種器件，在選擇擦除期間通過它把用于閃速擦除的負(fù)柵電壓(即大約-11V到-12V)，傳送到存儲器單元250的控制柵。把負(fù)電壓加到雙阱晶體管的源262上，在選擇擦除期間，當(dāng)把控制電壓加到雙阱晶體管的柵264時(shí)，把上述負(fù)電壓通過字線WL傳送到選擇單元的控制柵上。在其運(yùn)作期間，阱260的電壓是VCC或較低電壓，襯底266接地。于是有二個(gè)反偏壓結(jié)，一個(gè)在襯底266和阱260之間，另一個(gè)在阱260和258之間，阱258隔離芯片上的其它器件使其不受負(fù)電壓的影響。
陣列運(yùn)作圖7表示一單元陣列。由圖可見，該結(jié)構(gòu)基本上與圖1A所示的閃速EEPROM陣列相同。有許多列線130A，每條列線與相關(guān)列單元的漏12相連，公共源線144A與陣列122A中的所有源14A耦連。有許多字線140A，每個(gè)字線與相關(guān)行單元的控制柵相連。
器件上的外圍電路部件包括常規(guī)的行地址譯碼電路部件142A，列地址譯碼電路部件132A，讀出放大器電路134A，輸出緩沖電路部件136A，和輸入緩沖電路部件138A。外圍電路部件包括的是電路塊，其用常規(guī)方法控制加到列和行上的電壓及加到陣列上的源電壓，這些外圍電路用于上述的閃速編程，選擇擦除，讀出，過擦除檢測，過擦除復(fù)原的運(yùn)作方式。
為了實(shí)現(xiàn)敘述本發(fā)明單元陣列運(yùn)行的目的，大大地簡化了對存儲器件的表示，以單元陣列200中的4個(gè)單元202，204，206，208進(jìn)行說明，如圖11所示。把單元202，和206的漏耦連到位線BL1，單元204和208的漏耦連到位線BL2。單元202和204的柵極耦連到字線WL1，單元206和208的柵耦連到字線WL2。全部單元的源耦連到公共源線SL。
下表提供與陣列中目標(biāo)單元202有關(guān)的讀出，閃速編程，選擇擦除運(yùn)作的參數(shù)表D(對于目標(biāo)單元202)
參看圖11，為了確定選擇單元202的邏輯狀態(tài)，把讀出電壓VCC傳送到WL1，即與單元202相關(guān)的字線。VCC通常是5V，然而比如那些用在筆記本計(jì)算機(jī)中的器件，VCC可以是大約3V。與選定單元202相關(guān)的位線BL1保持地電位，地電位也是公共源線的電位。如圖11所示，所有沒選定單元的字線即WL2，也保持在地電位。如圖11所示，沒選定的位線，即BL2，進(jìn)行懸浮，或保持在電壓VSS，其通常是0V。
為了對行210中的所有單元進(jìn)行閃速編程步驟，把相關(guān)行210的字線WL1升高到大約17V的電位，而公共源線SL和其它字線、即WL2，如圖11所示，保持在地電位。所有位線BL1和BL2懸浮。通過把所有字線升高到大約17V，可以對陣列中所有單元閃速編程。如先前所述，在閃速編程期間，利用源和浮柵之間的Fowler-Nordheim隧道效應(yīng)，把電子注入到編程單元的浮柵上。
對單獨(dú)單元或單元塊可以進(jìn)行選擇擦除。為選擇擦除單元202，把大約-11V到-12V電壓加到相關(guān)單元202的字線WL1，把大約5V的電壓加到相關(guān)單元202的位線BL1。其它位線BL2懸浮，其它字線WL2接地。在選擇擦除期間，懸浮公共源線SL。通過將選擇參量條件加到要擦除的相關(guān)單元的位線和字線，可以選擇地擦除單元塊。如早先所述，由于選擇單元或單元組的浮柵和漏之間的Fowler-Nordheim隧道效應(yīng)選擇擦除運(yùn)作使電子離開浮柵。
下面討論本發(fā)明陣列過擦除檢測和復(fù)原。
參照圖12，敘述常規(guī)過擦除檢測技術(shù)。這些技術(shù)只提供識別具有過擦除單元的單元塊或單元列，不提供過擦除單元的特別識別。
在常規(guī)檢測方法中，利用列選擇電路部件300選擇要檢測的單元列。假定選擇列302，把讀出偏壓加到耦連列302的位線B1。把0V電位加到列302相關(guān)各單元的字線WL1，WL2，WL3，該列各單元的源S1，S4，S7接地。利用讀出放大器(未表示)決定電流是否流入位線B1，其將指示在列302中存在過擦除單元。這樣，用此方法只能決定在單元列中是否有過擦除單元。
如果希望檢測存在過擦除單元的整個(gè)單元塊，利用列選擇電路部件300，選擇所有列302，304和306。全部的源S1-S9接地。加偏壓到全部位線B1，B2，B3，設(shè)置讀出放大器用于檢測流過任一位線的電流。
于是，在常規(guī)過擦除檢測中，不能檢測單獨(dú)的過擦除單元。
通常，設(shè)置常規(guī)器件的讀出放大器，如果沒有電流流過位線(這樣在該列中就沒有過擦除單元)則輸出。如果有電流通過位線，則輸出1，表示存在過擦除狀態(tài)。
在現(xiàn)有技術(shù)中敘述了幾種慢速編程方法，其使過擦除單元的閾值電壓達(dá)到適合的電平。下面參看圖12敘述每一種方法。逐列進(jìn)行一種上述過擦除復(fù)原方法。它包括升高選擇列302的位線B1到5V，使源S1，S4，S7接地，加1V到2V電壓到與列302中單元相關(guān)的字線WL1，WL2，WL3。周期地重復(fù)檢測該列，看是否有過擦除單元保留，如果還有重復(fù)施加檢測條件直到認(rèn)為該列不再包括過擦除單元為止。
第二種現(xiàn)有的過擦除復(fù)原方法，基于逐位進(jìn)行，包括使與列302各單元相關(guān)的字線WL1、WL2、WL3接地，所有的源S1，S4，S7接地，加5V電壓到與列相關(guān)的位線B1。第三種和類似的復(fù)原方法敘述如下，把與要修復(fù)的單元的列302相關(guān)的字線WL1、WL2，WL3和位線B1，B2，B3接地，同時(shí)把該列各單元的源S1，S4，S7升高到5V電壓。
第4種現(xiàn)有技術(shù)中的復(fù)原方法是修復(fù)整個(gè)單元陣列的全部過擦除單元。它包括把源線S1-S9接地，把位線B1，B2，B3接地，而把12V電壓施加到字線WL1，WL2，WL3上。
陣列的過擦除檢測利用圖9，10A，10B和11的流程圖所表示的程序，可以檢測和糾正本發(fā)明存儲器件中的過擦除單元。首先確定什么單元組包括過擦除單元。一旦確定哪一組，就要逐單元地檢驗(yàn)這組中的各單元，以便識別具體的過擦除單元。
下表提供進(jìn)行過擦除檢測和復(fù)原運(yùn)作時(shí)可以利用的各參數(shù)。
表E
過擦除檢測首先要確定閾值電壓，低于該電壓單元就會過擦除，然后，利用以前所述的關(guān)于單元運(yùn)作的程序，計(jì)算源電壓VS和測試電壓VTEST。參考圖11所示簡略陣列圖，確定單元202是否為過擦除，相關(guān)單元202的位線B1升到大約1.5V，公共源線SL升到偏壓VS(最好為0.6V)。測試電壓VTEST加到相關(guān)單元202的字線WL1。只與未選擇單元相關(guān)的字線WL2保持OV電位，只與未選擇單元相關(guān)的位線BL2懸浮。如果單元202是過擦除，則電流過位線BL1。
通過首先檢測塊或列，最有效地進(jìn)行檢測，以便首先對準(zhǔn)有過擦除單元的區(qū)域，接著檢測單獨(dú)的單元、以便準(zhǔn)確地定位過擦除單元。例如，通過把1.5V加到那行相關(guān)單元的位線BL1，把VTEST加到其字線WL1，WL2，則可以檢測含有單元202的整個(gè)單元列。接著利用上一段落所敘述的逐位檢測方法，找到含有過擦除單元的列，直到識別全部過擦除單元。
參看圖9，其表示按本發(fā)明概括性地過擦除檢測的流程圖。首先，把所有的源加大于0的偏壓，最好是0.6V偏壓。在步驟902實(shí)現(xiàn)加偏壓的運(yùn)作。在步驟904，把一個(gè)或多個(gè)字線設(shè)置到VTEST，選擇一個(gè)或多個(gè)列被讀出。未選擇的字線加0V偏壓，以便把其相關(guān)單元關(guān)閉。
如果這樣選擇單個(gè)列和單個(gè)字線，則在逐單元的基礎(chǔ)上來檢驗(yàn)這些單元。在一行或一列中不同數(shù)量的單元可以同時(shí)被檢測，這取決于施加Vtest的字線數(shù)和被選擇讀出的列線數(shù)。例如，加Vtest到所有的字線，選擇單獨(dú)的列讀出，然后在同一時(shí)刻檢驗(yàn)該列中的全部單元，看其是否有過擦除狀態(tài)。如果單獨(dú)字線加偏壓Vtest，選擇所有的列，然后檢驗(yàn)對應(yīng)于加偏壓的字線的行中的所有單元，看其是否有過擦除狀態(tài)。在步驟906，讀出加Vtest單元(組)的狀態(tài)。在步驟908，如果檢測到邏輯“1”，則表示找到了過擦除單元，在步驟910這一點(diǎn)被指明。
步驟912，繼續(xù)進(jìn)行過擦除檢測，直到整個(gè)芯片被讀完為止。
如果使用按列檢測過擦除的方法，一旦識別包含過擦除單元的列，就逐位檢驗(yàn)這些列中的全部單元，以便識別過擦除單元。
參考表E和圖11敘述的下面兩種方法，可以用作修復(fù)過擦除單元。要利用方法1修復(fù)圖11所示的過擦除單元202，把12V 20msec脈沖傳送到WL1。懸浮與單元202相關(guān)的位線BL1，把電壓VSS，(最好0V電壓)加到源線SL。懸浮位線BL2，WL2接地。
接著再利用過擦除檢測方法檢測該單元。如果該單元仍然過擦除，則重復(fù)復(fù)原方法，在優(yōu)選器件中，被修復(fù)的單元通常具有大約1.3V到2.5V的閾值電壓。
為了利用方法2修復(fù)過擦除單元202，把12V 20msec脈沖傳輸?shù)絎L1。與單元202相關(guān)的位線BL1接地，懸浮源線SL。與單元202不相關(guān)的位線BL2和字線WL2接地。
按照方法1，使用過擦除檢測方法，緊接著再檢測該單元，如果該單元沒充分地修復(fù)，要重復(fù)復(fù)原技術(shù)。
圖10A和圖10B以更概括的形式表示方法1和方法2。在這些圖中，利用該方法同時(shí)修復(fù)一個(gè)以上的單元。圖10A表示按照本發(fā)明的方法1。在步驟1002，懸浮所有的源。然后在步驟1004，使選擇列接地。在步驟1006，設(shè)定所有字線或選擇的字線到某一電位，最好是12V，保持20msec或更長。字線設(shè)定到此電位的所有地方，在選擇列中的所有單元都受這個(gè)低電平與操作的影響。設(shè)定選擇字線到這樣的電位的地方，這些選擇的列和行中的各單元被修復(fù)。
圖10B表示復(fù)原方法2。在步驟1010，懸浮這些單元的漏，在步驟1012，使所有源接地。然后，在步驟104，把全部字線或被選擇的字線升高到某一電位，最好是12V，維持20msec或更長。
工藝過程本發(fā)明的單元采用CMOS工藝。由具有1-0-0晶向的P-型材料形成襯底10，其電阻率為17-33Ω·cm。圖2A-圖2C中，用標(biāo)記10表示P-襯底。在150KeV、密度為5×1012/cm2時(shí)，把磷31植入到N-阱中。利用濕氧氧化法，時(shí)間為45分，溫度為950℃，向阱中進(jìn)行離子注入，接著在1150℃通入氮?dú)狻?br> 以后形成柵氧化層，厚度最好為80。然后限定場區(qū)，在能量為50KeV，劑量為4×1013/cm2時(shí)，向場區(qū)注入BF2。
在1000℃下通O240分鐘，然后在920℃通N285分鐘，形成場氧化層。跟著在1000℃通H2/O26小時(shí)40分鐘，獲得12000的厚度。這樣就確定了單元面積，然后，用50KeV能量，6×1013/cm2劑量注入硼11。上述的制造工藝是常規(guī)工藝。
下一步驟，在柵絕緣層18上淀積浮柵24。這包括當(dāng)沉積多晶硅作為浮柵時(shí)，多晶硅的當(dāng)場摻雜。為此，利用化學(xué)汽相淀積方法，混合SiH4和PH3形成Si(摻磷)。由于當(dāng)場進(jìn)行多晶硅材料的摻雜，可以避免另加高溫的制造步驟。為了將多晶硅的晶粒尺寸減到最小，這是重要的。已經(jīng)發(fā)現(xiàn)，用較小晶粒尺寸的多晶硅，可獲得較平滑的多晶硅表面，這樣使堅(jiān)固的較薄氧化層能生長在多晶硅的表面上。
為了達(dá)到最佳耐久性，利用標(biāo)準(zhǔn)高溫氧化淀積工藝，形成200有效厚度的ONO層是優(yōu)選的多晶層間絕緣層。但是，如果在選擇擦除期間不用負(fù)柵電壓，則可以不必沉積HTO。首先，在5％O2和95％N2氣氛中，在950℃，氧化8分鐘，在浮柵上形成氧化層。以30/min速率淀積氮化物4分鐘，然后以4-5/min速率進(jìn)行HTO沉積15分鐘。
一種替代的形成層間多層ONO方法，其包括，在5％O2和95％N2氣氛中，在950℃，時(shí)間為12分，在浮柵上形成氧化層。然后淀積120的氮化物。最后，在940℃進(jìn)行濕氧氧化，時(shí)間為1到3小時(shí)。
此后，諸如讀出晶體管，地址晶體管等外圍部件由常規(guī)方法裝配上?？刂茤?8最好由多晶硅形成，并且用常規(guī)方法摻雜。
下面敘述植入源區(qū)14和漏區(qū)12。公開4個(gè)可選實(shí)施例，兩個(gè)單元利用0.8μm技術(shù)，兩個(gè)單元利用0.5μm。
按照形成源區(qū)和漏區(qū)的優(yōu)選方法，在利用0.8μm技術(shù)的單元中，用80KV能量，5×1015/cm-2劑量，把砷注入到源區(qū)14。優(yōu)選的漏區(qū)是雙擴(kuò)散區(qū)，其形成方法是首先，用150KeV能量，1.0×1014/cm2劑量，注入磷。接著進(jìn)行漏區(qū)退火，在氮?dú)釴2中，溫度為900℃，時(shí)間60分，然后在氧氣O2中、溫度為900℃，時(shí)間為20分，以便產(chǎn)生擴(kuò)散作用。接著，用80KeV能量，把5.0×1015/cm2劑量的砷注入到漏區(qū)。
用0.8μm技術(shù)形成源區(qū)和漏區(qū)的另一種替代的方法是一種簡化的方法，所用掩模較少，但是，耐久性比優(yōu)選方法差。在這種替代方法中，用80KeV能量和5.0×1015/cm2劑量把砷注入源區(qū)，以便形成如圖2A所示單獨(dú)擴(kuò)散源區(qū)。用5.0×1015/cm2劑量和80KeV能量，把砷注入到漏區(qū)。
在利用0.5μm技術(shù)，形成單元中源區(qū)和漏區(qū)的優(yōu)選方法中，由N+材料的淺區(qū)40B和P型材料的小區(qū)42B形成源區(qū)，如圖2C所示，這有助于減少穿通現(xiàn)象。利用80KeV能量把1.5×1015/cm-2劑量的砷注入源區(qū)。把劑量5×1013/cm2的硼11，以45°角度注入，形成P型小區(qū)。漏區(qū)是雙擴(kuò)散區(qū)，首先，以劑量1.0×1014/cm2，能量為150KeV的條件注入磷31，在900℃，N2氮?dú)庵型嘶?5分鐘，在O2氧氣中退火20分，接著以5×1015/cm2劑量，80KeV能量注入砷。
另一種替代方法，用于注入0.5μm技術(shù)的單元中的源區(qū)和漏區(qū)，該單元利用具有P型小區(qū)的源區(qū)，小區(qū)是利用上文所述的方法形成的。利用5.0×1015/cm2劑量和80KeV能量把砷注入漏區(qū)。這種替換實(shí)施例的制造方法比優(yōu)選實(shí)施例簡單，但是其耐久性比優(yōu)選實(shí)施例差。
下表是表示利用本發(fā)明單元可能達(dá)到的效果。在檢測單元時(shí)，進(jìn)行了閃速編程，選擇擦除，過擦除復(fù)原的操作實(shí)驗(yàn)。每次操作都要測量閾值電壓。應(yīng)當(dāng)注意，檢測的單元比本發(fā)明的優(yōu)選的單元的溝道摻雜量少，這樣對于本發(fā)明來說，檢測單元比優(yōu)選的Vt(大約4.5伏)有一個(gè)較低的初始閾值電壓(Vt)。于是，加于控制柵的電壓(VCG)高于具有優(yōu)選溝道摻雜的器件所需的電壓。而且，檢測器件具有200的隧道氧化層，而本發(fā)明器件卻有大約80的優(yōu)選隧道氧化層。
試驗(yàn)期間，利用10毫秒脈沖進(jìn)行閃速編程，選擇擦除，過擦除復(fù)原操作。
表F
這里使用的術(shù)語和表達(dá)式僅被用作說明書的術(shù)語，而不受限制，不打算使用排除上述等效特征的術(shù)語和表達(dá)式或它的部分，應(yīng)當(dāng)認(rèn)為，在本發(fā)明權(quán)利要求的范圍內(nèi)，進(jìn)行各種修改是可能的。
權(quán)利要求
1.一種電可擦除可編程存儲器件，具有許多存儲位置，許多行地址線，許多列地址線，許多源線，其中，許多行地址線之一和許多列地址線之一相結(jié)合限定了眾多存儲位置中的一個(gè)位置，其中，許多存儲位置中的每一個(gè)位置包括形成在襯底上的一個(gè)單個(gè)晶體管，其有一選定電位，并且包括一個(gè)源，耦連到許多源線中相關(guān)的一個(gè)源線上；一個(gè)漏，耦連到許多列地址線中相關(guān)的一個(gè)地址線上；一個(gè)控制柵，耦連到許多行地址線中的相關(guān)一個(gè)地址線上；一個(gè)浮柵，位于柵和源，漏之間，還包括，第1元件，當(dāng)把相關(guān)行地址線的電位升高到超過相關(guān)一源線電位的第一預(yù)定電位時(shí)，其引起源到浮柵的電子的Fowler-Nordheim隧道效應(yīng)；第2元件，當(dāng)把低于襯底的選定電位的預(yù)定負(fù)電位加到相關(guān)行地址線時(shí)，其引起浮柵到漏的電子的Fowler-Nordheim隧道效應(yīng)。
2.按照權(quán)利要求1的電可擦除可編程的器件，其特征在于，第1引發(fā)(Fowler-Nordheim)隧道效應(yīng)元件包括第1絕緣材料層，位于控制柵和浮柵之間，所述絕緣材料具有預(yù)定的有效厚度和高介電常數(shù)，在控制柵和浮柵之間提供高電容；第2絕緣材料層，位于浮柵和源、漏之間，所述選擇的第2層當(dāng)浮柵和源之間耦合電容達(dá)到最佳時(shí)可以產(chǎn)生Fowler-Nordheim隧道效應(yīng)；源擴(kuò)散層具有與第2絕緣材料層和浮柵重疊的重疊部分，重疊部分具有一定比例，使其在編程期間能產(chǎn)生電子從源擴(kuò)散層到浮柵的隧道效應(yīng)。
3.按照權(quán)利要求2的電可擦除可編程器件，其特征在于，源擴(kuò)散層還包括擴(kuò)散到預(yù)定深度的N-型材料的單擴(kuò)散層。
4.按照權(quán)利要求3的電可擦除可編程器件，其特征在于，由砷構(gòu)成的進(jìn)行單擴(kuò)散層。
5.按照權(quán)利要求2的電可擦除可編程器件，其特征在于源擴(kuò)散層還包括第1N+型材料的擴(kuò)散層，其擴(kuò)散到預(yù)定深度；第2N+型材料的擴(kuò)散層，其擴(kuò)散深度大于第1擴(kuò)散層的深度。
6.按照權(quán)利要求2的電可擦除可編程的器件，其特征在于，源擴(kuò)散層還包括第1N+材料擴(kuò)散區(qū)；P型材料小區(qū)，其與第1擴(kuò)散區(qū)成一角度。
7.按照權(quán)利要求6的電可擦除可編程的器件，其特征在于由砷形成第1擴(kuò)散區(qū)；由硼形成小區(qū)。
8.按照權(quán)利要求2的電可擦除可編程器件，其特征在于，第1絕緣材料層的有效厚度是大約200。
9.按照權(quán)利要求2的電可擦除可編程器件，其特征是，第1絕緣材料層是由氧化層-氮化物層-氧化層的結(jié)構(gòu)形成。
10.按照權(quán)利要求2的電可擦除可編程器件，其特征是，第2絕緣材料層是大約80厚。
11.按照權(quán)利要求1的電可擦除可編程的器件，其特征是，第2引發(fā)(Fowler-Nordheim隧道效應(yīng)的)元件包括第1絕緣材料層，位于控制柵和浮柵之間，所述絕緣材料具有預(yù)定有效厚度和高介電常數(shù)，以便在控制柵和浮柵之間提供高電容；第2絕緣材料層，位于浮柵和源、漏之間，所述選擇的第2層當(dāng)浮柵和漏之間電容耦連基本上達(dá)到最佳效果時(shí)能引發(fā)Fowler-Nordheim隧道效應(yīng)；一漏擴(kuò)散區(qū)，具有重疊第2絕緣材料層和浮柵的第2重疊部分，第2重疊部分具有一定比例，使其在擦除期間能產(chǎn)生電子從浮柵遷移到漏擴(kuò)散區(qū)的隧道效應(yīng)。
12.按照權(quán)利要求11的電可擦除可編程的器件，其特征是，漏擴(kuò)散區(qū)還包括一個(gè)具有預(yù)定擴(kuò)散深度的N+型材料單擴(kuò)散區(qū)。
13.按照權(quán)利要求12的電可擦除可編程的器件，其特征是，由砷形成漏擴(kuò)散區(qū)。
14.按照權(quán)利要求11的電可擦除可編程的器件，其特征是，漏擴(kuò)散區(qū)還包括第1N+材料擴(kuò)散區(qū)，具有預(yù)定擴(kuò)散深度；第2N+材料擴(kuò)散區(qū)，具有比第1擴(kuò)散區(qū)深度深的擴(kuò)散深度。
15.按照權(quán)利要求14的電可擦除可編程的器件，其特征是，由砷形成第1擴(kuò)散區(qū)；由磷形成第2擴(kuò)散區(qū)。
16.按照權(quán)利要求11的電可擦除可編程的器件，其特征是，第1絕緣材料層的有效厚度是大約200。
17.按照權(quán)利要求11的電可擦除可編程的器件，其特征是，第1絕緣材料層由氧化層-氮化物層-氧化層結(jié)構(gòu)組成。
18.按照權(quán)利要求11的電可擦除可編程的器件，其特征是，第2絕緣材料層是大約80的厚度。
19.按照權(quán)利要求1的電可擦除可編程的器件，其特征是，在襯底上形成晶體管，其中溝道區(qū)在襯底上面的源漏之間延伸，其中第1引發(fā)元件包括在編程期間，把第1電壓加到晶體管塊中每個(gè)晶體管的控制柵的元件；在編程期間，把第2電壓加到塊中每個(gè)晶體管的源上的元件，第2電壓相對低于加在控制柵上的第1電壓。
20.按照權(quán)利要求1的電可擦除可編程器件，其特征是，在襯底上形成晶體管，其中，溝道區(qū)在襯底上面的源漏之間延伸，其中第2引發(fā)元件包括在擦除期間，把負(fù)電壓加到選擇的晶體管控制柵上的元件；在擦除期間，懸浮選擇的晶體管的源的元件；在擦除期間，把低的正電壓加到選擇的晶體管漏上的元件。
21.按照權(quán)利要求1的電可擦除可編程器件，其中在陣列中設(shè)置許多存儲位置，用于形成行和列的存儲位置，其中，以共用方法連接許多存儲位置中相關(guān)各位置的源線；以共用方式連接一列中各存儲位置的列地址線；以共用方式連接一行中各存儲位置的行地址線。
22.按照權(quán)利要求21的電可擦除可編程的器件，其中在襯底上形成晶體管，溝道區(qū)在襯底上的源漏之間延伸，其中第1引發(fā)元件包括在編程期間，把相當(dāng)高的電壓加到與選擇行中晶體管控制柵相關(guān)的行址址線上的元件；在編程期間，把電壓加到源線上的元件，該電壓相對低于加到行地址線上的電壓；用于在編程期間懸浮選擇行中晶體管的漏的元件。
23.按照權(quán)利要求21的電可擦除可編程的器件，其中，在襯底上形成晶體管，其中溝道區(qū)在襯底上源漏之間延伸，其中第2引發(fā)元件包括在擦除期間，把負(fù)電壓加到與選擇晶體管相關(guān)的行地址線上的元件；在擦除期間，懸浮選擇晶體管源的元件；在擦除期間，把低的正電壓加到與選擇晶體管相關(guān)的列線上的元件。
24.一種確定是否過擦除電可擦除可編程器件的方法，其中該器件具有一個(gè)源、一個(gè)漏、一個(gè)控制柵，和一個(gè)位于控制柵和源、漏之間的浮柵，該方法包括下列步驟(a)加第1電壓到漏；(b)加第2電壓到源，第2電壓低于第1電壓，選擇地加偏壓到過擦除，但是未選擇的單元，使之處于不導(dǎo)電狀態(tài)；(c)單獨(dú)地加一定范圍的電壓到控制柵；(d)在加一定范圍的電壓到控制柵期間，確定電流是否從漏流到源，當(dāng)控制柵的電位是在此范圍內(nèi)，則它表示該單元被過擦除。
25.按照權(quán)利要求24的方法，其特征是，步驟(a)包括加大約1.5V的電壓到漏的步驟；步驟(b)包括加大約0.6V電壓到源的步驟；步驟(c)包括加大約0V到大約0.5V電壓到控制柵的步驟。
26.按照權(quán)利要求24的方法，其特征是，步驟(a)包括加大約12V的電壓到漏的步驟；步驟(b)包括加大約0.6V電壓到源的步驟；步驟(c)包括加大約1.6V的電壓到控制柵的步驟。
27.一種識別電可擦除可編程器件中過擦降單元的方法，該器件有許多單元，每個(gè)單元包括一個(gè)單獨(dú)的晶體管，晶體管有源、漏，控制柵位于控制柵和源、漏之間的浮柵，該器件還有許多行地址線，每個(gè)行地址線耦連到相關(guān)行中單元的控制柵，還有許多列地址線，每個(gè)列地址線耦連到相關(guān)列中單元的漏上，還有許多源線，其耦連到單元的源上，該方法包括下列步驟(a)單獨(dú)地檢測存在過擦除單元的每個(gè)列；(b)一個(gè)一個(gè)地檢測發(fā)現(xiàn)有過擦除單元的列中各單元，確定哪個(gè)單元是過擦除的單元，包括升高所述列中全部單元的源到某一電位，該電位給所述列中的過擦除而非被選的單元加偏壓，使其進(jìn)入非導(dǎo)電狀態(tài)。
28.按照權(quán)利要求27的方法，其特征是，步驟(a)包括下列步驟(i)設(shè)置每個(gè)列中各單元處于預(yù)定電狀態(tài)；(ii)在同時(shí)讀操作時(shí)讀出每個(gè)列中的各單元；(iii)確定電流是否流過每個(gè)列，當(dāng)各單元是處于預(yù)定電狀態(tài)時(shí)，它表示在該列中存在過擦除單元。
29.按照權(quán)利要求28的方法，其特征是步驟(i)和(ii)包括下列步驟加大約1.2V的電壓到與每列相關(guān)的列地址線上；加大約0.6V的電壓到與每個(gè)列中各單元相關(guān)的源線上；加大約0V到大約2.0V電壓到與每列中各單元相關(guān)的行地址線上。
30.按照權(quán)利要求27的方法，其特征是步驟(b)包括下列步驟(i)設(shè)置每一單元處在預(yù)定的電狀態(tài)；(ii)在讀出操作時(shí)，讀出每一個(gè)單元；(iii)確定電流是否流進(jìn)每一個(gè)單元，當(dāng)單元是在預(yù)定電狀態(tài)時(shí)，它表示那是在過擦除狀態(tài)。
31.按照權(quán)利要求30的方法，其特征是步驟(i)和(ii)還包括下列步驟加大約1.2V電壓到與該單元的列地址線上，加大約0.6V電壓到與該單元相關(guān)的源線上，加大約0V到大約2.0V電壓到與該單元相關(guān)的行地址線上。
32.一種識別電可擦除可編程器件中過擦除單元的方法，該器件有許多單元，每個(gè)單元包括一單個(gè)晶體管，每個(gè)晶體管有一個(gè)源，一個(gè)漏，一個(gè)控制柵和一個(gè)位于控制柵和源、漏之間的浮柵，其中利用Fowler-Nordheim隧道效應(yīng)，把電子從源注入到浮柵，和把電子從浮柵遷移到漏，該器件還有許多行地址線，每個(gè)行地址線耦連到相關(guān)行各單元的控制柵；還有許多列地址線，每個(gè)列地址線耦連到相關(guān)列中各單元中的漏；還有許多耦連到各單元中源的源線，該方法包括下列步驟(a)同時(shí)檢測有過擦除單元器件中的所有單元；(b)如果發(fā)現(xiàn)器件有過擦除單元，則一個(gè)一個(gè)地檢測各單元，確定哪一個(gè)單元是過擦除的。
33.按照權(quán)利要求32的方法，其特征是，步驟(a)包括下列步驟(i)把器件中各單元設(shè)置在預(yù)定電狀態(tài)；(ii)在同時(shí)讀操作時(shí)讀出各單元；(iii)確定電流是否流進(jìn)各單元，當(dāng)各單元是在預(yù)定電狀態(tài)時(shí)，它表示在器件中存在過擦除單元。
34.按照權(quán)利要求33的方法，其特征是，步驟(i)和(ii)包括下列各步驟加大約1.2V電壓到與各列相關(guān)的列地址線上，加大約0.6V電壓到與各列中單元相關(guān)的源線上，加大約0V到大約2.0V電壓到與各列單元相關(guān)的行地址線上。
35.按照權(quán)利要求32的方法，其特征是，步驟(b)包括下列各步驟(i)設(shè)置每個(gè)單元處于預(yù)定電狀態(tài)；(ii)在讀出操作時(shí)讀出各單元；(iii)確定電流是否流進(jìn)每個(gè)單元，當(dāng)單元是在預(yù)定電狀態(tài)時(shí)，它表示其是在過擦除狀態(tài)中。
36.按照權(quán)利要求35的方法，其特征是，步驟(i)和(ii)還包括下列步驟加大約1.2V的電壓到與該單元相關(guān)的列地址線上，加大約0.6V的電壓到與該單元相關(guān)的源線上，加大約0V到大約2.0V電壓到與該單元相關(guān)的行地址線上。
37.一種識別和修復(fù)電可擦除可編程器件中過擦除單元的方法，該器件中有許多單元，每個(gè)單元包括一單個(gè)晶體管，每個(gè)晶體管有一個(gè)源，一個(gè)漏，一個(gè)控制柵，和一個(gè)位于控制柵和源、漏之間的浮柵，其中利用Fowler-Nordheim隧道效應(yīng)，把電子從源注入到浮柵，和把電子從浮柵遷移到漏，該器件還包括許多行地址線，每個(gè)行地址線耦連到相關(guān)行各單元的控制柵上；還有許多列地址線，每個(gè)列地址線耦連到相關(guān)列中各單元的漏上；還有許多耦連到各單元源的源線，該方法包括下列步驟(a)單獨(dú)地檢測含有過擦除單元的各列；(b)一個(gè)一個(gè)地檢測發(fā)現(xiàn)有過擦除單元列中的各單元；以便決定哪個(gè)單元是過擦除的；(c)通過下述方法修復(fù)發(fā)現(xiàn)過擦除的各單元，(i)把第1電壓加到與該過擦除單元控制柵相關(guān)的行地址線；(ii)把與該過擦除單元源相關(guān)的源線接地；(iii)懸浮與該過擦除單元的漏相關(guān)的列地址線。
38.一種識別和修復(fù)電可擦除可編程器件中過擦除單元的方法，該器件有許多單元，每個(gè)單元包括一個(gè)單個(gè)晶體管，每個(gè)晶體管有一個(gè)源、一個(gè)漏、一個(gè)控制柵，一個(gè)位于控制柵和源、漏之間的浮柵，其中利用Lowler-Nordheim隧道效應(yīng)把電子從源注入到浮柵和從浮柵遷移到漏，該器件還有許多行地址線，每個(gè)地址線耦連到相關(guān)行中各單元的控制柵；還有許多列地址線，每個(gè)地址線耦連到相關(guān)列中各單元的漏上；還有許多源線，其耦連到各單元的源上，該方法包括下列步驟(a)單獨(dú)地檢測含有過擦除單元的各列；(b)一個(gè)一個(gè)地檢測發(fā)現(xiàn)有過擦除單元的列中的各單元，以便確定哪個(gè)單元是過擦除的單元；(c)通過下述方法修復(fù)發(fā)現(xiàn)是過擦除的單元，(i)把第1電壓加到與該過擦除單元控制柵相關(guān)的行地址線上；(ii)懸浮與該過擦除單元源相關(guān)的源線；(iii)把與該過擦除單元漏相關(guān)的列地址線接地。
39.一種設(shè)置電可擦除可編程存儲器件中單元邏輯狀態(tài)的方法，該器件有許多單元，每個(gè)單元包含一個(gè)單個(gè)的晶體管，每個(gè)晶體管有一個(gè)源、一個(gè)漏，一個(gè)控制柵，一個(gè)位于控制柵和源、漏之間的浮柵，每個(gè)晶體管有一閾值電壓，該方法包括下列步驟；(a)引發(fā)各單元的Fowler-Nordheim隧道效應(yīng)，使電子從源注入到浮柵，以便把閾值電壓升高到第1電平；(b)引發(fā)選擇單元的Fowler-Nordheim隧道效應(yīng)，使電子從浮柵遷移到漏，以便把閾值電壓降低到第2電平。
40.按照權(quán)利要求39的方法，其特征是，步驟(b)包括下述步驟對選擇單元的控制柵施加一個(gè)預(yù)定的負(fù)電位。
41.按照權(quán)利要求40的方法，其特征是，步驟(a)包括下述步驟，把單元的控制柵的電位升高到預(yù)定電位，其高于該源的電位。
42.按照權(quán)利要求39的方法，其中存儲器件有許多行地址線，每個(gè)行地址線耦連到相關(guān)行各單元的控制柵上，有許多列地址線，每個(gè)列地址線耦連到相關(guān)列各單元的漏上，還有許多源線，其耦連到各單元的源上，其中，步驟(b)包括施加預(yù)定負(fù)電壓到與選擇單元相關(guān)的行地址線上。
43.按照權(quán)利要求42的方法，其特征是，步驟(a)包括升高各單元的行地址線的電位到預(yù)定的電位的步驟，該預(yù)定電位高于該源線的電位。
全文摘要
一單個(gè)晶體管電可擦除可編程存儲器件，能夠利用Fowler-Nordheim隧道效應(yīng)進(jìn)行編程和擦除，能夠利用低電壓進(jìn)行操作。每個(gè)源和漏區(qū)的部分和第1柵絕緣層相互重疊，選擇多晶硅層間絕緣層使其具有高的介電常數(shù)，以便使浮柵、控制柵，源、漏之間的電容耦合率最大。通過首先把單元塊的電壓升高到高閾值電壓和一個(gè)一個(gè)地降低各選擇單元的閾值電壓來設(shè)置陣列各單元的邏輯狀態(tài)。
文檔編號G11C16/02GK1147314SQ95192817
公開日1997年4月9日 申請日期1995年2月22日 優(yōu)先權(quán)日1994年3月3日
發(fā)明者S·-D·張, J·-H·張, E·趙 申請人:羅姆有限公司