專利名稱：硅納米線晶體管器件可編程陣列及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大規(guī)模集成電路(ULSI)制造技術(shù)領(lǐng)域，特別涉及一種硅納米線場(chǎng)效應(yīng)晶體管(Silicon Nanowire Metal-Oxide-Silicon Field Effect Transistor, SNW M0SFET)六邊形可編程陣列(Hexagonal Programmable Array)及其制備方法。
背景技術(shù)：
半導(dǎo)體器件是制造電子產(chǎn)品的重要元件。半導(dǎo)體器件的更新?lián)Q代推進(jìn)了半導(dǎo)體技術(shù)的發(fā)展和半導(dǎo)體工業(yè)的進(jìn)步，特別是對(duì)中央處理器CPU和存儲(chǔ)器的性能提升。從上世紀(jì)末開始，芯片制造工藝發(fā)展十分迅速，先后從微米級(jí)別，一直發(fā)展到今天小于32nm的技術(shù)。隨著器件特征尺寸進(jìn)入45納米或更小，傳統(tǒng)平面管器件的柵控能力逐漸減小，器件特性衰退，飽受短溝道效應(yīng)的影響。在傳統(tǒng)器件設(shè)計(jì)中柵氧厚度至多為幾納米甚至小于一納米，如此薄的柵氧厚度會(huì)帶來嚴(yán)重的柵泄漏電流，從而惡化器件的性能，可靠性以及大幅度增加器件的功耗；同時(shí)，如果通過工藝技術(shù)減小結(jié)深，不僅會(huì)給工藝實(shí)現(xiàn)方面帶來巨大的挑戰(zhàn)，另一方面，由于在器件制備的整個(gè)過程中，將不可避免的經(jīng)歷許多熱過程，為制造淺結(jié)帶來很多的困難。為了解決上述一系列問題，器件設(shè)計(jì)者提出了多柵器件結(jié)構(gòu)例如雙柵，三柵和圍柵器件來提高器件的柵控能力。在眾多器件結(jié)構(gòu)中，圍柵結(jié)構(gòu)具有最強(qiáng)的柵控能力，因?yàn)檎麄€(gè)溝道被柵包圍，當(dāng)溝道長(zhǎng)度縮小到納米尺度時(shí)，圍柵結(jié)構(gòu)中的納米線結(jié)構(gòu)成為最有潛力的器件結(jié)構(gòu)，因?yàn)檫@種圍柵結(jié)構(gòu)有利于器件遷移率和可靠性的提高，因此納米線器件成為在場(chǎng)效應(yīng)晶體管特征尺寸縮小到納米尺度條件下的最為理想的器件結(jié)構(gòu)。同時(shí)，摩爾定律指出集成電路上可容納的晶體管數(shù)目，每隔18個(gè)月增加一倍，集成電路的性能也將提升一倍。隨著半導(dǎo)體器件的特征尺寸不斷減小，制約摩爾定律的主要因素從器件工作區(qū)的大小進(jìn)而轉(zhuǎn)向諸如源漏面積、引線等其他方面。在傳統(tǒng)納米線制造工藝中，源區(qū)(source)漏區(qū)(drain)會(huì)占有相當(dāng)大的面積，它們等效為器件柵控有效溝道工作區(qū)(channel)的兩倍大小。這無疑成為制約集成電路集成度進(jìn)一步提高的一個(gè)非常重要因素。因此如何節(jié)約此部分面積，優(yōu)化硅納米線器件版圖設(shè)計(jì)，已經(jīng)成為當(dāng)前高密度集成電路設(shè)計(jì)的重要課題。

發(fā)明內(nèi)容
本發(fā)明的目的是彌補(bǔ)現(xiàn)有技術(shù)的空白，針對(duì)傳統(tǒng)工藝，提供一種基于納米線晶體管制造的優(yōu)化方案，形成六邊形可編程陣列，大幅度提高納米線器件集成度，方便編程使用，實(shí)現(xiàn)超大規(guī)模，超高集成度的數(shù)字/模擬和數(shù)?；旌想娐贰１景l(fā)明的技術(shù)方案如下一種基于硅納米線場(chǎng)效應(yīng)晶體管的六邊形可編程陣列(如圖1所示)，包括納米線器件、納米線器件連接區(qū)和柵連接區(qū)，納米線器件以六邊形排列構(gòu)成一編程單元，相鄰編程單元之間共用一個(gè)公共的納米線器件，每個(gè)編程單元的中間部分為鏤空區(qū)，所述納米線器件(見圖2)為硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列的核心部分，呈圓柱形結(jié)構(gòu)。納米線器件包括硅納米線溝道、柵介質(zhì)層、柵區(qū)。柵介質(zhì)層包裹硅納米線溝道，柵區(qū)包裹柵介質(zhì)層。硅納米線溝道、柵介質(zhì)層、柵區(qū)的長(zhǎng)度取值一致，范圍是5納米 1微米。所述硅納米線溝道半徑取值范圍是3納米 100納米。硅納米線溝道的摻雜濃度小于IO15CnT3，不摻雜或等效為不摻雜。所述柵介質(zhì)層厚度取值范圍是0. 5納米 10納米。所述柵區(qū)厚度取值范圍是10納米 500納米。納米線器件與納米線器件連接區(qū)相連接，每個(gè)硅納米線連接區(qū)連接3個(gè)納米線器件，為高密度、多納米線器件互聯(lián)提供了基礎(chǔ)。由于納米線器件連接區(qū)位于納米線器件兩側(cè)。納米線器件連接區(qū)可同時(shí)作為此納米線器件的源或漏，具體源漏的定義使用者自己定義。同時(shí)納米線器件連接區(qū)下面存在一個(gè)硅支架，支撐整個(gè)納米線器件網(wǎng)絡(luò)。納米線器件連接區(qū)尺寸依納米線溝道尺寸/工藝條件取值，其尺寸比例如圖1，2所示。對(duì)于CMOS工藝，同時(shí)具有N型和P型納米線器件的電路結(jié)構(gòu)來講，納米線器件連接區(qū)摻雜濃度小于1015cnT3， 不摻雜或等效為不摻雜。對(duì)于單獨(dú)的NMOS工藝或PMOS工藝，全部器件為同種類型，可對(duì)納米線器件連接區(qū)進(jìn)行高濃度摻雜，摻雜濃度為IO18 102°cm_3。柵連接區(qū)為納米線器件的柵區(qū)提供連接，使多根納米線器件可以形成共柵結(jié)構(gòu)。本發(fā)明硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列是基于原有納米線制作技術(shù)。在 CMOS工藝下，具體包括以下步驟(1)選取初始濃度很低的硅片(摻雜濃度小于IO15CnT3)，利用硬掩模定義硅片鏤空區(qū)；(2)去掉⑴中硬掩模，進(jìn)行氧化減薄納米線硅條，形成懸浮的硅納米線網(wǎng)絡(luò) ’交錯(cuò)的掩模版形成的納米線器件連接區(qū)較納米線溝道粗，在氧化減薄這個(gè)工藝步驟中，納米線可以實(shí)現(xiàn)懸空，而納米線器件連接區(qū)并沒有懸空，它下面存在硅支架同支撐整個(gè)網(wǎng)絡(luò)。(3)濕法腐蝕掉形成的二氧化硅，進(jìn)行熱氧化形成一層致密二氧化硅柵介質(zhì)；(4)利用另兩片硬掩模分別對(duì)N型柵和P型柵連接進(jìn)行定義；這里用戶自定義，可編程控制；(5)淀積材料，制作柵連接區(qū)；(6)利用另一塊掩模版定義一些隔斷圖形，用作隔斷一些不需要連接的部分；利用刻蝕技術(shù)使這些連接部分?jǐn)嚅_；可編程控制；(此步驟可選，如無需隔斷則略去此步驟)
(7)最后進(jìn)入常規(guī)CMOS后道工序。在匪OS或PMOS工藝下，需作出以下修改步驟(4)中用一塊柵掩模版即可。步驟(5)中制作柵連接區(qū)后，要額外增加一塊掩模版，對(duì)六邊形可編程陣列區(qū)域進(jìn)行高濃度摻雜，摻雜濃度為IOw 102°Cm_3。之后快速熱退火(RTA)，將雜志驅(qū)入納米線器件連接區(qū)和其他作為互聯(lián)線用的納米線溝道。這里需注意，對(duì)于CMOS工藝和N/PM0S工藝來講，前者中作為互聯(lián)的納米線溝道需要制作柵控制，達(dá)到等效于“傳輸門”的目的，而后者中的互聯(lián)作用溝道不需要柵控制，僅注入高濃度雜志即可。因此CMOS工藝和N/PM0S工藝的(4)步驟可能有不同。與現(xiàn)有技術(shù)相比，本發(fā)明的作用是
硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列適合應(yīng)用于高速高集成度的數(shù)字/模擬電路，和數(shù)?；旌想娐?。由于其略去了傳統(tǒng)納米線器件的大塊源漏接觸，十分節(jié)省面積。 與傳統(tǒng)平面管可編程門陣列FPGA比較，在達(dá)到抑制短溝效應(yīng)的同時(shí)，也節(jié)省了相當(dāng)大的面積，可以達(dá)到超高集成度。同時(shí)，六邊形納米線互聯(lián)網(wǎng)絡(luò)結(jié)構(gòu)每個(gè)互聯(lián)節(jié)點(diǎn)(納米線器件連接區(qū))連接三個(gè)器件溝道，每個(gè)單元最遠(yuǎn)的兩個(gè)節(jié)點(diǎn)間存在3個(gè)器件，因此可實(shí)現(xiàn)復(fù)雜控制互聯(lián)控制邏輯，這是傳統(tǒng)形式的陣列所不能提供的。


圖1是本發(fā)明中介紹的硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列的俯視面示意圖。圖中1-納米線器件的抽象棍棒式示意圖，2-硅片鏤空區(qū)，3-納米線器件連接區(qū)，4-柵連接區(qū)(圖中為兩種柵，可為兩種材料構(gòu)成，實(shí)現(xiàn)NMOS和PM0S)，5_硅片，6-隔斷。圖2是左側(cè)為單個(gè)納米線器件示意圖，圖中因?yàn)檩^多，以下我的改動(dòng)不加修訂標(biāo)記了。7-納米線器件連接區(qū)，8-硅片鏤空區(qū)，9-納米線器件的柵區(qū)。圖2是右側(cè)為單個(gè)納米線器件剖面示意圖，圖中10-硅納米線溝道，11-柵介質(zhì)層，12-柵區(qū)。圖3為第一次硬掩模，掩模版為圓形或方形。(圖中以圓形為例，如為方形，利用曝光的臨界效應(yīng)，也可以將圖形曝圓)。圖3中13-圓形掩模版，14-硅片。圖4為曝光后刻蝕出圓形圖形，并且氧化減薄納米線硅條，使之懸空，同時(shí)使之剖面形成如圖2右側(cè)圖中的圓形。圖4中15-硅片鏤空區(qū)，16-納米線溝道，17-硅片。圖5為在高溫?zé)嵫趸纬蓶沤橘|(zhì)層后，淀積形成柵連接區(qū)。覆蓋在納米線溝道上的部分為柵區(qū)。在這之后可以定義隔斷，隔斷某些不想要的連接。18-柵連接區(qū)，19-隔斷。以下改動(dòng)用修訂。圖6為利用兩個(gè)基本六邊形單元制作 4管CMOS與非門的示意圖20-N型納米線器件，21-P型納米線器件，22-常開管用做互聯(lián)，23-被隔斷的納米線，24-N型納米線器件的柵，25-P型納米線器件的柵，26-常開管的柵(等效為傳輸們)， 27-輸入信號(hào)A，28-輸入信號(hào)B，29-常開管輸入(VDD或GND，視常開管類型而定)。圖7為CMOS與非門電路圖，對(duì)應(yīng)圖6中各種器件和信號(hào)30-N型納米線器件，31-P型納米線器件，32-輸入信號(hào)A，33-輸入信號(hào)B，34-節(jié)點(diǎn) OGND，35-節(jié)點(diǎn)1，36-節(jié)點(diǎn)2輸出，37-節(jié)點(diǎn)3VDD。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述圖1為本發(fā)明中介紹的硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列的俯視面示意圖。其結(jié)構(gòu)與一般的常規(guī)納米線場(chǎng)效應(yīng)晶體管區(qū)別在于首先納米線器件結(jié)構(gòu)有所變化，傳統(tǒng)的納米線器件大體包括納米線溝道，柵區(qū)，源區(qū)和漏區(qū)。為了打通孔制作互聯(lián)引線，傳統(tǒng)納米線器件的源區(qū)和漏區(qū)占用非常大的面積，本專利所介紹的六邊形陣列中的納米線器件，完全拋棄傳統(tǒng)源漏，用面積很小且可作為互聯(lián)節(jié)點(diǎn)的納米線器件連接區(qū)替代，這樣極大地減小了納米線器件溝道與溝道之間冗余面積。對(duì)于相同功能的電路結(jié)構(gòu)，其核心面積節(jié)省至少8/9。另外，交錯(cuò)的圓形掩模版也為形成這種納米線網(wǎng)絡(luò)提供了可能交錯(cuò)的掩模版形成的納米線器件連接區(qū)較納米線溝道粗，在氧化減薄這個(gè)工藝步驟中，納米線溝道可以實(shí)現(xiàn)懸空，而可控制工藝條件適當(dāng)氧化溫度， 如950度、時(shí)間，如10秒等，使納米線器件連接區(qū)并沒有懸空，它下面存在硅支架支撐整個(gè)網(wǎng)絡(luò)。其次，硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列的工藝簡(jiǎn)單，只需定義一次硅片鏤空區(qū)，就可以實(shí)現(xiàn)眾多納米線。等效為一個(gè)光刻圖形實(shí)現(xiàn)三根納米線器件，高效地利用光刻技術(shù)。這在使用電子束光刻(Ε-Beam Lithography)時(shí)尤為明顯。同時(shí)，六邊形納米線互聯(lián)網(wǎng)絡(luò)結(jié)構(gòu)每個(gè)互聯(lián)節(jié)點(diǎn)(納米線器件連接區(qū))連接三個(gè)器件溝道，每個(gè)單元最遠(yuǎn)的兩個(gè)節(jié)點(diǎn)間存在3個(gè)器件，因此可實(shí)現(xiàn)復(fù)雜控制互聯(lián)控制邏輯， 這是傳統(tǒng)形式的陣列所不能提供的。上述各種區(qū)別有利于提高納米線場(chǎng)效應(yīng)晶體管的性能和工作效率。所以，硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列適合應(yīng)用于高速高集成度的數(shù)字/模擬電路，和數(shù)?；旌想娐?。下面以CMOS工藝下的硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列制作與非門為例說明主要制作流程(1)選取摻雜濃度小于IO15CnT3的硅片，利用交錯(cuò)式硬掩模定義硅片鏤空區(qū)。如圖 3所示。此步驟中，交錯(cuò)式圖形面積要小于預(yù)計(jì)的硅片鏤空區(qū)面積，可以為圓形或方形或六邊形，利用曝光時(shí)的臨近效應(yīng)達(dá)到曝光出稍大圓形的目的。典型的交錯(cuò)式圖形基本單元面積范圍是10納米X 10納米 2. 5微米X 2. 5微米。(2)去掉(1)中硬掩模，進(jìn)行氧化減薄納米線硅條，形成懸浮的硅納米線網(wǎng)絡(luò)；交錯(cuò)的掩模版形成的納米線器件連接區(qū)較納米線溝道粗，在氧化減薄這個(gè)工藝步驟中，納米線可以實(shí)現(xiàn)懸空，而納米線器件連接區(qū)并沒有懸空，它下面存在硅支架同支撐整個(gè)網(wǎng)。C3)濕法腐蝕掉形成的二氧化硅，進(jìn)行熱氧化形成一層致密二氧化硅柵介質(zhì)。如圖 7所示。(此時(shí)硅上都有一層二氧化硅，未在圖中標(biāo)出)。(4)利用另兩片硬掩模分別對(duì)N型柵和P型柵連接進(jìn)行定義，定義柵的同時(shí)，也定義了柵所覆蓋器件的類型。然后淀積生成納米線器件柵連接區(qū)。此步驟中N型柵和P型柵需采用不同材料，如想要形成NM0S，則N型柵采用磷P/砷As注入，如想要形成PM0S，P型柵采用硼B(yǎng)注入。(5)利用另一塊掩模版定義一些隔斷圖形，隔斷一些不需要連接的部分；利用刻蝕技術(shù)使這些連接部分?jǐn)嚅_。后面的工藝流程和常規(guī)硅納米線MOS晶體管完全一樣。先后進(jìn)行平坦化，淀積隔離層，光刻外圍輸入輸出引線孔，淀積金屬，光刻引線，鈍化等等。圖6所示包括兩個(gè)六邊形編程單元的實(shí)施例，該編程陣列實(shí)際用到9根納米線器件，其中2根N型納米線器件，兩根P型納米線器件，其余5根納米線器件用作互連。參考圖7，29-N型納米線器件和30-P型納米線器件分別由33-N型納米線器件的柵和34-P型納米線器件的柵所控制，利用不同材料柵與硅的功函數(shù)差控制閾值電壓，達(dá)到形成不同類型納米線器件的目的。 以上通過詳細(xì)實(shí)例描述了本發(fā)明所提供的硅納米線場(chǎng)效應(yīng)晶體管六邊形可編程陣列，上面描述的應(yīng)用場(chǎng)景和實(shí)施例，并非用于限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可以做各種的更動(dòng)和潤(rùn)飾，因此本發(fā)明的保護(hù)范圍視權(quán)利要求范圍界定。
權(quán)利要求
1.一種基于硅納米線場(chǎng)效應(yīng)晶體管的六邊形可編程陣列，其特征在于，包括納米線器件、納米線器件連接區(qū)和柵連接區(qū)，所述納米線器件呈圓柱形結(jié)構(gòu)，包括硅納米線溝道、柵介質(zhì)層和柵區(qū)，柵介質(zhì)層包裹硅納米線溝道，柵區(qū)包裹柵介質(zhì)層，其中，硅納米線溝道、柵介質(zhì)層和柵區(qū)的長(zhǎng)度取值一致，范圍是5納米 1微米，納米線器件以六邊形排列構(gòu)成一編程單元，相鄰編程單元之間共用一個(gè)公共的納米線器件，每個(gè)編程單元的中間部分為鏤空區(qū)， 納米線器件連接區(qū)為3個(gè)納米線器件之間的連接節(jié)點(diǎn)，該納米線器件連接區(qū)與納米器件的溝道連接，同時(shí)作為納米線器件的源或漏，納米線器件連接區(qū)固定在一個(gè)硅支架上，柵連接區(qū)為納米線器件的柵區(qū)提供連接，使多根納米線器件形成共柵結(jié)構(gòu)。
2.如權(quán)利要求1所述的基于硅納米線場(chǎng)效應(yīng)晶體管的六邊形可編程陣列，其特征在于，所述硅納米線溝道半徑取值范圍是3納米 100納米，硅納米線溝道的摻雜濃度小于 IO15Cm-3,不摻雜或等效為不摻雜。
3.如權(quán)利要求1所述的基于硅納米線場(chǎng)效應(yīng)晶體管的六邊形可編程陣列，其特征在于，所述柵介質(zhì)層厚度取值范圍是0. 5納米 10納米。
4.如權(quán)利要求1所述的基于硅納米線場(chǎng)效應(yīng)晶體管的六邊形可編程陣列，其特征在于，所述柵區(qū)厚度取值范圍是10納米 500納米。
5.一種制備如權(quán)利要求1所述的六邊形可編程陣列的方法，具體包括以下步驟1)選取摻雜濃度小于IO15CnT3的硅片，利用硬掩模定義硅片鏤空區(qū)；2)去掉1)中硬掩模，進(jìn)行氧化減薄納米線硅條，形成懸浮的硅納米線網(wǎng)絡(luò)；交錯(cuò)的掩模版形成的納米線器件連接區(qū)較溝道區(qū)粗，在氧化減薄這個(gè)工藝步驟中，納米線可以實(shí)現(xiàn)懸空，而納米線器件連接區(qū)并沒有懸空，它下面存在硅支架同支撐整個(gè)網(wǎng)絡(luò)；3)濕法腐蝕掉形成的二氧化硅，進(jìn)行熱氧化形成一層致密二氧化硅柵介質(zhì)；4)利用另兩片硬掩模分別對(duì)N型柵和P型柵連接進(jìn)行定義；5)淀積材料，制作柵連接區(qū)；6)最后進(jìn)入常規(guī)CMOS后道工序。
6.如權(quán)利要求5所述的制備方法，其特征在于，利用另一塊掩模版定義隔斷圖形，利用刻蝕技術(shù)斷開不需要連接的納米線器件。
7.如權(quán)利要求5所述的制備方法，其特征在于，步驟5)中制作柵連接區(qū)后，額外增加一塊掩模版，對(duì)六邊形可編程陣列區(qū)域進(jìn)行高濃度摻雜，摻雜濃度為IOw 102°cm_3，之后快速熱退火，將雜質(zhì)驅(qū)入納米線器件連接區(qū)和其他作為互聯(lián)線用的區(qū)域。
全文摘要
本發(fā)明提供一種基于硅納米線場(chǎng)效應(yīng)晶體管的六邊形可編程陣列及其制備方法，該陣列包括納米線器件、納米線器件連接區(qū)和柵連接區(qū)，所述納米線器件呈圓柱形結(jié)構(gòu)，包括硅納米線溝道、柵介質(zhì)層和柵區(qū)，柵介質(zhì)層包裹硅納米線溝道，柵區(qū)包裹柵介質(zhì)層，納米線器件以六邊形排列構(gòu)成一單元，納米線器件連接區(qū)為3個(gè)納米線器件之間的連接節(jié)點(diǎn)，納米線器件連接區(qū)固定在一個(gè)硅支架上。本發(fā)明可實(shí)現(xiàn)復(fù)雜互聯(lián)控制邏輯，適合應(yīng)用于高速高集成度的數(shù)字/模擬電路，和數(shù)?；旌想娐贰?br> 文檔編號(hào)H01L29/78GK102184923SQ201110089699
公開日2011年9月14日 申請(qǐng)日期2011年4月11日 優(yōu)先權(quán)日2011年4月11日
發(fā)明者劉長(zhǎng)澤, 樊捷聞, 王潤(rùn)聲, 王陽(yáng)元, 鄒積彬, 黃如 申請(qǐng)人:北京大學(xué)