本發(fā)明屬于半導(dǎo)體器件抗輻射加固領(lǐng)域，具體涉及一種鐵電存儲器抗單粒子翻轉(zhuǎn)加固方法，尤其適用于對存儲固定數(shù)據(jù)的商用鐵電存儲器的加固。

背景技術(shù)：

半導(dǎo)體存儲器是航天電子系統(tǒng)中不可或缺的重要部件，擔(dān)任著各類數(shù)據(jù)存儲的任務(wù)。隨著航天事業(yè)的迅猛發(fā)展，相關(guān)行業(yè)對高性能存儲器的需求日益增大，但現(xiàn)有的存儲技術(shù)已暴露出一些明顯缺陷。SRAM和DRAM的揮發(fā)特性導(dǎo)致其在斷電時(shí)會丟失數(shù)據(jù)，而傳統(tǒng)的非揮發(fā)性存儲器FLASH和EEPROM的寫入速度較慢，且功耗較高。

鐵電存儲器(FRAM)是一種集成了鐵電薄膜與硅基半導(dǎo)體工藝的新型非揮發(fā)性存儲器，具有高讀寫耐久性、高速燒寫及超低功耗等多種優(yōu)勢。此外，鐵電材料具有較強(qiáng)的抗輻射性能，研究表明，鐵電薄膜抗中子輻射能力大于10¹⁵n/cm²，抗總劑量能力達(dá)到10Mrad，遠(yuǎn)優(yōu)于同等條件下的SiO₂，因此鐵電存儲器具有很好的空間應(yīng)用前景。

對航天任務(wù)所用電子元器件而言，由于大氣層外的空間存在著相當(dāng)強(qiáng)的自然輻射環(huán)境，它們主要來自宇宙射線，太陽粒子，圍繞地球的范·艾倫輻射帶以及X射線和電磁輻射等，因此必須要考慮空間輻射帶來的影響。單粒子翻轉(zhuǎn)(Single Event Upset)是空間環(huán)境對電子器件造成的主要輻射效應(yīng)之一，它是指單個高能粒子入射器件敏感區(qū)時(shí)，因強(qiáng)烈的電離而在很小的空間內(nèi)(約100nm)內(nèi)產(chǎn)生高密度的電子空穴對，這些電荷被迅速收集，產(chǎn)生瞬態(tài)脈沖，從而使器件的邏輯狀態(tài)發(fā)生翻轉(zhuǎn)。隨著電子元器件特征尺寸的不斷降低和臨界電荷的減小，單粒子翻轉(zhuǎn)的影響變得越來越顯著。

鐵電存儲器是利用鐵電薄膜材料中存在的兩種方向相反的穩(wěn)定極化狀態(tài)來以二進(jìn)制數(shù)字形式存儲信息的，并可以通過施加一定的外加電場來改變極化狀態(tài)，從而改變存儲信息。圖1為鐵電體的電滯回線(P-E曲線)示意圖。當(dāng)施加一個小的正向電場時(shí)，該外加電場不足以使鐵電晶體的中心離子越過勢壘到達(dá)另一個平衡位置，此時(shí)鐵電材料對外表現(xiàn)出線性的P-E關(guān)系，若外加電場繼續(xù)增大，鐵電晶體內(nèi)各電疇的極化方向隨外加電場趨于相同，最終極化強(qiáng)度達(dá)到飽和狀態(tài)。撤去外加電場后，某些電疇的極化方向有所改變，但大部分電疇仍然保持原來的極化方向，稱為為剩余極化(P_R+)。此時(shí)若施加反向電場，鐵電體極化強(qiáng)度開始減小，當(dāng)極化強(qiáng)度變?yōu)?時(shí)，對應(yīng)的外加電場強(qiáng)度稱為矯頑電場(E_C-)。繼續(xù)增加反向電場，極化方向繼續(xù)向反方向轉(zhuǎn)變，最終鐵電晶體達(dá)到負(fù)向飽和極化狀態(tài)。施加正向電場時(shí)極化狀態(tài)的變化與之類似。最終P-E曲線形成一個閉合回路。

圖2為典型的1T-1C鐵電存儲單元，其基本結(jié)構(gòu)包含一個NMOS晶體管和一個鐵電電容。數(shù)據(jù)讀出時(shí)，首先將位線(BL)電壓預(yù)充至0，然后將字線(WL)置高使NMOS導(dǎo)通，板線(PL)與地之間形成由鐵電電容C_FE和位線寄生電容C_BL組成的分壓器。C_FE有C_P+和C_P-兩個近似值，分別對應(yīng)剩余極化值為P_R+和P_R-兩種狀態(tài)。因此當(dāng)PL置高時(shí)，BL上將出現(xiàn)兩個不同的電壓V_P+、V_P-，則：

V_P+＝C_P+V_DD/(C_P++C_BL) (1)

V_P-＝C_P-V_DD/(C_P-+C_BL) (2)

將靈敏放大器開啟，使V_P+拉低至0，V_P-拉高至V_DD，即可讀出二進(jìn)制數(shù)據(jù)0和1。數(shù)據(jù)寫入的過程與上述過程相反。

由于鐵電存儲器兼容了傳統(tǒng)CMOS工藝和鐵電薄膜工藝，因此其單粒子翻轉(zhuǎn)機(jī)制也應(yīng)從兩個方面分析。鐵電存儲器的外圍電路采用的是CMOS工藝，其單粒子效應(yīng)機(jī)制和其他CMOS器件類似。對鐵電存儲器的存儲單元而言，其失效主要是由于與鐵電電容相連的NMOS受到單粒子轟擊產(chǎn)生瞬態(tài)脈沖，導(dǎo)致鐵電電容的充電和放電，從而影響其極化狀態(tài)。此外，鐵電存儲器在讀出過程中，存儲數(shù)據(jù)的電容需要發(fā)生極化狀態(tài)的反轉(zhuǎn)，這是破壞性的讀出方式，因此在讀出完成后要將讀出數(shù)據(jù)重新寫回到鐵電電容，這個過程中，如果外圍電路單粒子效應(yīng)造成位線信號的擾動，這些擾動也會被寫入鐵電電容，導(dǎo)致極化狀態(tài)的改變，進(jìn)而引發(fā)數(shù)據(jù)翻轉(zhuǎn)。由此可見，提高鐵電電容的抗干擾能力，對提高鐵電存儲器整體抗單粒子水平有決定性作用。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問題是：在不改變芯片版圖，不改變生產(chǎn)工藝等條件的前提下，提出一種鐵電存儲器抗單粒子翻轉(zhuǎn)加固方法。

在⁶⁰Co源輻照裝置上對待加固芯片進(jìn)行輻照，通過高能γ射線與鐵電材料的相互作用，向鐵電電容中引入電子空穴對。電子和空穴被鐵電電容中的缺陷俘獲形成缺陷俘獲電荷。利用缺陷俘獲電荷對電疇疇壁的釘扎效應(yīng)和其在電容中產(chǎn)生的內(nèi)建電場對退極化場的屏蔽效應(yīng)改善鐵電電容的抗干擾能力，從而提高鐵電存儲器的抗單粒子翻轉(zhuǎn)水平。

本發(fā)明的技術(shù)解決方案是提供一種鐵電存儲器抗單粒子翻轉(zhuǎn)加固方法，包括以下步驟：

1)選取樣品芯片

a、選取待加固的鐵電存儲器樣品芯片，對全部樣品芯片進(jìn)行全參數(shù)測試和功能驗(yàn)證；

b、根據(jù)芯片實(shí)際應(yīng)用時(shí)的工作狀態(tài)，確定輻照前寫入芯片的初始數(shù)據(jù)；

c、選取多個輻照累積劑量節(jié)點(diǎn)，并將樣品芯片根據(jù)節(jié)點(diǎn)數(shù)進(jìn)行分組；

2)輻照樣品

d、將步驟1)選取的各組樣品芯片全部管腳接地，并在⁶⁰Co源輻照裝置上輻照至相應(yīng)的累積劑量節(jié)點(diǎn)；

e、對輻照后的樣品芯片重新進(jìn)行全參數(shù)測試，將得到的性能指標(biāo)與步驟1)中未經(jīng)輻照的樣品芯片指標(biāo)進(jìn)行對比，去除性能嚴(yán)重退化的樣品芯片；

3)得到樣品芯片的加固標(biāo)準(zhǔn)劑量

f、將步驟2)中得到的性能正常的樣品芯片在重離子加速器上進(jìn)行單粒子翻轉(zhuǎn)測試；同時(shí)將未經(jīng)輻照的相同批次的樣品芯片作為對照組，在相同的實(shí)驗(yàn)環(huán)境下進(jìn)行測試；得到不同累積劑量下該樣品芯片的單粒子翻轉(zhuǎn)截面；

g、分析e中的截面數(shù)據(jù)，得到能夠滿足加固需求的最佳累積劑量，并將其作為該款鐵電存儲器的抗單粒子翻轉(zhuǎn)加固的標(biāo)準(zhǔn)劑量。

上述步驟1)中b所述的實(shí)際應(yīng)用時(shí)的工作狀態(tài)可分為兩種，一種為存儲固定數(shù)據(jù)，即使用中只對芯片進(jìn)行讀操作，不對芯片進(jìn)行擦寫；另一種為不存儲固定數(shù)據(jù)，即使用中需要對芯片進(jìn)行擦寫。

上述步驟1)的b中通過以下方式確定輻照前向芯片中寫入的初始數(shù)據(jù)：

對存儲固定數(shù)據(jù)的芯片，直接在輻照前寫入需要存儲的數(shù)據(jù)；

對不存儲固定數(shù)據(jù)的芯片，在輻照前寫入棋盤式數(shù)據(jù)55H(即0101)。

上述步驟3)中通過以下步驟得到最佳累積劑量：

對存儲固定數(shù)據(jù)的芯片，選擇使翻轉(zhuǎn)截面減小值達(dá)到飽和的最低劑量作為最佳累積劑量；

對不存儲固定數(shù)據(jù)的芯片，應(yīng)選取使寫入55H和AAH的翻轉(zhuǎn)截面都得到最大改善的劑量作為最佳累積劑量。

優(yōu)選的，上述輻照累積劑量節(jié)點(diǎn)為0Mrad～10Mrad。

本發(fā)明的有益效果是：

1)本發(fā)明是一種外部加固方法，不改變芯片的版圖、生產(chǎn)工藝，也不改變芯片的封裝尺寸以及工作時(shí)序，因此經(jīng)過加固的芯片可直接用于替換未加固的芯片，無需重新設(shè)計(jì)電路。

2)本發(fā)明可以在對芯片內(nèi)部電路不是完全清楚的情況下進(jìn)行加固，因此尤其適用于外購商用芯片的加固。

3)本發(fā)明是在不對芯片外加偏置的情況下利用⁶⁰Co源輻照芯片來達(dá)到加固的目的，操作簡單，輻照后無殘留，操作人員可直接接觸芯片，縮短了交付周期。

4)本發(fā)明所用的⁶⁰Co源為工業(yè)用源，劑量率高，輻照面積大，可進(jìn)行大批量的輻照加固處理，提高了加固效率。

5)隨著芯片特征尺寸的降低，鐵電存儲器外圍CMOS電路抗總劑量能力越來越強(qiáng)，而鐵電薄膜由于尺寸效應(yīng)的影響，累積劑量對其性能的影響越來越明顯，即要達(dá)到相同的加固效果，特征尺寸更小的芯片所用劑量也更低。因此本發(fā)明有很好的應(yīng)用前景。

附圖說明

圖1是鐵電體電滯回線(P-E曲線)示意圖；

圖2是典型的1T-1C型鐵電存儲單元示意圖；

圖3是累積劑量對初始極化狀態(tài)為P_R+的鐵電電容電滯回線的影響示意圖；

圖4是累積劑量對初始極化狀態(tài)為P_R-的鐵電電容電滯回線的影響示意圖；

圖5是本發(fā)明的操作流程示意圖；

圖6是利用本發(fā)明的方法對FM28V100加固后的單粒子翻轉(zhuǎn)測試結(jié)果。

具體實(shí)施方式

下面結(jié)合附圖對本發(fā)明進(jìn)行進(jìn)一步說明。

本發(fā)明原理為：

由于待加固芯片輻照前已經(jīng)寫入數(shù)據(jù)，且輻照過程中沒有外加偏置，因此芯片內(nèi)所有鐵電電容都處于極化狀態(tài)，并在輻照過程中與外界隔離，其內(nèi)部電場主要為由極化電荷所產(chǎn)生的退極化場(E_D)。高能γ射線入射鐵電電容材料后，可產(chǎn)生初級電子、次級電子甚至三級電子，這些電子可以把材料中的價(jià)帶電子激發(fā)到導(dǎo)帶，產(chǎn)生大量電子空穴對。電子空穴對在鐵電電容疇界局域電場的作用下被迅速分開，其中一部分被退極化場掃向鐵電薄膜與電極的界面處，由于界面處存在大量缺陷，電子空穴將分別為缺陷所俘獲形成缺陷俘獲電荷。缺陷俘獲電荷的存在會在鐵電薄膜中形成內(nèi)建電場(E_I)，其方向與E_D方向相反，在宏觀上表現(xiàn)為鐵電薄膜電滯回線沿X軸漂移，具體為：當(dāng)極化方向?yàn)檎龝r(shí)，電滯回線沿X軸向左側(cè)漂移，使|E_C-|增大，E_C+減?。划?dāng)極化方向?yàn)樨?fù)時(shí)，電滯回線沿X軸向右側(cè)漂移使|E_C-|減小，E_C+增大。這是一種類似印記的效應(yīng)。與此同時(shí)，存在于疇壁和晶界處的缺陷也會俘獲一部分電荷，即原位俘獲。這些帶電缺陷在疇壁和晶界處不斷累積，會造成疇壁的釘扎效應(yīng)。當(dāng)施加與原極化方向相反的電場時(shí)，由于疇壁被釘扎，部分電疇不能發(fā)生極化反轉(zhuǎn)，從而造成剩余極化值P_R減小，即P_R+和P_R-同時(shí)向原點(diǎn)偏移。但根據(jù)初始極化狀態(tài)的不同，P_R的退化幅度不同，具體為：當(dāng)初始極化為P_R+正時(shí)，輻照后P_R-變化幅度較大，而P_R+變化幅度較?。划?dāng)初始極化為P_R-時(shí)，輻照后P_R+變化幅度較小，而P_R-變化幅度較大。這是一種類似疲勞的效應(yīng)。累積劑量對鐵電電容的影響是上述兩種效應(yīng)的疊加，其對鐵電電容電滯回線的影響如圖3和圖4所示，圖中虛線為接受累積劑量后，實(shí)線為接受累積劑量前?？梢?，累積劑量在造成鐵電電容矯頑電壓和剩余極化變化的同時(shí)，也使電滯回線變得更加“扁平”，即極化值隨外加電場的變化變得緩慢，使鐵電電容的抗干擾能力得到了增強(qiáng)。

由于輻照中不對芯片外加偏置，因此電離輻射在外圍CMOS電路半導(dǎo)體材料中引入的電子空穴對大部分重新復(fù)合，累積劑量對外圍電路造成的性能退化很小，并能通過短時(shí)間常溫退火消除。

本發(fā)明的操作流程如圖5所示，具體為：

1)選取待加固的鐵電存儲器樣品，對全部樣品進(jìn)行全參數(shù)測試和功能驗(yàn)證，去除未通過的樣品。

2)向樣品芯片中寫入初始數(shù)據(jù)。

3)選取從0Mrad～10Mrad之間的多個劑量節(jié)點(diǎn)，并將樣品芯片根據(jù)節(jié)點(diǎn)數(shù)進(jìn)行分組。

4)將分組后的芯片全部管腳接地，并在⁶⁰Co源輻照裝置上分別輻照至3)中選取的劑量節(jié)點(diǎn)。

5)對輻照后的芯片重新進(jìn)行全參數(shù)測試和功能驗(yàn)證，將得到的性能指標(biāo)與1)中未經(jīng)總劑量輻照時(shí)的指標(biāo)進(jìn)行對比，去除性能嚴(yán)重退化的芯片。

6)對5)中得到的功能正常的芯片在重離子加速器上進(jìn)行單粒子翻轉(zhuǎn)實(shí)驗(yàn)，同時(shí)將未經(jīng)總劑量輻照的相同批次的芯片作為對照組，在相同的實(shí)驗(yàn)條件下進(jìn)行單粒子翻轉(zhuǎn)實(shí)驗(yàn)。實(shí)驗(yàn)中對被測芯片進(jìn)行循環(huán)讀操作，并將讀回的數(shù)據(jù)與原始寫入數(shù)據(jù)進(jìn)行對比，若二者不符，則視為發(fā)生翻轉(zhuǎn)，然后將翻轉(zhuǎn)數(shù)、翻轉(zhuǎn)數(shù)據(jù)及地址記錄并保存。根據(jù)得到的翻轉(zhuǎn)數(shù)和重離子注量計(jì)算得到不同累積劑量下該芯片的單粒子翻轉(zhuǎn)截面。此外，重離子實(shí)驗(yàn)中向被測芯片中寫入的數(shù)據(jù)分為兩種，一種與累積劑量實(shí)驗(yàn)中寫入的數(shù)據(jù)相同，另一種則與之互補(bǔ)。

7)分析6)中的截面數(shù)據(jù)，得到能夠滿足加固需求的最低累積劑量，并將其作為該款鐵電存儲器的抗單粒子翻轉(zhuǎn)加固的標(biāo)準(zhǔn)劑量。

圖6為發(fā)明人在蘭州重離子加速器(HIRFL)上開展的針對1M位鐵電存儲器FM28V100加固效果的評估結(jié)果。被測芯片在⁶⁰Co源輻照前寫入數(shù)據(jù)55H。為節(jié)省實(shí)驗(yàn)機(jī)時(shí)，僅利用Bi離子對累積劑量為0Mrad、2Mrad和4Mrad的樣品進(jìn)行了評估。可見，當(dāng)累積劑量為2Mrad時(shí)，無論向被測芯片寫入55H還是AAH，其單粒子翻轉(zhuǎn)截面相比于未接受累積劑量的芯片都顯著減小。而當(dāng)累積劑量達(dá)到4Mrad時(shí)，寫入55H芯片的翻轉(zhuǎn)截面繼續(xù)減小，寫入AAH芯片的截面則有所增加，但仍低于未接受劑量的芯片。這是由于接受累積劑量前，已經(jīng)向被測芯片中寫入數(shù)據(jù)，存儲單元中的鐵電電容全部處于極化狀態(tài)，此時(shí)累積劑量對其電滯回線的影響呈現(xiàn)不對稱性，如圖3和圖4所示。當(dāng)初始極化為P_R+時(shí)，接受累積劑量后，P_R-大幅減小，而P_R+的變化則相對較小，因此C_P+的變化小于C_P-，根據(jù)式(1)、(2)，V_P-的變化幅度將大于V_P+，因此，V_P-更容易受到擾動，使其與參考電壓之間的電壓差小于靈敏放大器的最小識別范圍，導(dǎo)致AAH中的1→0翻轉(zhuǎn)增加。同理，初始極化為P_R-的鐵電電容而言，V_P+的變化幅度將大于V_P-，導(dǎo)致AAH中的0→1翻轉(zhuǎn)增加?？梢灶A(yù)見，隨著劑量繼續(xù)增加，芯片將出現(xiàn)“粘位”現(xiàn)象，當(dāng)向其中寫入AAH時(shí)，部分存儲單元固定在55H，導(dǎo)致無法寫入。此外，由圖可知，隨劑量的增加，55H的翻轉(zhuǎn)截面減小速率逐漸降低，這是由于內(nèi)建電場對退極化場的屏蔽效應(yīng)和帶電缺陷對疇壁的釘扎效應(yīng)逐漸趨于飽和導(dǎo)致的。

綜上，在選取最終的加固劑量時(shí)，應(yīng)考慮待加固芯片的具體應(yīng)用場景。如果用來存儲固定數(shù)據(jù)，即使用中不對芯片內(nèi)存儲數(shù)據(jù)進(jìn)行擦寫，則可選擇使翻轉(zhuǎn)截面減小值達(dá)到飽和的最低劑量；當(dāng)使用中需要對芯片內(nèi)數(shù)據(jù)進(jìn)行擦寫時(shí)，應(yīng)選取使寫入原始數(shù)據(jù)和互補(bǔ)數(shù)據(jù)的翻轉(zhuǎn)截面都得到最大改善的劑量。

本發(fā)明未公開技術(shù)屬本領(lǐng)域技術(shù)人員公知常識。