一種基于dice單元的新型抗seu加固的sr鎖存器的制造方法
【專利摘要】本發(fā)明公開了一種基于DICE單元的新型抗SEU加固的SR鎖存器，包括抗單粒子反轉(zhuǎn)（Single?Event?Upset，SEU）加固和抗多節(jié)點(diǎn)反轉(zhuǎn)（Multiple?Node?Upset,MBU）加固。該方案基于DICE單元實(shí)現(xiàn)SR鎖存器功能，可以配置為正、負(fù)邏輯SR鎖存器。本發(fā)明通過外部邏輯擴(kuò)展可以改變?yōu)槿魏我阎问降逆i存器或觸發(fā)器。本發(fā)明可以作為存儲(chǔ)器或抗輻射的存儲(chǔ)器。本發(fā)明可以用于將不抗輻射的電路擴(kuò)展為抗輻射的電路。本發(fā)明特有的控制PMOS管，通過PMOS管的關(guān)斷來隔離SEU錯(cuò)誤向相鄰節(jié)點(diǎn)的傳播，避免發(fā)生多節(jié)點(diǎn)反轉(zhuǎn)，提高SR鎖存器的SEU加固能力，提高集成電路的抗SEU能力。
【專利說明】—種基于DICE單元的新型抗SEU加固的SR鎖存器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種基于DICE單元的新型抗SEU加固的SR鎖存器。
【背景技術(shù)】
[0002]空間輻射環(huán)境中，輻射效應(yīng)會(huì)導(dǎo)致集成電路壽命降低或存儲(chǔ)單元的數(shù)據(jù)混亂，根據(jù)不同的輻射機(jī)理，空間輻射對(duì)集成電路的影響可分為兩大類，即總劑量效應(yīng)(Total DoseEffects, TID)和單粒子效應(yīng)(Single Event Effect, SEE)?？倓┝啃?yīng)(TID)是由于長期大量的粒子輻射累積造成整個(gè)集成電路的性能惡化。單粒子效應(yīng)(SEE)是單個(gè)高能粒子在穿過半導(dǎo)體器件敏感區(qū)引發(fā)電離，產(chǎn)生額外的電子或空穴，從而引起原來電平的改變，并導(dǎo)致器件邏輯狀態(tài)的非正常改變。在SEE各種形式中，由于入射粒子引起存儲(chǔ)單元邏輯狀態(tài)改變的單粒子翻轉(zhuǎn)(Single Event Upset, SEU) —直是單粒子錯(cuò)誤的主要原因。SEU是一種“軟錯(cuò)誤”，僅引起存儲(chǔ)單元邏輯狀態(tài)改變。
[0003]集成電路制造工藝技術(shù)的發(fā)展使得TID的問題基本得到解決。隨著集成電路特征尺寸越來越小，敏感節(jié)點(diǎn)之間的距離也變得更小，節(jié)點(diǎn)電容電壓不斷下降，導(dǎo)致電路節(jié)點(diǎn)翻轉(zhuǎn)所需的臨界電荷也變小，從而使得，在深亞微米工藝下，電路對(duì)SEE更加敏感。在SEE各種形式中，由于入射粒子引起存儲(chǔ)單元邏輯狀態(tài)改變的單粒子翻轉(zhuǎn)(Single Event Upset,SEU) 一直是單粒子錯(cuò)誤的主要原因。SEU是一種“軟錯(cuò)誤”，僅引起存儲(chǔ)單元邏輯狀態(tài)改變。雖不損壞電路本身，但卻是航天設(shè)備或衛(wèi)星系統(tǒng)穩(wěn)定性面臨的最主要問題之一。如果在醫(yī)學(xué)成像和科學(xué)實(shí)驗(yàn)出現(xiàn)SEU會(huì)導(dǎo)致噪聲信號(hào)和數(shù)據(jù)丟失，則需要更高的強(qiáng)度和更長的曝光時(shí)間來克服噪聲。
[0004]SEU對(duì)時(shí)序邏輯電路(鎖存器和觸發(fā)器)的影響是引起集成電路和存儲(chǔ)單元軟錯(cuò)誤最常見的原因之一。因此，保護(hù)時(shí)序邏輯電路，是實(shí)現(xiàn)抗SEU的有效方法。
[0005]大多數(shù)抗單粒子反轉(zhuǎn)SRAM存儲(chǔ)單元由鎖存器構(gòu)成，最常見的鎖存器是D鎖存器和SR鎖存器。其中SR鎖存器一般看作是時(shí)序設(shè)計(jì)的基礎(chǔ)模塊。因?yàn)橛靡粋€(gè)外部門電路，SR可以轉(zhuǎn)換成D鎖存器，但D鎖存器不能轉(zhuǎn)換成SR鎖存器。用三個(gè)外部門電路，SR鎖存器可以轉(zhuǎn)換成帶時(shí)鐘的D鎖存器。但D鎖存器不能轉(zhuǎn)換成SR鎖存器。也就是說，加上簡(jiǎn)單的外部邏輯，SR鎖存器可以轉(zhuǎn)換成任何形式的鎖存器。
[0006]過去人們提出了很多SEU加固的存儲(chǔ)單元設(shè)計(jì)，其中雙互鎖存儲(chǔ)單元(DualInterlocked storage Cell, DICE)由于其結(jié)構(gòu)對(duì)稱，晶體管數(shù)少,功耗低、恢復(fù)速度較快而被廣泛采用。傳統(tǒng)DICE單元內(nèi)部有2對(duì)存儲(chǔ)相同信息且相互隔離，相互鎖存的敏感點(diǎn)。當(dāng)其中某一個(gè)敏感點(diǎn)發(fā)生翻轉(zhuǎn)時(shí)，可以通過其他三個(gè)節(jié)點(diǎn)的正確狀態(tài)自動(dòng)將該節(jié)點(diǎn)的狀態(tài)恢復(fù)。
[0007]但是如果DICE單元中有兩個(gè)(及以上)敏感點(diǎn)同時(shí)發(fā)生翻轉(zhuǎn)，傳統(tǒng)DICE結(jié)構(gòu)就不能自動(dòng)恢復(fù)原狀態(tài)，反而保持錯(cuò)誤狀態(tài)，如前所述，發(fā)生多節(jié)點(diǎn)翻轉(zhuǎn)(Multiple BitUpset, MBU)的可能性越來越高。
【發(fā)明內(nèi)容】

[0008]為了解決現(xiàn)上述問題，本發(fā)明提供一種基于DICE單元的新型抗SEU加固的SR鎖存器，本設(shè)計(jì)在DICE單元基礎(chǔ)上，設(shè)計(jì)了一種由PMOS管控制的基于DICE單元的新型抗多節(jié)點(diǎn)反轉(zhuǎn)(MBU)加固的SR鎖存器，通過PMOS管的關(guān)斷來隔離SEU錯(cuò)誤向相鄰節(jié)點(diǎn)的傳播，避免多節(jié)點(diǎn)反轉(zhuǎn)，提高集成電路和存儲(chǔ)單元抗SEU能力。
[0009]本發(fā)明所要解決的技術(shù)問題是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0010]一種基于DICE單元的新型抗SEU加固的SR鎖存器，包括基于DICE的SR鎖存器單元，其用來鎖存輸入信號(hào)狀態(tài) ；反相器控制PMOS單元，其用來控制基于DICE的SR鎖存器單元中的反相器的反饋回路的通斷；控制邏輯產(chǎn)生單元，其用來產(chǎn)生反相器控制PMOS單元所需的輸入控制信號(hào)。
[0011]進(jìn)一步的，所述反相器控制PMOS單元包括PMOS管P12、P9、P10以及P11，所述基于DICE 的 5尺鎖存器單元包括？]\?)3管？1、？2、？3、？4、？5、？6、？7、？8，NMOS 管 N1、N2、N3、N4、N5、N6、N7、N8，所述控制邏輯產(chǎn)生單元包括PMOS管CP2、CP1、NM0S管CN1、CN2 ；
[0012]其中PMOS管CP2的漏極與PMOS管CPl的源極相連，PMOS管CP2的柵極同時(shí)連接PMOS管P3的柵極、NMOS管N3的柵極、NMOS管CN2的柵極以及PMOS管P7的柵極；PM0S管CPl的柵極同時(shí)連接PMOS管Pl的柵極以及PMOS管P5的柵極，其漏極同時(shí)連接NMOS管CNl與NMOS管CN2的漏極以及PMOS管P9、PMOS管P10、PMOS管Pll的柵極；
[0013]PMOS管P12的漏極與PMOS管P2的柵極連接，其源極同時(shí)連接NMOS管N7與NMOS管N8的漏極、NMOS管N6的柵極以及PMOS管P7的漏極；
[0014]PMOS管P9的漏極與PMOS管P4的柵極連接，其源極同時(shí)連接PMOS管Pl的漏極、NMOS管N8的柵極和NMOS管NI以及NMOS管N2的漏極；
[0015]PMOS管PlO的漏極與PMOS管P6的柵極連接，其源極同時(shí)連接PMOS管P3的漏極、NMOS管N2的柵極以及NMOS管N3與NMOS管N4的漏極；
[0016]PMOS管Pll的漏極與PMOS管P8的柵極連接，其源極同時(shí)連接PMOS管P5的漏極、NMOS管N4的柵極以及NMOS管N5與NMOS管N6的漏極；
[0017]PMOS管Pl的源極與PMOS管P2的漏極連接，其柵極同時(shí)連接PMOS管P5的柵極以及PMOS管CPl和NMOS管CNl的柵極；
[0018]PMOS管P3的源極與PMOS管P4的漏極連接，其柵極同時(shí)連接PMOS管P7的柵極以及PMOS管CP2、PMOS管P7以及NMOS管CN2的柵極；
[0019]PMOS管P5的源極與PMOS管P6的漏極連接，PMOS管P7的源極與PMOS管P8的漏極相連接；
[0020]PMOS 管 P2、P4、P6 以及 P8 的源極與電源連接；NM0S 管 N1、N2、N3、N4、N5、N6、N7以及NS的源極均接地。
[0021]本發(fā)明所達(dá)到的有益效果是:1.在基于DICE的單元的SR鎖存器基礎(chǔ)上，增加PMOS管對(duì)DICE單元中反相器的控制。當(dāng)鎖存器處于置位或復(fù)位狀態(tài)時(shí)，PMOS管導(dǎo)通；當(dāng)鎖存器處于保持狀態(tài)時(shí)，PMOS管關(guān)斷，從而防止錯(cuò)誤傳播到相鄰節(jié)點(diǎn)。避免兩個(gè)節(jié)點(diǎn)同時(shí)受到輻射影響可能發(fā)生翻轉(zhuǎn)現(xiàn)象，避免導(dǎo)致存儲(chǔ)數(shù)據(jù)錯(cuò)誤，減少多節(jié)點(diǎn)發(fā)生SEU概率。
[0022]2.本發(fā)明增加的控制PMOS管即便受到單粒子的打擊而發(fā)生翻轉(zhuǎn)，其產(chǎn)生的正向電壓瞬態(tài)脈沖傳輸?shù)狡渌B接的PMOS管柵極，也只會(huì)使該P(yáng)MOS管處于高阻態(tài)，而不會(huì)使其打開進(jìn)而影響相鄰節(jié)點(diǎn)的電壓。因此，實(shí)現(xiàn)了對(duì)控制PMOS管的單粒子效應(yīng)保護(hù)。
[0023]3.基于DICE的SR鎖存器單元的數(shù)據(jù)通過反相器輸出，使DICE結(jié)構(gòu)與外部負(fù)載隔離，并提高輸出驅(qū)動(dòng)能力，這樣可避免基于DICE的SR鎖存器單元的晶體管采用過大的設(shè)計(jì)尺寸，減小了面積和功耗。
【專利附圖】

【附圖說明】
[0024]圖1是本發(fā)明的電路示意圖；
[0025]圖2是本發(fā)明的邏輯關(guān)系圖；
[0026]圖3是本發(fā)明中基于DICE的SR鎖存器單元在復(fù)位情況下的示意電路；
[0027]圖4是本發(fā)明中基于DICE的SR鎖存器單元在置位情況下的示意電路；
[0028]圖5是本發(fā)明中基于DICE的SR鎖存器單元保持情況下的示意電路。
【具體實(shí)施方式】
[0029]為了進(jìn)一步描述本發(fā)明的技術(shù)特點(diǎn)和效果，以下結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明做進(jìn)一步描述。
[0030]參照?qǐng)D1 -圖5，一種基于DICE單元的新型抗SEU加固的SR鎖存器，包括基于DICE的SR鎖存器單元、反相器控制PMOS單元、控制邏輯產(chǎn)生單元。
[0031]所述基于DICE的SR鎖存器單元包括第一、第二、第三和第四反相器組，第一反相器組包括PMOS管P1、P2和匪OS管N1、2，第二反相器組包括PMOS管P3、P4和NMOS管N3、N4，第三反相器組包括PMOS管P5、P6和NMOS管N5、N6，第四反相器組包括PMOS管P7、P8和NMOS管N7、N8。所述反相器控制PMOS單元包括PMOS管P9、P10、P11、P12。所述控制邏輯產(chǎn)生單元包括PMOS管CP2、CPl和NMOS管CN1、CN2。
[0032]其中PMOS管CP2的漏極與PMOS管CPl的源極相連，PMOS管CP2的柵極同時(shí)連接PMOS管P3的柵極、NMOS管N3的柵極、NMOS管CN2的柵極以及PMOS管P7的柵極；PM0S管CPl的柵極同時(shí)連接PMOS管Pl的柵極以及PMOS管P5的柵極，其漏極同時(shí)連接NMOS管CNl與NMOS管CN2的漏極以及PMOS管P9、PMOS管P10、PMOS管Pll的柵極；
[0033]PMOS管P12的漏極與PMOS管P2的柵極連接，其源極同時(shí)連接NMOS管N7與NMOS管N8的漏極、NMOS管N6的柵極以及PMOS管P7的漏極；
[0034]PMOS管P9的漏極與PMOS管P4的柵極連接，其源極同時(shí)連接PMOS管Pl的漏極、NMOS管N8的柵極和NMOS管NI以及NMOS管N2的漏極；
[0035]PMOS管PlO的漏極與PMOS管P6的柵極連接，其源極同時(shí)連接PMOS管P3的漏極、NMOS管N2的柵極以及NMOS管N3與NMOS管N4的漏極；
[0036]PMOS管Pll的漏極與PMOS管P8的柵極連接，其源極同時(shí)連接PMOS管P5的漏極、NMOS管N4的柵極以及NMOS管N5與NMOS管N6的漏極；
[0037]PMOS管Pl的源極與PMOS管P2的漏極連接，其柵極同時(shí)連接PMOS管P5的柵極以及PMOS管CPl和NMOS管CNl的柵極；
[0038]PMOS管P3的源極與PMOS管P4的漏極連接，其柵極同時(shí)連接PMOS管P7的柵極以及PMOS管CP2、PMOS管P7以及NMOS管CN2的柵極；[0039]PMOS管P5的源極與PMOS管P6的漏極連接，PMOS管P7的源極與PMOS管P8的漏極相連接；
[0040]PMOS管P2、P4、P6以及P8的源極與電源連接；
[0041]匪05管附、吧州3、財(cái)、陽、恥、町以及N8的源極均接地。
[0042]本發(fā)明通過反相器控制PMOS單元中的控制PMOS管(P9、P10、P11、P12)實(shí)現(xiàn)對(duì)基于DICE的SR鎖存器單元中各反相器之間反饋回路的通斷，通過PMOS管的關(guān)斷來隔離SEU錯(cuò)誤向相鄰節(jié)點(diǎn)的傳播避免發(fā)生多節(jié)點(diǎn)反轉(zhuǎn):當(dāng)鎖存器處于置位或復(fù)位狀態(tài)時(shí)，控制PMOS管導(dǎo)通；當(dāng)鎖存器處于保持狀態(tài)時(shí)，控制PMOS管截止，避免多個(gè)節(jié)點(diǎn)同時(shí)受到輻射影響時(shí)可能發(fā)生的鎖存器數(shù)據(jù)反轉(zhuǎn)現(xiàn)象，避免導(dǎo)致存儲(chǔ)數(shù)據(jù)錯(cuò)誤，減少多節(jié)點(diǎn)發(fā)生SEU概率。因?yàn)榭刂芇MOS管連接DICE單元中反相器的PMOS管，這些控制PMOS管的SEU只會(huì)使該反相器的PMOS管處于高阻態(tài)，而不會(huì)影響該反相器的輸出。所以這些控制PMOS管實(shí)現(xiàn)了對(duì)SR鎖存器多節(jié)點(diǎn)抗SEU翻轉(zhuǎn)的加固。
[0043]當(dāng)S = 0，R = I時(shí)，控制管P9、P10、Pll和P12導(dǎo)通，此時(shí)NI，N5，P3和P7截止，結(jié)點(diǎn)9和92拉低為低電平(邏輯O)。因?yàn)镻3和P7截止，其它晶體管把這些結(jié)點(diǎn)拉回到高電平(邏輯I)的回路被阻斷。然后N2和N6截止，P2和P6導(dǎo)通，把&和島拉為高電平。最
后N4和N8導(dǎo)通，P4和P8截止，鎖住新狀態(tài)(Q = 0，Q = I )，即復(fù)位。實(shí)現(xiàn)鎖存器復(fù)位功倉泛。
[0044]當(dāng)S = 1，R = O時(shí)，控制晶體管P9、P10、P11和P12導(dǎo)通，此時(shí)P1，P5，N3和N7截
止，結(jié)點(diǎn)泛和這拉低為低電平(邏輯O)。因?yàn)镻l和P5截止，阻斷其它晶體管把這些結(jié)點(diǎn)拉回到高電平(邏輯I)的回路。然后N4和N8截止，P4和P8導(dǎo)通，把0和％拉為高電平。最后N2和N6導(dǎo)通，P2和P6截止，鎖住新狀態(tài)(Q = 1，Q = O )，即置位。實(shí)現(xiàn)鎖存器置位功能。
[0045]當(dāng)S和R都為I時(shí)，電源和地之間就會(huì)有多處短路，則無法預(yù)測(cè)電路的狀態(tài)。所以當(dāng)S和R都為I時(shí)，是未知的狀態(tài)。
[0046]當(dāng)S = 0，R = O時(shí)，控制管P9、P10、P11和P12截止，當(dāng)一個(gè)節(jié)點(diǎn)受到單粒子撞擊，狀態(tài)發(fā)生反轉(zhuǎn)，可以通過其他三個(gè)節(jié)點(diǎn)的正確狀態(tài)自動(dòng)將該節(jié)點(diǎn)的狀態(tài)恢復(fù)。當(dāng)兩個(gè)節(jié)點(diǎn)受到單粒子撞擊，狀態(tài)發(fā)生反轉(zhuǎn)時(shí)，本發(fā)明提供的基于DICE單元的新型抗SEU加固的SR鎖存器中由于控制PMOS管截止，切斷了 DICE單元的反饋回路，實(shí)現(xiàn)了對(duì)SR鎖存器抗多節(jié)點(diǎn)SEU反轉(zhuǎn)的加固設(shè)計(jì)。其原理是:
[0047]1.當(dāng)兩個(gè)結(jié)點(diǎn)受到粒子撞擊時(shí)，由于控制POMS管P9、P10、Pll和P12管截止，錯(cuò)誤不會(huì)傳遞到相鄰結(jié)點(diǎn)。舉例來說，假設(shè)初始狀態(tài)為Q = Q2 = Qe = Q2R = O,
Q = Q2=Qr =Q2s = I，如果有兩個(gè)節(jié)點(diǎn)(如0和02)同時(shí)受到單粒子撞擊發(fā)生了反轉(zhuǎn)，變?yōu)镼 = Q2 = 1，使得NMOS管N2導(dǎo)通，泛可能變?yōu)?，但由于P9截止，&仍然為其正確值
I。同理，Q2反轉(zhuǎn)為I，使得NMOS管N6導(dǎo)通，可能會(huì)使広:變?yōu)?，但由于這只會(huì)使NMOS管N4處于高阻狀態(tài)，所以結(jié)點(diǎn)Q在單粒子產(chǎn)生的電荷流走之后，會(huì)恢復(fù)到(H確值O?；谕瑯拥睦碛桑琎2也會(huì)恢復(fù)到正確的值。一旦Q和Q2恢復(fù)，其他節(jié)點(diǎn)G和歹Ik陝復(fù)。[0048]2.隔離了控制PMOS管產(chǎn)生的瞬態(tài)脈沖。由于粒子撞擊NMOS產(chǎn)生負(fù)的瞬態(tài)脈沖，而粒子撞擊PMOS產(chǎn)生正瞬態(tài)脈沖，所以控制PMOS管受到撞擊時(shí)，在其所連接的反相器的PMOS管的柵極產(chǎn)生正脈沖，只會(huì)使P管截止而不是導(dǎo)通。同樣，當(dāng)NMOS管受到撞擊時(shí)，在反相器NMOS管的柵極產(chǎn)生負(fù)脈沖，只會(huì)使NMOS管截止而不是導(dǎo)通。舉例來說，P9受到撞擊，漏極電壓升高，但是由于其漏極連接的是P4管，并不會(huì)使P4導(dǎo)通，因此不會(huì)影響節(jié)點(diǎn)Q的電壓值。因此本發(fā)明可以避免多個(gè)節(jié)點(diǎn)同時(shí)受到輻射影響可能發(fā)生翻轉(zhuǎn)現(xiàn)象，避免導(dǎo)致存儲(chǔ)數(shù)據(jù)錯(cuò)誤，減少多節(jié)點(diǎn)發(fā)生SEU概率，從而實(shí)現(xiàn)了對(duì)SR鎖存器多節(jié)點(diǎn)抗SEU反轉(zhuǎn)加固。
[0049]上述實(shí)施例不以任何形式限定本發(fā)明，凡采取等同替換或等效變換的形式所獲得的技術(shù)方案，均落在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于DICE單元的新型抗SEU加固的SR鎖存器，其特征在于:包括基于DICE的SR鎖存器單元，其用來鎖存輸入信號(hào)狀態(tài)；反相器控制PMOS單元，其用來控制基于DICE的SR鎖存器單元中的反相器的反饋回路的通斷；控制邏輯產(chǎn)生單元，其用來產(chǎn)生反相器控制PMOS單元所需的輸入控制信號(hào)。
2.一種基于DICE單元的新型抗SEU加固的SR鎖存器，其特征在于:所述反相器控制PMOS單元包括PMOS管P12、P9、P10以及Pl I，所述基于DICE的SR鎖存器單元包括PMOS管PU P2、P3、P4、P5、P6、P7、P8, NMOS 管 N1、N2、N3、N4、N5、N6、N7、N8，所述控制邏輯產(chǎn)生單元包括 PMOS 管 CP2、CP1、NMOS 管 CN1、CN2 ； 其中PMOS管CP2的漏極與PMOS管CPl的源極相連，PMOS管CP2的柵極同時(shí)連接PMOS管P3的柵極、NMOS管N3的柵極、NMOS管CN2的柵極以及PMOS管P7的柵極；PM0S管CPl的柵極同時(shí)連接PMOS管Pl的柵極以及PMOS管P5的柵極，其漏極同時(shí)連接NMOS管CNl與NMOS管CN2的漏極以及PMOS管P9、PMOS管P10、PMOS管Pll的柵極； PMOS管P12的漏極與PMOS管P2的柵極連接，其源極同時(shí)連接NMOS管N7與NMOS管N8的漏極、NMOS管N6的柵極以及PMOS管P7的漏極； PMOS管P9的漏極與PMOS管P4的柵極連接，其源極同時(shí)連接PMOS管Pl的漏極、NMOS管N8的柵極和NMOS管NI以及NMOS管N2的漏極； PMOS管PlO的漏極與PMOS管P6的柵極連接，其源極同時(shí)連接PMOS管P3的漏極、NMOS管N2的柵極以及NMOS管N3與NMOS管N4的漏極； PMOS管Pll的漏極與PMOS管P8的柵極連接，其源極同時(shí)連接PMOS管P5的漏極、NMOS管N4的柵極以及NMOS管N5與NMOS管N6的漏極； PMOS管Pl的源極與PMOS管P2的漏極連接，其柵極同時(shí)連接PMOS管P5的柵極以及PMOS管CPl和NMOS管CNl的柵極； PMOS管P3的源極與PMOS管P4的漏極連接，其柵極同時(shí)連接PMOS管P7的柵極以及PMOS管CP2、PMOS管P7以及NMOS管CN2的柵極； PMOS管P5的源極與PMOS管P6的漏極連接，PMOS管P7的源極與PMOS管P8的漏極相連接； PMOS管P2、P4、P6以及P8的源極與電源連接； 匪05管附、吧、吧、財(cái)、陽、恥、町以及N8的源極均接地。
【文檔編號(hào)】H03K3/037GK104022773SQ201410287632
【公開日】2014年9月3日 申請(qǐng)日期:2014年6月24日 優(yōu)先權(quán)日:2014年6月24日
【發(fā)明者】王海濱, 林善明, 謝迎娟, 單鳴雷, 劉玉宏, 劉翔 申請(qǐng)人:河海大學(xué)常州校區(qū)