一種動態(tài)預充控制電路和閃存存儲系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種動態(tài)預充控制電路和閃存存儲系統(tǒng)，所述動態(tài)預充控制電路包括控制單元和預充電單元，所述預充電單元通過位線與一負載連接，所述控制單元用于控制所述預充電單元對負載的預充電狀態(tài)，所述預充電單元用于根據(jù)所述控制單元的控制自適應的對負載進行預充電或關斷對負載的預充電。本發(fā)明提供的動態(tài)預充控制電路和閃存存儲系統(tǒng)實現(xiàn)了根據(jù)負載的預充電狀態(tài)調(diào)整預充電時間，使得預充控制電路與負載實現(xiàn)自適應預充電。
【專利說明】一種動態(tài)預充控制電路和閃存存儲系統(tǒng)
【技術領域】
[0001]本發(fā)明涉及存儲【技術領域】，具體涉及一種動態(tài)預充控制電路和閃存存儲系統(tǒng)。
【背景技術】
[0002]閃存(Flash Memory)是一種非揮發(fā)性的半導體存儲芯片,采用傳統(tǒng)的浮柵晶體管作為最小的存儲單元，在讀取所述閃存存儲器中的數(shù)據(jù)時，需要先通過靈敏放大器對閃存存儲器的位線進行預充電，使得所述存儲單元的漏極穩(wěn)定在一個固定電壓，再進行數(shù)據(jù)的輸出。
[0003]圖1為現(xiàn)有技術中靈敏放大器的預充控制電路圖。如圖1所示，所述靈敏放大器在第一控制端ENl使用一個負脈沖對所述閃存存儲器的位線進行預充電，即當所述第一控制端ENl輸入低電平，同時第二控制端EN2輸入低電平，第三控制端EN3輸入高電平時，所述預充控制電路開始對閃存存儲器WL進行預充電，當所述第一控制端ENl的輸入由低電平變?yōu)楦唠娖綍r，停止對閃存存儲器WL的預充電，所述負脈沖的脈沖寬度為一預先設計的固定值，因此，無法根據(jù)閃存存儲器的實際狀態(tài)進行自適應的調(diào)整對閃存存儲器的預充電時間。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明實施例提供一種動態(tài)預充控制電路和閃存存儲系統(tǒng)，以解決預充控制電路不能根據(jù)負載的實際情況進行自適應預充電的問題。
[0005]一方面，本發(fā)明實施例提供了一種動態(tài)預充控制電路，包括控制單元和預充電單元，所述預充電單元通過位線與一負載連接，所述控制單元用于控制所述預充電單元對負載的預充電狀態(tài)；
[0006]所述預充電單元用于根據(jù)所述控制單元的控制自適應的對負載進行預充電或關斷對負載的預充電。
[0007]進一步地，所述控制單元包括第一控制端、第一 NMOS管、第二 NMOS管、反相器和第
一PMOS 管，
[0008]所述第一控制端與所述第一 NMOS管的柵極連接，所述第一 NMOS管的源極與所述反相器的輸入端和所述預充電單元的中點連接，所述第一 NMOS管的漏極接地，所述第二NMOS管的柵極與所述第一控制端連接，所述第二 NMOS管的源極與所述第一 PMOS管的漏極連接，所述第二 NMOS管的漏極接地，所述反相器的輸入端與所述預充電單元連接，所述反相器的輸出端與所述第一 PMOS管的柵極連接，所述第一 PMOS管的源極與電源連接，所述第
一PMOS管的漏極與所述第二 NMOS管的源極連接。
[0009]進一步地，所述預充電單元包括第二控制端、第三控制端、第四控制端、第二 PMOS管、第三PMOS管、第三NMOS管和第四NMOS管，
[0010]所述第二 PMOS管的柵極與所述第二控制端連接，所述第二控制端為所述控制單元中第一 PMOS管的漏極和第二 NMOS管的源極的中點，所述第二 PMOS管的源極與電源連接，所述第二 PMOS管的漏極與所述第三NMOS管的源極連接，所述第三PMOS管的柵極與所述第三控制端連接，所述第三PMOS管的源極與電源連接，所述第三PMOS管的漏極與所述第四NMOS管的源極連接，所述第三PMOS管的漏極和第四NMOS管的源極的中點為所述預充電單元的輸出端，所述預充電單元的輸出端與所述控制單元中反相器的輸入端連接，所述第三NMOS管的柵極與所述第四控制端連接，所述第三NMOS管的源極與第二 PMOS管的漏極連接，所述第三NMOS管的漏極與位線連接，所述第四NMOS管的柵極與所述第四控制端連接，所述第四NMOS管的源極與第三PMOS管的漏極連接，所述第四NMOS管的漏極與位線連接。[0011 ] 進一步地，所述動態(tài)預充控制電路還包括第六NMOS管，所述第六NMOS管的柵極與電源連接，所述第六NMOS管的源極與位線連接，所述第六NMOS管的漏極與負載連接。
[0012]進一步地，所述預充電單元用于根據(jù)所述控制單元的控制自適應的對負載進行預充電或關斷對負載的預充電具體為:
[0013]當所述第一控制端輸入高電平，并且所述第四控制端輸入低電平時，所述第二控制端為低電平；
[0014]當所述第一控制端輸入低電平，并且所述第四控制端輸入高電平時，所述預充電單元對所述負載進行預充電，當所述預充電單元的輸出端的電壓達到所述反相器的翻轉(zhuǎn)點時，所述第二控制端被充到高電平，所述預充電單元關斷對所述負載的預充電。
[0015]進一步地，所述反相器的翻轉(zhuǎn)點為所述預充電單元輸出端的靜態(tài)工作點。
[0016]進一步地，所述第三控制端輸入一固定的低電平，所述固定的低電平使得所述第
三PMOS管導通。
[0017]另一方面，本發(fā)明實施例提供了一種閃存存儲系統(tǒng)，所述閃存系統(tǒng)包括閃存存儲器和用于讀取所述閃存存儲器中數(shù)據(jù)的靈敏放大器，其中，所述靈敏放大器中包括動態(tài)預充控制電路，所述動態(tài)預充控制電路包括上述任一項所述的動態(tài)預充控制電路。
[0018]本發(fā)明實施例提供的動態(tài)預充控制電路和閃存存儲系統(tǒng)，通過控制單元自適應的控制預充電單元對負載的預充電狀態(tài)，當所述負載的預充電狀態(tài)達到目標狀態(tài)時，關斷對負載的預充電，當負載的預充電狀態(tài)充電不足時，繼續(xù)對負載預充電，由此，實現(xiàn)了根據(jù)負載的預充電狀態(tài)調(diào)整預充電時間，使得預充控制電路與負載實現(xiàn)自適應預充電。
【專利附圖】

【附圖說明】
[0019]下面將通過參照附圖詳細描述本發(fā)明的示例性實施例，使本領域的普通技術人員更清楚本發(fā)明的上述及其他特征和優(yōu)點，附圖中:
[0020]圖1為現(xiàn)有技術中靈敏放大器的預充控制電路圖；
[0021]圖2為根據(jù)本發(fā)明第一實施例的一種動態(tài)預充控制電路的結構圖；
[0022]圖3為根據(jù)本發(fā)明第二實施例的一種動態(tài)預充控制電路的結構圖；
[0023]圖4為根據(jù)本發(fā)明第二實施例的一種動態(tài)預充控制電路中各控制端電壓的時序圖；
[0024]圖5為根據(jù)本發(fā)明第三實施例的一種閃存存儲系統(tǒng)的結構圖。
【具體實施方式】
[0025]下面結合附圖和實施例對本發(fā)明作進一步的詳細說明?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關的部分而非全部內(nèi)容。
[0026]本發(fā)明實施例的動態(tài)預充控制電路可應用于閃存存儲系統(tǒng)的靈敏放大器中，能夠?qū)崿F(xiàn)閃存存儲器的自適應預充電，該閃存存儲器可以是NAND閃存也可以是NOR閃存，該閃存存儲器可以應用于各種數(shù)碼設備、數(shù)碼相機、MP3播放器、U盤、手機和掌上游戲機等電子產(chǎn)品中，其中，所述數(shù)碼設備可以包括計算機和數(shù)字電視等，所述掌上游戲機可以包括PSP、PSV、任天堂 3DS(Nintendo3DS)等。
[0027]在圖2中示出了本發(fā)明的第一實施例。
[0028]圖2為根據(jù)本發(fā)明第一實施例的一種動態(tài)預充控制電路的結構圖，該動態(tài)預充控制電路可應用于靈敏放大器中，所述動態(tài)預充控制電路包括:控制單元11和預充電單元12，所述預充電單元12通過位線與一負載13連接。
[0029]其中，所述控制單元11用于控制所述預充電單元12對負載13的預充電狀態(tài)，所述預充電單元12用于根據(jù)所述控制單元11的控制自適應的對負載13進行預充電或關斷對負載13的預充電。
[0030]在本實施例中，所述動態(tài)預充控制電路可設置于靈敏放大器中，所述負載13可以是一閃存存儲器，所述閃存存儲器可以是NAND閃存，也可以是NOR閃存。
[0031]閃存存儲器一般由字線和位線組成，每一字線和位線的交叉點是一個存儲單元，存儲單元由晶體管和電容組成，存儲單元中的數(shù)據(jù)取決于存儲在電容中的電荷，當字線被選中，存儲在電容中的電荷通過電荷共享使得位線電壓改變。
[0032]靈敏放大器(Sense amplifier)是存儲器中非常重要的電路，其主要用于將存儲單元中所存儲的數(shù)據(jù)位的狀態(tài)識別出來，以轉(zhuǎn)換為數(shù)字信號；為獲得存儲單元中所存儲的數(shù)據(jù)位的狀態(tài)，則需要通過對位線進行充電，獲取存儲單元中所存儲數(shù)據(jù)位的狀態(tài)對應的電壓。再將所述存儲單元中所存儲數(shù)據(jù)位的狀態(tài)對應的電壓與參考存儲單元中所存儲數(shù)據(jù)位的狀態(tài)對應的電壓進行比較，即可獲得存儲單元中所存儲的數(shù)據(jù)位的狀態(tài)。
[0033]在本實施例中，當連接于位線上的負載13的預充電狀態(tài)達到目標狀態(tài)時，所述控制單元11控制所述預充電單元斷開對所述負載13的預充電，防止發(fā)生過預充，當連接于位線上的負載13的預充電狀態(tài)沒有達到目標狀態(tài)時，所述控制單元11控制所述預充電單元12繼續(xù)對所述負載13進行預充電，防止發(fā)生預充電不足的情況，從而根據(jù)位線上負載13的預充電狀態(tài)來自行調(diào)整是否對所述負載進行預充電。
[0034]本發(fā)明實施例提供的動態(tài)預充控制電路和閃存存儲系統(tǒng)，通過控制單元自適應的控制預充電單元對負載的預充電狀態(tài)，當所述負載的預充電狀態(tài)達到目標狀態(tài)時，關斷對負載的充電，當負載的預充電狀態(tài)充電不足時，繼續(xù)對負載充電，由此，實現(xiàn)了根據(jù)負載的預充電狀態(tài)調(diào)整預充電時間，使得預充控制電路與負載實現(xiàn)自適應預充電。
[0035]在圖3中示出了本發(fā)明的第二實施例。
[0036]圖3為根據(jù)本發(fā)明第二實施例的一種動態(tài)預充控制電路的結構圖，該動態(tài)預充控制電路可應用于靈敏放大器中，所述動態(tài)預充控制電路包括控制單元21和預充電單元22，所述預充電單元22通過位線與負載23連接。
[0037]所述控制單元21用于控制所述預充電單元22對負載23的預充電狀態(tài)，所述預充電單元22用于根據(jù)所述控制單元21的控制自適應的對負載23進行預充電或關斷對負載23的預充電。[0038]其中，所述控制單元21優(yōu)選可包括第一控制端ENl、第一 NMOS管N1、第二 NMOS管N2、反相器INVO和第一 PMOS管Pl。
[0039]所述第一控制端ENl與所述第一 NMOS管NI的柵極連接，所述第一 NMOS管NI的源極與所述反相器INVO的輸入端和所述預充電單元22的中點連接，所述第一 NMOS管NI的漏極接地，所述第二 NMOS管N2的柵極與所述第一控制端ENl連接，所述第二 NMOS管N2的源極與所述第一 PMOS管Pl的漏極連接，所述第二 NMOS管N2的漏極接地，所述反相器INVO的輸入端與所述預充電單元22的輸出端連接，所述反相器的輸出端INVO與所述第一 PMOS管Pl的柵極連接，所述第一 PMOS管Pl的源極與電源VDD連接，所述第一 PMOS管Pl的漏極與所述第二 NMOS管N2的源極連接。
[0040]所述預充電單元22包括第二控制端EN2、第三控制端EN3、第四控制端EN4、第二PMOS管P2、第三PMOS管P3、第三NMOS管N3和第四NMOS管N4，
[0041]其中，所述第二 PMOS管P2的柵極與所述第二控制端EN2連接，所述第二控制端EN2為所述控制單元21中第一 PMOS管Pl的漏極和第二 NMOS管N2的源極的中點，所述第
二PMOS管P2的源極與電源VDD連接，所述第二 PMOS管P2的漏極與所述第三NMOS管N3的源極連接，所述第三PMOS管P3的柵極與所述第三控制端EN3連接，所述第三PMOS管P3的源極與電源VDD連接，所述第三PMOS管P3的漏極與所述第四NMOS管N4的源極連接，所述第三PMOS管P3的漏極與第四NMOS管N4的源極的中點為所述預充電單元22的輸出端SA0UT，所述預充電單元22的輸出端SAOUT與所述控制單元21中反相器INVO的輸入端連接，所述第三NMOS管N3的柵極與所述第四控制端EN4連接，所述第三匪OS管N3的源極與第二 PMOS管P2的漏極連接，所述第三NMOS管N3的漏極與位線連接，所述第四NMOS管N4的柵極與所述第四控制端EN4連接，所述第四NMOS管N4的源極與第三PMOS管P3的漏極連接，所述第四NMOS管N4的漏極與位線連接。
[0042]在本實施例中，所述預充電單元22用于根據(jù)所述控制單元21的控制自適應的對負載23進行預充電或關斷對負載23的預充電具體為:
[0043]當所述第一控制端ENl輸入高電平，并且所述第四控制端EN4輸入低電平時，所述第二控制端EN2為低電平；
[0044]當所述第一控制端ENl輸入低電平，并且所述第四控制端EN4輸入高電平時，所述預充電單元22對所述負載23進行預充電，當所述預充電單元22的輸出端SAOUT的電壓達到所述反相器INVO的翻轉(zhuǎn)點時，所述第二控制端EN2被充到高電平，所述預充電單元22關斷對所述負載23的預充電。
[0045]具體地，當所述第一控制端ENl輸入高電平，并且所述第四控制端EN4輸入低電平時，第一 NMOS管NI和第二 NMOS管N2導通，由于所述第一 NMOS管NI和第二 NMOS管N2的漏極都接地，因此，所述預充電單元22的輸出端SAOUT和所述第二控制端EN2被拉到低電平，所述第二控制端EN2保持低電平狀態(tài)，由于所述第四控制端EN4輸入低電平，所述第三NMOS管N3處于截止狀態(tài)，所述預充電單元22沒有開始對負載23進行預充電；
[0046]當所述第一控制端ENl輸入低電平，并且所述第四控制端EN4輸入高電平時，所述第二控制端EN2保持低電平狀態(tài)，所述第二 PMOS管P2導通，由于所述第三控制端EN3 —直輸入一固定的低電平，因此所述第三PMOS管P3處于導通狀態(tài)，同時，所述第三NMOS管N3和第四NMOS管N4處于導通狀態(tài)，所述預充電單元22開始對負載23進行預充電，同時，將所述預充電單元22的輸出端SAOUT的電壓升高，當所述輸出端SAOUT的電壓達到反相器INVO的翻轉(zhuǎn)點時，反相器INVO的輸出端輸出低電平，使得所述第一 PMOS管Pl導通，由于第
一PMOS管Pl的源極與電源VDD連接，因此將第二控制端EN2的電壓充到高電平，所述第二PMOS管P2變?yōu)榻刂範顟B(tài)，之后在第一控制端ENl為低電平的時間內(nèi)，所述第二控制端EN2保持高電平不變，從而關斷對所述負載的預充電狀態(tài)。
[0047]在本實施例中，所述反相器INVO的翻轉(zhuǎn)點可以為所述預充電單元22的輸出端SAOUT端的靜態(tài)工作點，所述SAOUT端的靜態(tài)工作點與所述負載23的存儲值有關，當所述SAOUT端的電壓升高到靜態(tài)工作點時(所述靜態(tài)工作點也叫做直流工作點)，認為預充電單元22對負載23的預充電狀態(tài)達到目標狀態(tài)，此時所述動態(tài)預充電控制電路會自動關斷對負載23的預充電，從而實現(xiàn)預充電時間的自適應。預充電完成后，所述動態(tài)預充控制電路各節(jié)點電壓接近直流值，可顯著提高靈敏放大器的讀取速度。
[0048]圖4為根據(jù)本發(fā)明第二實施例的一種動態(tài)預充控制電路中各控制端電壓的時序圖，下面結合圖4，對本實施例的動態(tài)預充控制電路作進一步的說明。
[0049]如圖4所示，當需要對負載進行預充電時，首先在第一控制端ENl輸入高電平，使得第二控制端EN2處于低電平狀態(tài)，當在第一控制端ENl輸入低電平，同時在第四控制端EN4輸入高電平時，所述預充電單元22開始對所述負載23進行預充電，同時升高預充電單元22輸出端SAOUT的電壓，當SAOUT端的電壓升高至反相器INVO的翻轉(zhuǎn)點時反相器INVO的輸出端變?yōu)榈碗娖?，使得第?PMOS管Pl導通，使得第二控制端EN2處于高電平，此時，所述動態(tài)預充控制電路完成了對負載的預充電。
[0050]本實施例提供的動態(tài)預充控制電路能夠根據(jù)位線上負載的存儲值進行自適應的調(diào)整對負載的預充電時間，防止對負載發(fā)生過預充或者預充不足的情況。
[0051 ] 在本實施例的一個優(yōu)選實施例中，所述動態(tài)預充控制電路還包括第六NMOS管N6，所述第六NMOS管N6的柵極與電源VDD連接，所述第六NMOS管N6的源極與位線連接，所述第六NMOS管N6的漏極與負載23連接。
[0052]在本實施例的優(yōu)選實施例中，所述第六NMOS管N6用于選通與其連接的負載23，打開第六NMOS管N6，所述負載23與所述動態(tài)預充控制電路連通，從而讀出負載23中存儲的數(shù)據(jù)。
[0053]本發(fā)明實施例提供的動態(tài)預充控制電路，通過控制單元自適應的控制預充電單元對負載的預充電狀態(tài)，當所述負載的預充電狀態(tài)達到目標狀態(tài)時，關斷對負載的預充電，當負載的預充電狀態(tài)充電不足時，繼續(xù)對負載預充電，由此，實現(xiàn)了根據(jù)負載的預充電狀態(tài)調(diào)整預充電時間，使得預充控制電路與負載實現(xiàn)自適應預充電。
[0054]在圖5中示出了本發(fā)明的第三實施例。
[0055]圖5為根據(jù)本發(fā)明第三實施例的一種閃存存儲系統(tǒng)的結構圖，所述閃存系統(tǒng)包括閃存存儲器31和用于讀取所述閃存存儲器31中數(shù)據(jù)的靈敏放大器32，其中，所述靈敏放大器32中包括動態(tài)預充控制電路，所述動態(tài)預充控制電路包括控制單元321和預充電單元322，所述預充電單元322通過位線與閃存存儲器31連接。
[0056]所述控制單元321用于控制所述預充電單元322對閃存存儲器31的預充電狀態(tài)；
[0057]所述預充電單元322用于根據(jù)所述控制單元321的控制自適應的對閃存存儲器31進行預充電或關斷對閃存存儲器31的預充電。[0058]優(yōu)選的，所述控制單元321可包括第一控制端EN1、第一 NMOS管N1、第二 NMOS管N2、反相器INVO和第一 PMOS管Pl。
[0059]所述第一控制端ENl與所述第一 NMOS管NI的柵極連接，所述第一 NMOS管NI的源極與所述反相器INVO的輸入端和所述預充電單元322的中點連接，所述第一 NMOS管NI的漏極接地，所述第二 NMOS管N2的柵極與所述第一控制端ENl連接，所述第二 NMOS管N2的源極與所述第一 PMOS管Pl的漏極連接，所述第二 NMOS管N2的漏極接地，所述反相器INVO的輸入端與所述預充電單元322的輸出端連接，所述反相器的輸出端INVO與所述第一PMOS管Pl的柵極連接，所述第一 PMOS管Pl的源極與電源VDD連接，所述第一 PMOS管Pl的漏極與所述第二 NMOS管N2的源極連接。
[0060]所述預充電單元322可包括第二控制端EN2、第三控制端EN3、第四控制端EN4、第
二PMOS管P2、第三PMOS管P3、第三NMOS管N3和第四NMOS管N4，
[0061]其中，所述第二 PMOS管P2的柵極與所述第二控制端EN2連接，所述第二控制端EN2為所述控制單元321中第一 PMOS管Pl的漏極和第二 NMOS管N2的源極的中點，所述第
二PMOS管P2的源極與電源VDD連接，所述第二 PMOS管P2的漏極與所述第三NMOS管N3的源極連接，所述第三PMOS管P3的柵極與所述第三控制端EN3連接，所述第三PMOS管P3的源極與電源VDD連接，所述第三PMOS管P3的漏極與所述第四NMOS管N4的源極連接，所述第三PMOS管P3的漏極與第四NMOS管N4的源極的中點為所述預充電單元322的輸出端SA0UT，所述預充電單元322的輸出端SAOUT與所述控制單元321中反相器INVO的輸入端連接，所述第三NMOS管N3的柵極與所述第四控制端EN4連接，所述第三NMOS管N3的源極與第二 PMOS管P2的漏極連接，所述第三NMOS管N3的漏極與位線連接，所述第四NMOS管N4的柵極與所述第四控制端EN4連接，所述第四NMOS管N4的源極與第三PMOS管P3的漏極連接，所述第四NMOS管N4的漏極與位線連接。
[0062]具體地，所述預充電單元322用于根據(jù)所述控制單元321的控制自適應的對閃存存儲器31進行預充電或關斷對閃存存儲器31的預充電具體為:
[0063]當所述第一控制端ENl輸入高電平，并且所述第四控制端EN4輸入低電平時，所述第二控制端EN2為低電平；
[0064]當所述第一控制端ENl輸入低電平，并且所述第四控制端EN4輸入高電平時，所述預充電單元322對所述閃存存儲器31進行預充電，當所述預充電單元322的輸出端SAOUT的電壓達到所述反相器INVO的翻轉(zhuǎn)點時，所述第二控制端EN2被充到高電平，所述預充電單元322關斷對所述閃存存儲器31的預充電。
[0065]其中，所述第三控制端EN3可以輸入一固定的低電平，所述固定的低電平使得所述第三PMOS管P3導通。
[0066]所述反相器INVO的翻轉(zhuǎn)點可以為所述預充電單元322輸出端SAOUT的靜態(tài)工作點，所述靜態(tài)工作點也叫做直流工作點，與所述閃存存儲器31中存儲的數(shù)據(jù)量有關，當所述預充電單元322的預充電完成后所述動態(tài)預充控制電路各節(jié)點的電壓接近直流值，可顯著提供靈敏放大器32從所述閃存存儲器31中讀取數(shù)據(jù)的速度。
[0067]在本實施例的一個優(yōu)選實施例中，所述動態(tài)預充控制電路還包括第六NMOS管N6，所述第六NMOS管N6的柵極與電源VDD連接，所述第六NMOS管N6的源極與位線連接，所述第六NMOS管N6的漏極與閃存存儲器31的源極連接，所述閃存存儲器31的漏極接地。[0068]在本實施例的優(yōu)選實施例中，所述第六NMOS管N6用于選通與其連接的閃存存儲器31，打開第六NMOS管N6，所述閃存存儲器31與所述靈敏放大器31連通，從而讀出閃存存儲器31中存儲的數(shù)據(jù)。
[0069]本發(fā)明實施例提供的動態(tài)預充控制電路，通過控制單元自適應的控制預充電單元對閃存存儲器的預充電狀態(tài)，當所述閃存存儲器的預充電狀態(tài)達到目標狀態(tài)時，關斷對閃存存儲器的預充電，當閃存存儲器的預充電狀態(tài)充電不足時，繼續(xù)對閃存存儲器預充電，由此，實現(xiàn)了根據(jù)閃存存儲器的預充電狀態(tài)調(diào)整預充電時間，使得預充控制電路與閃存存儲器實現(xiàn)自適應預充電。
[0070]以上所述僅為本發(fā)明的優(yōu)選實施例，并不用于限制本發(fā)明，對于本領域技術人員而言，本發(fā)明可以有各種改動和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權利要求】
1.一種動態(tài)預充控制電路，包括控制單元和預充電單元，所述預充電單元通過位線與一負載連接，其特征在于， 所述控制單元用于控制所述預充電單元對負載的預充電狀態(tài)； 所述預充電單元用于根據(jù)所述控制單元的控制自適應的對負載進行預充電或關斷對負載的預充電。
2.根據(jù)權利要求1所述的動態(tài)預充控制電路，其特征在于，所述控制單元包括第一控制端、第一 NMOS管、第二 NMOS管、反相器和第一 PMOS管， 所述第一控制端與所述第一 NMOS管的柵極連接，所述第一 NMOS管的源極與所述反相器的輸入端和所述預充電單元的中點連接，所述第一 NMOS管的漏極接地，所述第二 NMOS管的柵極與所述第一控制端連接，所述第二 NMOS管的源極與所述第一 PMOS管的漏極連接，所述第二 NMOS管的漏極接地，所述反相器的輸入端與所述預充電單元連接，所述反相器的輸出端與所述第一 PMOS管的柵極連接，所述第一 PMOS管的源極與電源連接，所述第一 PMOS管的漏極與所述第二 NMOS管的源極連接。
3.根據(jù)權利要求1所述的動態(tài)預充控制電路，其特征在于，所述預充電單元包括第二控制端、第三控制端、第四控制端、第二 PMOS管、第三PMOS管、第三NMOS管和第四NMOS管， 所述第二 PMOS管的柵極與所述第二控制端連接，所述第二控制端為所述控制單元中第一 PMOS管的漏極和第二 NMOS管的源極的中點，所述第二 PMOS管的源極與電源連接，所述第二 PMOS管的漏極與所述第三NMOS管的源極連接，所述第三PMOS管的柵極與所述第三控制端連接，所述第三PMOS管的源極與電源連接，所述第三PMOS管的漏極與所述第四NMOS管的源極連接，所述第三PMOS管的漏極和第四NMOS管的源極的中點為所述預充電單元的輸出端，所述預充電單元的輸出端與所述控制單元中反相器的輸入端連接，所述第三NMOS管的柵極與所述第四控制端連接，所述第三NMOS管的源極與第二 PMOS管的漏極連接，所述第三NMOS管的漏極與位線連接，所述第四NMOS管的柵極與所述第四控制端連接，所述第四NMOS管的源極與第三PMOS管的漏極連接，所述第四NMOS管的漏極與位線連接。
4.根據(jù)權利要求1所述的動態(tài)預充控制電路，其特征在于，所述動態(tài)預充控制電路還包括第六NMOS管，所述第六NMOS管的柵極與電源連接，所述第六NMOS管的源極與位線連接，所述第六NMOS管的漏極與負載連接。
5.根據(jù)權利要求1所述的動態(tài)預充控制電路，其特征在于，所述預充電單元用于根據(jù)所述控制單元的控制自適應的對負載進行預充電或關斷對負載的預充電具體為: 當所述第一控制端輸入高電平，并且所述第四控制端輸入低電平時，所述第二控制端為低電平； 當所述第一控制端輸入低電平，并且所述第四控制端輸入高電平時，所述預充電單元對所述負載進行預充電，當所述預充電單元的輸出端的電壓達到所述反相器的翻轉(zhuǎn)點時，所述第二控制端被充到高電平，所述預充電單元關斷對所述負載的預充電。
6.根據(jù)權利要求5所述的動態(tài)預充控制電路，其特征在于，所述反相器的翻轉(zhuǎn)點為所述預充電單元輸出端的靜態(tài)工作點。
7.根據(jù)權利要求3所述的動態(tài)預充控制電路，其特征在于，所述第三控制端輸入一固定的低電平，所述固定的低電平使得所述第三PMOS管導通。
8.—種閃存存儲系統(tǒng)，其特征在于，所述閃存存儲系統(tǒng)包括閃存存儲器和用于讀取所述閃存存儲器中數(shù)據(jù)的靈敏放大器，其中，所述靈敏放大器中包括動態(tài)預充控制電路，所述動態(tài)預充控制電路包 括如權利要求1-7中任一項所述的動態(tài)預充控制電路。
【文檔編號】G11C16/06GK103956187SQ201410199017
【公開日】2014年7月30日 申請日期:2014年5月12日 優(yōu)先權日:2014年5月12日
【發(fā)明者】陳曉璐 申請人:北京兆易創(chuàng)新科技股份有限公司