專利名稱：二晶體管快閃存儲(chǔ)器及二晶體管快閃存儲(chǔ)器的編程方法
技術(shù)領(lǐng)域：
在此描述的本發(fā)明構(gòu)思的一些示例實(shí)施例涉及一種半導(dǎo)體存儲(chǔ)器，并且更具體地，涉及一種二晶體管(2-transistor)快閃存儲(chǔ)器和/或?qū)Χw管快閃存儲(chǔ)器編程的方法。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)設(shè)備是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)、磷化銦(InP)等的半導(dǎo)體制造的存儲(chǔ)設(shè)備。將半導(dǎo)體存儲(chǔ)設(shè)備分類為易失性存儲(chǔ)設(shè)備和非易失性存儲(chǔ)設(shè)備。易失性存儲(chǔ)設(shè)備可能在斷電時(shí)失去存儲(chǔ)的內(nèi)容。易失性存儲(chǔ)設(shè)備包括靜態(tài)RAM(SRAM)、動(dòng)態(tài)RAM (DRAM)、同步DRAM (SDRAM)等。非易失性存儲(chǔ)設(shè)備即使在斷電時(shí)也可以保留存儲(chǔ)的內(nèi)容。非易失性存儲(chǔ)設(shè)備包括只讀存儲(chǔ)器(ROM)、可編程R0M(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM (EEPR0M)、快閃存儲(chǔ)設(shè)備、相變RAM (PRAM)、磁RAM (MRAM)、阻抗 RAM (RRAM)、鐵電 RAM (FRAM)等。嵌入式系統(tǒng)可以使用包括由單元晶體管和選擇晶體管形成的存儲(chǔ)單元的二晶體管快閃存儲(chǔ)器。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的一些示例實(shí)施例提供了一種二晶體管快閃存儲(chǔ)器，包括:存儲(chǔ)單元陣列，包括多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元具有串聯(lián)連接的單元晶體管和選擇晶體管；行驅(qū)動(dòng)器，經(jīng)由全局控制線和字節(jié)選擇晶體管連接至同一行上的存儲(chǔ)單元的單元晶體管，該行驅(qū)動(dòng)器經(jīng)由字線連接至同一行上的存儲(chǔ)單元的選擇晶體管；讀/寫電路，經(jīng)由全局位線和扇區(qū)選擇晶體管連接至同一列上的多個(gè)存儲(chǔ)單元，并且該讀/寫電路被配置為經(jīng)由字節(jié)控制線來(lái)控制字節(jié)選擇晶體管；充電泵，被配置為產(chǎn)生高壓；以及控制邏輯，被配置為向行驅(qū)動(dòng)器、讀/寫電路和存儲(chǔ)單元陣列傳遞高壓，其中，如果編程，則行驅(qū)動(dòng)器和讀/寫電路被配置為施加電壓以使得在與選擇的存儲(chǔ)單元不同行上的未選擇存儲(chǔ)單元中的單元晶體管的控制柵極被浮置。在一些示例實(shí)施例中，如果編程，則行驅(qū)動(dòng)器和讀/寫電路向與在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元對(duì)應(yīng)的全局控制線和字節(jié)控制線施加相同電壓。在一些示例實(shí)施例中，如果編程，則行驅(qū)動(dòng)器和讀/寫電路被配置為向與在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元對(duì)應(yīng)的全局控制線和字節(jié)控制線施加同一負(fù)中壓。在一些示例實(shí)施例中，如果編程，則行驅(qū)動(dòng)器和讀/寫電路向與在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元對(duì)應(yīng)的全局控制線和字節(jié)控制線施加地電壓。在一些示例實(shí)施例中，如果編程，則行驅(qū)動(dòng)器向選擇的全局控制線施加第一正高壓，并且讀/寫電路向未選擇的字節(jié)控制線施加第二正高壓。在一些示例實(shí)施例中，如果編程，則連接至與在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元對(duì)應(yīng)的全局控制線和字節(jié)控制線的字節(jié)選擇晶體管被該全局控制線和字節(jié)選擇晶體管的電壓截止。在一些示例實(shí)施例中，所述多個(gè)存儲(chǔ)單元形成第一扇區(qū)和第二扇區(qū)，第一和第二扇區(qū)的每個(gè)中的存儲(chǔ)單元形成多個(gè)串，每個(gè)串包括串聯(lián)連接的多個(gè)存儲(chǔ)單元。在一些示例實(shí)施例中，所述多個(gè)串中的每個(gè)經(jīng)由對(duì)應(yīng)的扇區(qū)選擇線連接至全局位線。在一些示例實(shí)施例中，如果編程，則選擇晶體管和單元晶體管的公共源級(jí)被浮置。在一些示例實(shí)施例中，如果編程，則向選擇的全局位線施加負(fù)高壓，并向未選擇的全局位線施加地電壓。本發(fā)明構(gòu)思的一些示例實(shí)施例還提供了 一種二晶體管快閃存儲(chǔ)器的編程方法，二晶體管快閃存儲(chǔ)器包括多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元具有串聯(lián)連接的單元晶體管和選擇晶體管，在同一行中的單元晶體管經(jīng)由字節(jié)選擇晶體管連接至同一全局控制線，并且在同一列中的存儲(chǔ)單元經(jīng)由扇區(qū)選擇晶體管連接至同一全局位線。該編程方法包括:通過(guò)向選擇的存儲(chǔ)單元的單元晶體管施加編程電壓來(lái)執(zhí)行編程；并且通過(guò)使在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置來(lái)執(zhí)行編程禁止。在一些示例實(shí)施例中，執(zhí)行編程包括:向連接至未選擇的存儲(chǔ)單元的單元晶體管的全局控制線和連接至全局控制線的字節(jié)選擇晶體管的柵極施加相同電壓。在一些示例實(shí)施例中，向連接至未選擇的存儲(chǔ)單元的單元晶體管的全局控制線和連接至全局控制線的字節(jié)控制晶體管的柵極施加同一負(fù)中壓。在一些示例實(shí)施例中，向連接至未選擇的存儲(chǔ)單元的單元晶體管的全局控制線和連接至該全局控制線的字節(jié)選擇晶體管的柵極施加地電壓。在一些示例實(shí)施例中，與未選擇的存儲(chǔ)單元的控制柵極連接的字節(jié)選擇晶體管被截止。本發(fā)明構(gòu)思的一些示例實(shí)施例還提供了一種二晶體管快閃存儲(chǔ)器，包括:行驅(qū)動(dòng)器，經(jīng)由字節(jié)選擇晶體管連接至一行的多個(gè)存儲(chǔ)單元中的每個(gè)的單元晶體管，及讀/寫電路，被配置為控制所述字節(jié)選擇晶體管，其中，如果對(duì)選擇的存儲(chǔ)單元編程，則行驅(qū)動(dòng)器和讀/寫電路被配置為施加電壓以使得在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置。在一些示例實(shí)施例中，行驅(qū)動(dòng)器和讀/寫電路被配置為如果未選擇的存儲(chǔ)單元在選擇的列中，則僅使該未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置，所選擇的列具有包括選擇的存儲(chǔ)單元的多個(gè)存儲(chǔ)單元。本發(fā)明構(gòu)思的一些示例實(shí)施例提供了一種二晶體管快閃存儲(chǔ)器，包括:多個(gè)行，每行包括多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元包括單元晶體管；及連接至每個(gè)單元晶體管的字節(jié)選擇晶體管，并且如果對(duì)選擇的存儲(chǔ)單元編程，則所述字節(jié)選擇晶體管被配置為使在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置。在一些示例實(shí)施例中，所述字節(jié)選擇晶體管被配置為從控制邏輯接收電壓，以便使未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置。在一些示例實(shí)施例中，字節(jié)選擇晶體管被配置為如果未選擇的存儲(chǔ)單元位于所選擇的列中，則僅使該未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置，所選擇的列具有包括選擇的存儲(chǔ)單元的多個(gè)存儲(chǔ)單元。


從下面參照附圖的描述中，以上和其它目標(biāo)和特征將變得清楚，其中遍及各種圖相似的參考標(biāo)號(hào)指代相似的部分，除非另外指定，并且其中:圖1是示意地示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的二晶體管快閃存儲(chǔ)器的框圖。圖2是示意地示出圖1中的存儲(chǔ)單元陣列的圖。圖3是示意地示出根據(jù)示例實(shí)施例的、在相鄰單元區(qū)域之間提供的兩個(gè)相鄰單元區(qū)域CA和字節(jié)選擇區(qū)域BSA的圖。圖4是圖3中的單元區(qū)域和字節(jié)選擇區(qū)域的一部分的電路圖。圖5是示出根據(jù)示例實(shí)施例如果編程則施加到存儲(chǔ)單元陣列的偏置條件的表。圖6是描述如果編程則施加到圖5中的偏置條件的電壓的電路圖。圖7是示出根據(jù)圖6中的偏置條件的存儲(chǔ)單元的圖。圖8是描述根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的編程方法的流程圖。圖9是描述圖1中的編程方法的流程圖。圖1OA和圖1OB是描述根據(jù)傳統(tǒng)編程方法和本發(fā)明構(gòu)思的示例實(shí)施例的編程方法的編程結(jié)果的圖。圖11是示意地示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的嵌入式系統(tǒng)的框圖。
具體實(shí)施例方式在下文中參照附圖更全面地描述示例實(shí)施例，在附圖中示出本發(fā)明構(gòu)思的示例實(shí)施例。但是，這些示例實(shí)施例可以以很多不同形式具體化，而不應(yīng)該被認(rèn)為限于這里闡述的示例實(shí)施例。更正確地，提供這些示例實(shí)施例使得此公開(kāi)將透徹和完整，并將向本領(lǐng)域技術(shù)人員充分地傳達(dá)本發(fā)明構(gòu)思的示例實(shí)施例的范圍。在所述圖中，為了清楚可能夸大了層和區(qū)域的尺寸和相對(duì)尺寸。通篇相似的標(biāo)號(hào)指代相似的元件。應(yīng)該理解，雖然這里可以使用術(shù)語(yǔ)第一、第二、第三等來(lái)描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分不應(yīng)該被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)只是用來(lái)將一個(gè)元件、部件、區(qū)域、層或部分與另一區(qū)域、層或部分相區(qū)分。因此，在不脫離本發(fā)明構(gòu)思的示例實(shí)施例的教導(dǎo)的情況下，下面討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分。為了便于描述如圖中所示一個(gè)元件或特征與另一(些)元件或特征的關(guān)系，這里可以使用諸如“在……之下”、“在下”、“較低的”、“在……下面”、“在……之上”、“上面的”等的空間相對(duì)術(shù)語(yǔ)。應(yīng)該理解，所述空間相對(duì)術(shù)語(yǔ)意在涵蓋除了圖中描繪的方向之外的、正在使用或操作中的設(shè)備的不同方向。例如，如果翻轉(zhuǎn)圖中的設(shè)備，則描述為“在其它元件或特征之下”或“在其它元件或特征下面”或“在其它元件或特征下”的元件將被確定方位為“在其它元件或特征之上 ”。因此，示范性術(shù)語(yǔ)“在……之下”和“在……之上”可以涵蓋上面和下面兩個(gè)方位?？梢粤硗獯_定該設(shè)備的方位(旋轉(zhuǎn)90度或朝向其它方向)，并且這里使用的空間相對(duì)描述語(yǔ)相應(yīng)地解釋。此外，還應(yīng)該理解，當(dāng)一層被稱為“介于兩層之間”時(shí)，它可以是所述兩層之間的唯一層，或者一個(gè)或多個(gè)中間層也可以存在。
這里使用的術(shù)語(yǔ)僅是為了描述特定的示例實(shí)施例的目的，而不意在限制本發(fā)明構(gòu)思的示例實(shí)施例。如在這里所使用的，單數(shù)形式“一”、“一個(gè)”和“該”意在也包括復(fù)數(shù)形式，除非上下文清楚地指示除外。應(yīng)該進(jìn)一步理解，術(shù)語(yǔ)“包括了”、“包括”、“包含了”和/或“包含”當(dāng)在此說(shuō)明書中使用時(shí)，指定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或多個(gè)其它特征、整數(shù)、步驟、操作、元件、部件和/或其組的存在或添加。如在此所使用的，術(shù)語(yǔ)“和/或”包括一個(gè)或多個(gè)關(guān)聯(lián)的所列項(xiàng)的任何和所有組合。應(yīng)該理解，當(dāng)元件或?qū)颖环Q為“在另一元件或?qū)由稀?、“連接至”、“耦接至”或“鄰接”另一元件或?qū)訒r(shí)，它可以直接在所述另一元件或?qū)由?、連接至、耦接至、鄰接另一元件或?qū)樱蛘咧虚g元件或?qū)涌梢源嬖?。相反，?dāng)元件被稱為“直接在另一件元件或?qū)由稀?、“直接連接至”、“直接耦接至”或“直接領(lǐng)接”另一元件或?qū)訒r(shí)，沒(méi)有中間元件或?qū)哟嬖凇３橇硗舛x，否則這里使用的所有術(shù)語(yǔ)(包括技術(shù)的和科學(xué)的術(shù)語(yǔ))具有與本發(fā)明構(gòu)思的這些示例實(shí)施例所屬于的領(lǐng)域的一名普通技術(shù)人員通常理解的相同的意思。還應(yīng)該理解，諸如在通用詞典中定義的術(shù)語(yǔ)應(yīng)該被解釋為具有與相關(guān)技術(shù)和/或本說(shuō)明書的上下文中的意思一致的意思，而將不被解釋為理想化的或過(guò)于正式的意義，除非在此清楚地作此定義。可以使用術(shù)語(yǔ)“所選擇的線”或“所選擇的多條線”來(lái)指示多條線當(dāng)中的、與要對(duì)其編程的或要讀取的存儲(chǔ)單元關(guān)聯(lián)的線?？梢允褂谩拔催x擇的線”或“未選擇的多條線”來(lái)指示多條線當(dāng)中的、與要禁止編程的或要禁止讀取的存儲(chǔ)單元關(guān)聯(lián)的線。可以使用術(shù)語(yǔ)“所選擇的存儲(chǔ)單元”或“所選擇的多個(gè)存儲(chǔ)單元”來(lái)指示多個(gè)存儲(chǔ)單元中的、要對(duì)其編程的或要讀取的存儲(chǔ)單元。可以使用術(shù)語(yǔ)“未選擇的存儲(chǔ)單元”或“未選擇的多個(gè)存儲(chǔ)單元”來(lái)指示除了所選擇的存儲(chǔ)單元的、多個(gè)存儲(chǔ)單元的其余存儲(chǔ)單元。圖1是示意地示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的二晶體管快閃存儲(chǔ)器的框圖。參照?qǐng)D1，非易失性存儲(chǔ)設(shè)備100可以包括存儲(chǔ)單元陣列110、行驅(qū)動(dòng)器120、地址譯碼器130、讀/寫電路140、數(shù)據(jù)輸入/輸出電路150、控制邏輯160和充電泵170。存儲(chǔ)單元陣列110可以經(jīng)由扇區(qū)選擇線SSG、全局控制線GCL和字線WL連接至地址譯碼器120，并可以經(jīng)由全局位線GBL和字節(jié)控制線BCL連接至讀/寫電路140。存儲(chǔ)單元陣列110可以包括多個(gè)存儲(chǔ)單元。每個(gè)存儲(chǔ)單元可以包括單元晶體管和選擇晶體管。按行方向排列的單元晶體管可以被電連接至全局控制線GCL，并且選擇晶體管可以被電連接至字線WL。按列方向排列的存儲(chǔ)單元可以被電連接至全局位線GBL。存儲(chǔ)單元陣列110的存儲(chǔ)單元可以存儲(chǔ)一位或多位數(shù)據(jù)。行驅(qū)動(dòng)器120可以被配置為根據(jù)地址譯碼器130和控制邏輯160來(lái)驅(qū)動(dòng)扇區(qū)選擇線SSG、全局控制線GCL和字線WL。地址譯碼器130可以被配置為響應(yīng)于控制邏輯160的控制而操作。地址譯碼器130可以從外部設(shè)備接收地址ADDR。地址譯碼器130可以譯碼輸入的地址ADDR的行地址，以向行驅(qū)動(dòng)器120傳遞譯碼后的行地址DRA。行驅(qū)動(dòng)器120可以根據(jù)譯碼后的行地址DRA來(lái)選擇和不選擇扇區(qū)選擇線SSG、全局控制線GCL和字線WL。地址譯碼器130可以被配置為譯碼輸入的地址ADDR的列地址?？梢韵蜃x/寫電路140傳遞譯碼后的列地址DCA。在一些示例實(shí)施例中，地址譯碼器130可以包括諸如行譯碼器、列譯碼器、地址緩沖器等的元件。
讀/寫電路140可以經(jīng)由全局位線GBL和字節(jié)控制線BCL連接至存儲(chǔ)單元陣列110，并可以經(jīng)由數(shù)據(jù)線DL連接至數(shù)據(jù)輸入/輸出電路150。讀/寫電路140可以響應(yīng)于控制邏輯160的控制而操作。讀/寫電路140可以被配置為從地址譯碼器130接收譯碼后的列地址DCA。讀/寫電路140可以使用譯碼后的列地址DCA來(lái)選擇全局位線GBL和字節(jié)控制線BCL。在一些示例實(shí)施例中，讀/寫電路140可以從數(shù)據(jù)輸入/輸出電路150接收數(shù)據(jù)以寫入到存儲(chǔ)單元陣列Iio中。讀/寫電路140可以從存儲(chǔ)單元陣列110中讀取數(shù)據(jù)以向數(shù)據(jù)輸入/輸出電路150傳遞。讀/寫電路140可以包括多個(gè)頁(yè)緩沖器PB和多個(gè)字節(jié)驅(qū)動(dòng)器BD。多個(gè)頁(yè)緩沖器PB可以與全局位線GBL和數(shù)據(jù)線DL連接。多個(gè)頁(yè)緩沖器PB可以經(jīng)由全局位線GBL將數(shù)據(jù)寫到存儲(chǔ)單元中，并經(jīng)由全局位線GBL從其中讀取數(shù)據(jù)。多個(gè)字節(jié)驅(qū)動(dòng)器BD可以被配置為驅(qū)動(dòng)字節(jié)控制線BCL。多個(gè)字節(jié)驅(qū)動(dòng)器BD可以被配置為選擇和不選擇字節(jié)控制線BCL。數(shù)據(jù)輸入/輸出電路150可以經(jīng)由數(shù)據(jù)線DL連接至讀/寫電路140。數(shù)據(jù)輸入/輸出電路150可以響應(yīng)于控制邏輯160的控制而操作。數(shù)據(jù)輸入/輸出電路150可以被配置為與外部設(shè)備交換數(shù)據(jù)。數(shù)據(jù)輸入/輸出電路150可以被配置為經(jīng)由數(shù)據(jù)線DL將從外部設(shè)備輸入的數(shù)據(jù)傳遞到讀/寫電路140。.數(shù)據(jù)輸入/輸出電路150可以被配置為向外部設(shè)備輸出從讀/寫電路140經(jīng)由數(shù)據(jù)線DL傳遞的數(shù)據(jù)。在一些示例實(shí)施例中，數(shù)據(jù)輸入/輸出電路150可以包括諸如數(shù)據(jù)緩沖器等的元件?？刂七壿?60可以控制行驅(qū)動(dòng)器120、地址譯碼器130、讀/寫電路140和數(shù)據(jù)輸入/輸出電路150。控制邏輯160可以被配置為控制快閃存儲(chǔ)器設(shè)備100的整體操作?？刂七壿?60可以響應(yīng)于從外部設(shè)備傳遞的控制信號(hào)CTRL和命令CMD而操作?？刂七壿嬁梢越邮照袎簆Vppm、正高壓pVpph、負(fù)中壓pVnnm和負(fù)高壓pVnnh?？刂七壿?60可以向存儲(chǔ)單元陣列110、行驅(qū)動(dòng)器120和讀/寫電路140提供電壓pVppm、pVpph、pVnnm和pVnnh?？刂七壿嬁梢愿鶕?jù)如果編程、讀取或擦除的偏置條件向存儲(chǔ)單元陣列110、行驅(qū)動(dòng)器120和讀/寫電路140提供電壓pVppm、pVpph、pVnnm和pVnnh。充電泵170可以被配置為生成電壓pVppm、pVpph、pVnnm和pVnnh。充電泵170可以包括分別生成電壓pVppm、pVpph、pVnnm和pVnnh的四個(gè)充電泵單元。圖2是示意地示出圖1中的存儲(chǔ)單元陣列的圖。參照?qǐng)D1和圖2，存儲(chǔ)單元陣列110可以包括多個(gè)單元區(qū)域CA和多個(gè)字節(jié)選擇區(qū)域BSA。存儲(chǔ)單元陣列110可以在深η阱DNW中形成。在深η阱DNW中可以形成多個(gè)小型P阱PPW。單元區(qū)域CA可以在多個(gè)小型P阱PPW形成。字節(jié)選擇區(qū)域BSA可以在深η阱DNW形成?？梢栽谘刂蟹较蜃罱膬蓚€(gè)相鄰的單元區(qū)域CA之間提供一個(gè)字節(jié)選擇區(qū)域BSA。沿著存儲(chǔ)單元陣列110的行方向可以重復(fù)由兩個(gè)相鄰的單元區(qū)域CA和在兩個(gè)相鄰的單元區(qū)域CA之間提供的字節(jié)選擇區(qū)域BSA形成的圖案?？梢栽竭^(guò)存儲(chǔ)單元陣列110的全部多個(gè)單元區(qū)域CA，沿著行方向形成扇區(qū)選擇線SSG、全局控制線GCL和字線WL?？梢栽竭^(guò)全部多條字節(jié)選擇線BSA，沿著列方向形成字節(jié)控制線BCL。圖3是示意地示出根據(jù)示例實(shí)施例的兩個(gè)相鄰的單元區(qū)域CA和在相鄰的單元區(qū)域之間提供的字節(jié)選擇區(qū)域BSA的圖。參照?qǐng)D1和圖3，可以在每個(gè)單元區(qū)域CA形成多個(gè)扇區(qū)S和多個(gè)扇區(qū)選擇開(kāi)關(guān)SSS?？梢栽谘刂蟹较蛭恢米羁拷膬蓚€(gè)扇區(qū)S之間提供一個(gè)扇區(qū)選擇開(kāi)關(guān)SSS。沿著存儲(chǔ)單元陣列的列方向可以重復(fù)由兩個(gè)相鄰的扇區(qū)S和一個(gè)扇區(qū)選擇開(kāi)關(guān)SSS形成的圖案。字節(jié)選擇區(qū)域BSA可以包括沿著列方向提供的多個(gè)字節(jié)選擇開(kāi)關(guān)BSS。例如，字節(jié)選擇開(kāi)關(guān)BSS可以位于兩個(gè)相鄰的單元區(qū)域CA的兩個(gè)對(duì)應(yīng)扇區(qū)S之間，如圖3中所示?？梢匝刂蟹较蛟竭^(guò)單元區(qū)域CA的扇區(qū)S提供字線WL和全局控制線GCL?？梢栽竭^(guò)單元區(qū)域CA的扇區(qū)選擇開(kāi)關(guān)SSS提供扇區(qū)選擇線SSG。每個(gè)扇區(qū)選擇開(kāi)關(guān)SSS可以根據(jù)對(duì)應(yīng)的扇區(qū)選擇線SSG來(lái)選擇兩個(gè)相鄰的扇區(qū)之一?？梢匝刂蟹较蛟竭^(guò)單元區(qū)域CA的扇區(qū)S和扇區(qū)選擇開(kāi)關(guān)SSS提供全局位線GBL0可以沿著列方向越過(guò)多個(gè)字節(jié)選擇開(kāi)關(guān)BSS提供字節(jié)控制線BCL。字節(jié)選擇開(kāi)關(guān)BSS可以根據(jù)字節(jié)控制線BCL來(lái)選擇相鄰的單元區(qū)域CA之一。圖4是圖3中的單元區(qū)域和字節(jié)選擇區(qū)域的一部分的電路圖。在圖4中，示出了兩個(gè)相鄰的單元區(qū)域CA的相鄰的扇區(qū)S、兩個(gè)相鄰的單元區(qū)域CA之間的字節(jié)選擇開(kāi)關(guān)BSS以及扇區(qū)S中的相鄰的扇區(qū)選擇開(kāi)關(guān)SSS。每個(gè)扇區(qū)S可以包括多個(gè)存儲(chǔ)單元MC?？梢源?lián)地連接存儲(chǔ)單元MC以形成一串ST0可以并行連接多個(gè)串ST以形成扇區(qū)S。每個(gè)存儲(chǔ)單元MC可以包括串聯(lián)連接的一個(gè)單元晶體管和一個(gè)選擇晶體管。每個(gè)存儲(chǔ)單元MC中的單元晶體管可以連接至對(duì)應(yīng)的局部位線LBL。每條局部位線LBL可以經(jīng)由對(duì)應(yīng)的扇區(qū)選擇開(kāi)關(guān)SSS的扇區(qū)選擇晶體管SST連接至對(duì)應(yīng)的全局位線GBL。每個(gè)存儲(chǔ)單元MC中的選擇晶體管可以連接至公共源極C/S。扇區(qū)選擇線SSG可以連接至扇區(qū)選擇開(kāi)關(guān)SSS的扇區(qū)選擇晶體管SST的柵極。局部位線LBL可以根據(jù)扇區(qū)選擇線SSG經(jīng)由扇區(qū)選擇晶體管SST連接至全局位線GBL。例如，扇區(qū)選擇線SSG可以控制扇區(qū)選擇晶體管SST以選擇相鄰的扇區(qū)S之一。全局控制線GCL可以經(jīng)由字節(jié)選擇開(kāi)關(guān)BSS的字節(jié)選擇晶體管BST連接至局部控制線LCL。局部控制線LCL可以連接至單元晶體管的控制柵極。字節(jié)控制線BCL可以連接至字節(jié)選擇晶體管BST的柵極。例如，字節(jié)控制線BCL可以控制字節(jié)選擇晶體管電連接全局控制線GCL和局部控制線LCL。可以由字節(jié)控制線BCL來(lái)選擇兩個(gè)相鄰的單元區(qū)域CA之一。字線WL可以連接至存儲(chǔ)單元的選擇晶體管的柵極。同一行中的存儲(chǔ)單元的單元晶體管可以與同一全局控制線GCL連接。同一行中的存儲(chǔ)單元的選擇晶體管可以連接至同一字線WL。同一列中的存儲(chǔ)單元的單元晶體管可以連接至同一全局位線GBL。圖5是示出根據(jù)示例實(shí)施例如果編程則施加到存儲(chǔ)單元陣列的偏置條件的表。參照?qǐng)D5，可以向所選擇的小型P阱PPW施加負(fù)高壓pVnnh，而可以向未選擇的小型P阱PPW施加地電壓GND?？梢韵蛩x擇的全局控制線GCL施加正高壓pVpph，而可以向未選擇的全局控制線GCL施加負(fù)中壓pVnnm?？梢韵蜻x擇的字線WL施加負(fù)高壓pVnnh,且可以向未選擇的字線施加負(fù)高壓pVnnh。
可以向選擇的全局位線GBL施加負(fù)高壓pVnnh,而可以向未選擇的全局位線GBL施加地電壓GND。選擇的公共源極C/S可以被浮置，并且未選擇的公共源極C/S可以被浮置?？梢韵蜻x擇的扇區(qū)選擇線SSG施加正中壓pVppm,而可以向未選擇的扇區(qū)選擇線SSG施加負(fù)高壓pVnnh。可以向選擇的字節(jié)控制線BCL施加負(fù)中壓pVnnm,而可以向未選擇的字節(jié)選擇線BCL施加負(fù)高壓pVpph?？梢韵蛏瞀侵v施加正高壓pVpph。圖6是描述如果編程則施加到圖5中的偏置條件的電壓。圖6示出排列成兩行兩列的四個(gè)存儲(chǔ)單元MCl至MC4、與四個(gè)存儲(chǔ)單元MCl至MC4關(guān)聯(lián)的扇區(qū)選擇晶體管SSTl至SST8、以及與所述四個(gè)存儲(chǔ)單元MCl至MC4關(guān)聯(lián)的字節(jié)選擇晶體管BSTl至BST4。假設(shè)對(duì)存儲(chǔ)單元MCl編程而對(duì)其余的存儲(chǔ)單元MC2至MC4禁止編程。在圖6中，可以使用“S”來(lái)指示選擇的線或元件，而可以使用“US”來(lái)指示未選擇的線或元件。參照?qǐng)D5和圖6，可以向與選擇的存儲(chǔ)單元MCl對(duì)應(yīng)的選擇的扇區(qū)選擇線SSG2和SSG3施加正中壓pVppm,而可以向未選擇的扇區(qū)選擇線SSGl和SSG4施加負(fù)高壓pVnnh?？梢詫?dǎo)通與選擇的扇區(qū)選擇線SSG2和SSG3連接的扇區(qū)選擇晶體管SST2、SST3、SST6和SST7，并且包括選擇的存儲(chǔ)單元MCl的扇區(qū)的存儲(chǔ)單元MCl至MC4可以電連接至全局位線GBLl和GBL2?？梢詫?dǎo)通連接至未選擇的扇區(qū)選擇線SSGl和SSG4的扇區(qū)選擇晶體管SST1、SST4、SST5和SST8，并且未選擇的扇區(qū)中的存儲(chǔ)單元可以與全局位線GBLl和GBL2隔離。可以向與選擇的存儲(chǔ)單元MCl對(duì)應(yīng)的選擇的字節(jié)控制線BCLl施加負(fù)中壓pVnnm,并且可以向未選擇的字節(jié)控制線BCL2施加負(fù)高壓pVpph ο可以截止連接至未選擇的字節(jié)控制線BCL2的字節(jié)選擇晶體管BST2和BST4。例如，未選擇的單元區(qū)域CA的存儲(chǔ)單元MC可以與全局控制線GCLl和GCL2電隔離?？梢韵蚺c選擇的存儲(chǔ)單元MCl對(duì)應(yīng)的全局控制線GCLl施加負(fù)高壓pVpph?？梢詫?dǎo)通與選擇的存儲(chǔ)單元MCl對(duì)應(yīng)的字節(jié)選擇晶體管BSTl，以向選擇的存儲(chǔ)單元MCl中的單元晶體管的控制柵傳遞向全局控制線GCLll施加的正高壓pVpph?？梢韵蚺c選擇的存儲(chǔ)單元MCl對(duì)應(yīng)的全局位線GBLl施加負(fù)高壓pVnnh。與選擇的存儲(chǔ)單元MCl對(duì)應(yīng)的扇區(qū)選擇晶體管SST2和SST3可以將向全局位線GBLl施加的負(fù)高壓pVnnh傳遞到選擇的存儲(chǔ)單元MCl的源極/漏極?？梢韵蚺c未選擇的存儲(chǔ)單元MC2對(duì)應(yīng)的全局位線GBL2施加地電壓GND。與未選擇的存儲(chǔ)單元MC2對(duì)應(yīng)的扇區(qū)選擇晶體管SST6和SST7可以將向全局位線GBL2施加的地電壓GND傳遞到未選擇的存儲(chǔ)單元MC2中的單元晶體管的源極/漏極?？梢韵蛭催x擇的全局控制線GCL2施加負(fù)中壓pVnnm。例如，在與位于與選擇的存儲(chǔ)單元MCl不同行的存儲(chǔ)單元MC3和MC4對(duì)應(yīng)的字節(jié)選擇晶體管BST3中，可以向柵極施加負(fù)中壓pVnnm,而可以向源極/漏極施加負(fù)中壓pVnnm。利用此偏置條件,字節(jié)選擇晶體管BST3可以被截止，并且在與選擇的存儲(chǔ)單元MCl不同行的存儲(chǔ)單元MC3和MC4中的單元晶體管的控制柵極可以被浮置。圖7是示出根據(jù)圖6中的偏置條件的存儲(chǔ)單元的圖。參照?qǐng)D6和圖7，可以向選擇的存儲(chǔ)單元MCl中的單元晶體管CTl的控制柵極施加正高壓pVpph，而可以向小型P阱PPW和全局位線GBLl的結(jié)點(diǎn)施加負(fù)高壓pVnnh。當(dāng)向選擇晶體管STl的柵極施加負(fù)高壓時(shí)，選擇晶體管STl可以被截止?？梢韵蜻x擇的存儲(chǔ)單元MCl中的單元晶體管CTl的控制柵極施加正高壓pVpph，并且可以向小型P阱PPW和全局位線GBLl的結(jié)點(diǎn)施加負(fù)高壓pVnnh。此偏置條件可以滿足單元晶體管上的Fowler-Nordheim隧穿條件。例如，可以對(duì)該單元晶體管CTl編程。可以向與選擇的存儲(chǔ)單元MCl在同一行(例如，與同一條全局控制線GCLl連接)的禁止編程的存儲(chǔ)單元MC2的單元晶體管CT2的控制柵極施加正高壓pVpph?？梢韵騿卧w管CT2的小型P阱PPW提供負(fù)高壓pVnnh，并且地電壓GND可以被施加給未選擇的全局位線GBL2。從而，單元晶體管CT2可以被禁止編程。如關(guān)于圖6所描述的，可以截止與在與選擇的存儲(chǔ)單元MCl不同行中的存儲(chǔ)單元MC3和MC4對(duì)應(yīng)的字節(jié)選擇晶體管BST3。從而，存儲(chǔ)單元MC3和MC4中的單元晶體管的控制柵極可以被浮置?？梢韵虼鎯?chǔ)單元MC3的小型P阱PPW、選擇的全局位線GBLl和選擇晶體管ST3的柵極提供負(fù)高壓pVnnh。因?yàn)閱卧w管CT3的控制柵極浮置，所以可以通過(guò)對(duì)于施加負(fù)高壓pVnnh的耦合而降低單元晶體管CT3的控制柵極的電壓。從而，存儲(chǔ)單元MC3的單元晶體管CT3可以被禁止編程?？梢韵虼鎯?chǔ)單元MC4的小型P阱PPW和選擇晶體管ST4的柵極施加負(fù)高壓pVnnh，并向未選擇的全局位線GBL2提供地電壓GND。因?yàn)閱卧w管CT4的控制柵極浮置，所以可以通過(guò)對(duì)施加負(fù)高電PVnnh的耦合來(lái)降低單元晶體管CT4的控制柵極的電壓。從而，存儲(chǔ)單元MC4的單元 晶體管CT4可以被禁止編程。在傳統(tǒng)的情況中，在所選擇的扇區(qū)S中，可以截止與在與選擇的存儲(chǔ)單元MCl不同行中的存儲(chǔ)單元MC3和MC4對(duì)應(yīng)的字節(jié)選擇晶體管BST3，而可以經(jīng)由字節(jié)選擇晶體管BST3向存儲(chǔ)單元MC3和MC4的單元晶體管CT3和CT4的控制柵極施加地電壓GND。如果向單元晶體管CT3的控制柵極提供地電壓GND，則由于單元晶體管CT3的控制柵極和小型P阱之間的電壓差(即，GND-PVnnh電壓差)，可能產(chǎn)生FN隧穿編程干擾。如果向單元晶體管CT4的控制柵極提供地電壓GND，則由于小型p阱PPW的電壓pVnnh可以降低單元晶體管CT4和選擇晶體管ST4之間的浮置結(jié)點(diǎn)的電壓。由于浮置結(jié)點(diǎn)和單元晶體管CT4的控制柵極之間的電壓差可能產(chǎn)生BTBT (Band-to-band tunneling,帶間隧穿)。這可能意味著產(chǎn)生了熱電子-空穴對(duì)。由于單元晶體管CT4的控制柵極和小型P阱PPW之間的電壓差(B卩，GND-pVnnh電壓差)，熱電子可以被注入到單元晶體管CT4的浮置柵極中。例如，單元晶體管CT4可能經(jīng)歷熱電子注入編程干擾。.在一些示例實(shí)施例中，位于與選擇的存儲(chǔ)單元MCl不同行中的存儲(chǔ)單元MC3和MC4的控制柵極可以被浮置。因此，可以防止在存儲(chǔ)單元MC3的單元晶體管CT3處產(chǎn)生FN隧穿編程干擾，并且防止在存儲(chǔ)單元MC4處產(chǎn)生熱電子注入編程干擾。作為結(jié)果，可以提供具有提聞的可罪性的_■晶體管快閃存儲(chǔ)器100。圖8是描述根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的編程方法的流程圖。參照?qǐng)D7和圖8，在操作SllO中，可以通過(guò)施加編程電壓對(duì)選擇的存儲(chǔ)單元編程。在操作S120中，通過(guò)使在與選擇的存儲(chǔ)單元MCl不同行中的未選擇的存儲(chǔ)單元MC3和MC4的控制柵極浮置來(lái)對(duì)未選擇的存儲(chǔ)單元MC3和MC4禁止編程。因而，可以提供具有提高的可靠性的二晶體管快閃存儲(chǔ)器100。圖9是描述圖1中的編程方法的流程圖。參照?qǐng)D7和圖9，在操作S210中，可以向選擇的全局控制線GCLl施加正高壓pVpph，并可以向未選擇的全局控制線GCL2施加負(fù)中壓pVnnm。在操作S220中，可以向選擇的字節(jié)控制線BCLl施加負(fù)中壓pVnnm，并可以向未選擇的字節(jié)控制線BCL2施加負(fù)高壓pVpph。在操作S230中，可以向選擇的全局位線GBLl施加負(fù)高壓pVnnh，并且可以向未選擇的全局位線GBL2施加地電壓GND。在操作S240中，可以向字線WLl和WL2施加負(fù)高壓pVnnh。在操作S250中，可以使公共源極C/S浮置?？梢韵蚺c在與選擇的存儲(chǔ)單元MCl不同行中的存儲(chǔ)單元MC3和MC4對(duì)應(yīng)的字節(jié)選擇晶體管BST3的柵極施加負(fù)中壓pVnnm,并且可以向源極/漏極施加負(fù)中壓pVnnm。利用此偏置條件，字節(jié)選擇晶體管BST3可以被截止，并且可以使存儲(chǔ)單元MC3和MC4的控制柵
極浮置。在一些示例實(shí)施例中，描述了這種情況:通過(guò)向未選擇的全局控制線GCL2和選擇的字節(jié)控制線BCLl施加負(fù)中壓pVnnm，使存儲(chǔ)單元MC3和MC4的控制柵極浮置。但是，本發(fā)明構(gòu)思的示例實(shí)施例不限于此?？梢酝ㄟ^(guò)向未選擇的全局控制線GCL2施加與向選擇的字節(jié)控制線BCLl施加的電壓相同的電壓，使字節(jié)選擇晶體管BST3截止。例如，當(dāng)向選擇的字節(jié)控制線BCLl施加地電壓GND時(shí)，可以向未選擇的全局控制線GCL2施加地電壓GND。在一些其它示例實(shí)施例中，雖然向選擇的字節(jié)控制線BCLl施加的電壓不在使用中，但是可以向未選擇的全局控制線GCL2提供足以截止字節(jié)控制晶體管BST3的電壓，其中字節(jié)控制晶體管BST3與在選擇的扇區(qū)的選擇的存儲(chǔ)單元MCl不同行中的存儲(chǔ)單元MC3和MC4對(duì)應(yīng)。圖1OA和圖1OB是描述根據(jù)傳統(tǒng)的編程方法和本發(fā)明構(gòu)思的示例實(shí)施例的編程方法的編程結(jié)果的圖。圖1OA示出根據(jù)傳統(tǒng)方法的編程結(jié)果，而圖1OB示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的編程結(jié)果。在圖1OA和圖1OB中，上面的圖示出在與選擇的存儲(chǔ)單元MCl不同行但同一列上的存儲(chǔ)單元(參照?qǐng)D6和圖7，MC3的情況)的FN隧穿編程干擾，而下面的圖示出在與選擇的存儲(chǔ)單元MCl不同行不同列上的存儲(chǔ)單元(MC4的情況)的熱電子注入編程干擾。在圖1OA和圖1OB的每幅圖中，橫軸可以指示未選擇的存儲(chǔ)單元(MC3或MC4的情況)的閾值電壓，而縱軸可以指示存儲(chǔ)單元(MC3或MC4的情況)的數(shù)目。如圖1OA中所示，當(dāng)使用傳統(tǒng)的編程方法時(shí)，編程周期每重復(fù)一次，經(jīng)歷FN隧穿編程干擾的存儲(chǔ)單元(MC3的情況)的數(shù)目可能增加。此外，編程周期的每次迭代，經(jīng)歷熱電子注入編程干擾的存儲(chǔ)單元(MC4的情況)的數(shù)目可能增加。另一方面，如圖1OB中所示，當(dāng)使用根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的編程方法時(shí)，不存在經(jīng)歷FN隧穿編程干擾和熱電子注入編程干擾的存儲(chǔ)單元。圖11是示意地示出根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的嵌入式系統(tǒng)的框圖。參照?qǐng)D11，嵌入式系統(tǒng)1000可能包括系統(tǒng)總線1100、處理器1200、補(bǔ)充處理器1300、快閃存儲(chǔ)器1400、輸入接口 1500、輸出接口 1600 和 RAM1700。系統(tǒng)總線1100可以在嵌入式系統(tǒng)1000的元件之間提供通道。處理器1200可以被配置為控制嵌入式系統(tǒng)1000的整體操作。處理器1200可以包括通用處理器或應(yīng)用處理器(AP )。
可以使用補(bǔ)充處理器1300來(lái)補(bǔ)充處理器1200的操作。補(bǔ)充處理器1300可以包
括圖像處理器(或編解碼器)、聲音處理器(或編解碼器)、壓縮和解壓縮處理器(或編解碼器)及加密和解密處理器(或編解碼器)?？扉W存儲(chǔ)器1400可以包括根據(jù)關(guān)于圖1至圖10描述的本發(fā)明構(gòu)思的示例實(shí)施例的二晶體管快閃存儲(chǔ)器100。快閃存儲(chǔ)器1400可以具有如關(guān)于圖1至圖10描述的這樣的結(jié)構(gòu)和編程方法。輸入接口 1500可以包括從嵌入式系統(tǒng)1000的外部接收信號(hào)的設(shè)備。輸入接口1500可以包括至少一個(gè)輸入設(shè)備，諸如按鈕、鍵盤、鼠標(biāo)、麥克風(fēng)、照相機(jī)、觸摸板、觸摸屏或
有線/無(wú)線接收器。輸出接口 1600可以包括發(fā)送嵌入式系統(tǒng)1000要向外部發(fā)送的信號(hào)的設(shè)備。輸出接口 1600可以包括至少一個(gè)輸出設(shè)備，諸如監(jiān)視器、燈、揚(yáng)聲器、打印機(jī)或有線/無(wú)線發(fā)送器。RAM1700可以擔(dān)當(dāng)嵌入式系統(tǒng)1000的工作存儲(chǔ)器。在一些示例實(shí)施例中，在編程期間，可以使在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置。因而，可以防止未選擇的存儲(chǔ)單元的編程干擾，并且可以提供具有提高的可靠性的二晶體管快閃存儲(chǔ)器和該二晶體管快閃存儲(chǔ)器的編程方法。要將以上公開(kāi)的主題認(rèn)為是說(shuō)明性的，而不是限制性的，并且所附權(quán)利要求意在覆蓋落在真正的精神和范圍之內(nèi)的所有這種修改、增強(qiáng)和其它實(shí)施例。從而，對(duì)于法律允許的最大程度，本發(fā)明構(gòu)思的范圍由以下的權(quán)利要求及其等同物的最寬的可容許解釋來(lái)確定，并且不應(yīng)該由上述詳細(xì)說(shuō)明所限定或限制。對(duì)相關(guān)申請(qǐng)的交叉引用要求于2012年I月6日提交的韓國(guó)專利申請(qǐng)第10-2012-0002044號(hào)的優(yōu)先權(quán)，通過(guò)引用將其全部?jī)?nèi)容合并于此。
權(quán)利要求
1.一種二晶體管快閃存儲(chǔ)器，包括: 存儲(chǔ)單元陣列，包括多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元具有串聯(lián)連接的(I)單元晶體管和(2)選擇晶體管； 行驅(qū)動(dòng)器，經(jīng)由全局控制線和字節(jié)選擇晶體管連接至同一行上的存儲(chǔ)單元的單元晶體管，該行驅(qū)動(dòng)器經(jīng)由字線連接至同一行上的存儲(chǔ)單元的選擇晶體管； 讀/寫電路，經(jīng)由全局位線和扇區(qū)選擇晶體管連接至同一列上的多個(gè)存儲(chǔ)單元中的每個(gè)，該讀/寫電路被配置為經(jīng)由字節(jié)控制線來(lái)控制字節(jié)選擇晶體管； 充電泵，被配置為產(chǎn)生正高壓；以及 控制邏輯，被配置為將正高壓傳遞給行驅(qū)動(dòng)器、讀/寫電路和存儲(chǔ)單元陣列， 其中，如果編程，則行驅(qū)動(dòng)器和讀/寫電路被配置為施加電壓以使得在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極被浮置。
2.如權(quán)利要求1所述的二晶體管快閃存儲(chǔ)器，其中，如果編程，則行驅(qū)動(dòng)器和讀/寫電路被配置為向與在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元對(duì)應(yīng)的全局控制線和字節(jié)控制線施加相同電壓。
3.如權(quán)利要求1所述的二晶體管快閃存儲(chǔ)器，其中，如果編程，則行驅(qū)動(dòng)器和讀/寫電路向與在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元對(duì)應(yīng)的全局控制線和字節(jié)控制線施加負(fù)中壓。
4.如權(quán)利要求1所述的二晶體管快閃存儲(chǔ)器，其中，如果編程，則行驅(qū)動(dòng)器和讀/寫電路向與在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元對(duì)應(yīng)的全局控制線和字節(jié)控制線施加地電壓。
5.如權(quán)利要求1所述的二晶體管快閃存儲(chǔ)器，其中，如果編程，則行驅(qū)動(dòng)器向選擇的全局控制線施加第一正高壓，并且讀/寫電路向未選擇的字節(jié)控制線施加第二正高壓。
6.如權(quán)利要求1所述的二晶體管快閃存儲(chǔ)器，其中，如果編程，則連接至與在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元對(duì)應(yīng)的全局控制線和字節(jié)控制線的字節(jié)選擇晶體管被該全局控制線和字節(jié)選擇晶體管的電壓截止。
7.如權(quán)利要求1所述的二晶體管快閃存儲(chǔ)器，其中，所述多個(gè)存儲(chǔ)單元形成第一扇區(qū)和第二扇區(qū)，該第一和第二扇區(qū)的每個(gè)中的存儲(chǔ)單元形成多個(gè)串，每個(gè)串包括串聯(lián)連接的多個(gè)存儲(chǔ)單元。
8.如權(quán)利要求7所述的二晶體管快閃存儲(chǔ)器，其中，所述多個(gè)串中的每個(gè)經(jīng)由對(duì)應(yīng)的扇區(qū)選擇線連接至全局位線。
9.如權(quán)利要求1所述的二晶體管快閃存儲(chǔ)器，其中，如果編程，則選擇晶體管和單元晶體管的公共源級(jí)被浮置。
10.如權(quán)利要求1所述的二晶體管快閃存儲(chǔ)器，其中，如果編程，則向選擇的全局位線施加負(fù)高壓，并向未選擇的全局位線施加地電壓。
11.一種二晶體管快閃存儲(chǔ)器的編程方法，所述二晶體管快閃存儲(chǔ)器包括多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元具有串聯(lián)連接的(I)單元晶體管和(2)選擇晶體管，同一行中的單元晶體管經(jīng)由字節(jié)選擇晶體管連接至同一全局控制線，并且同一列中的存儲(chǔ)單元經(jīng)由扇區(qū)選擇晶體管連接至同一全局位線，所述編程方法包括: 通過(guò)向選擇的存儲(chǔ)單元的單元晶體管施加編程電壓來(lái)執(zhí)行編程；以及通過(guò)使在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置來(lái)執(zhí)行編程禁止。
12.如權(quán)利要求11所述的編程方法，其中，執(zhí)行編程包括:向連接至未選擇的存儲(chǔ)單元的單元晶體管的全局控制線和連接至所述全局控制線的字節(jié)選擇晶體管的柵極施加相同電壓。
13.如權(quán)利要求12的編程方法，其中，向連接至未選擇的存儲(chǔ)單元的單元晶體管的全局控制線和連接至所述全局控制線的字節(jié)控制晶體管的柵極施加負(fù)中壓。
14.如權(quán)利要求12所述的編程方法，其中，向連接至未選擇的存儲(chǔ)單元的單元晶體管的全局控制線和連接至所述全局控制線的字節(jié)選擇晶體管的柵極施加地電壓。
15.如權(quán)利要求11所述的編程方法，其中，與未選擇的存儲(chǔ)單元的控制柵極連接的字節(jié)選擇晶體管被截止。
16.一種二晶體管快閃存儲(chǔ)器，包括: 行驅(qū)動(dòng)器，經(jīng)由字節(jié)選擇晶體管連接至一行上的多個(gè)存儲(chǔ)單元中的每個(gè)的單元晶體管，及 讀/寫電路，被配置為控制所述字節(jié)選擇晶體管， 其中，如果對(duì)選擇的存儲(chǔ)單元編程，則行驅(qū)動(dòng)器和讀/寫電路被配置為施加電壓以使得在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極被浮置。
17.如權(quán)利要求16所述的二晶體管快閃存儲(chǔ)器，其中，行驅(qū)動(dòng)器和讀/寫電路被配置為如果未選擇的存儲(chǔ)單元在選擇的列中，則僅使所述未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置，所選 擇的列具有包括選擇的存儲(chǔ)單元的多個(gè)存儲(chǔ)單元。
18.—種二晶體管快閃存儲(chǔ)器，包括: 多個(gè)行，每行包括多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元包括單元晶體管；及 連接至每個(gè)單元晶體管的字節(jié)選擇晶體管，并且如果對(duì)選擇的存儲(chǔ)單元編程，則所述字節(jié)選擇晶體管被配置為使在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置。
19.如權(quán)利要求18所述的二晶體管快閃存儲(chǔ)器，其中，所述字節(jié)選擇晶體管被配置為從控制邏輯接收電壓，以便使未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置。
20.如權(quán)利要求19所述的二晶體管快閃存儲(chǔ)器，其中，所述字節(jié)選擇晶體管被配置為如果未選擇的存儲(chǔ)單元位于所選擇的列中，則僅使所述未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置，所選擇的列具有包括選擇的存儲(chǔ)單元的多個(gè)存儲(chǔ)單元。
全文摘要
本發(fā)明公開(kāi)了一種二晶體管快閃存儲(chǔ)器和二晶體管快閃存儲(chǔ)器的編程方法。二晶體管快閃存儲(chǔ)器包括存儲(chǔ)單元陣列、行驅(qū)動(dòng)器、讀/寫電路、產(chǎn)生高壓的充電泵和被配置為將高壓傳遞給行驅(qū)動(dòng)器、讀/寫電路和存儲(chǔ)單元陣列的控制邏輯。如果編程，則行驅(qū)動(dòng)器和讀/寫電路施加電壓以使得在與選擇的存儲(chǔ)單元不同行上的未選擇的存儲(chǔ)單元中的單元晶體管的控制柵極浮置。
文檔編號(hào)G11C16/06GK103198863SQ201310003599
公開(kāi)日2013年7月10日 申請(qǐng)日期2013年1月6日 優(yōu)先權(quán)日2012年1月6日
發(fā)明者全昌愍, 樸元虎, 金丙浩 申請(qǐng)人:三星電子株式會(huì)社