專(zhuān)利名稱(chēng)：存儲(chǔ)器抑制電壓穩(wěn)壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器電路，特別涉及一種具有上拉和下拉功能的存儲(chǔ)器抑制電壓穩(wěn)壓電路。
背景技術(shù)：
存儲(chǔ)器(Memory)是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。計(jì)算機(jī)中的全部信息，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)行結(jié)果和最終運(yùn)行結(jié)果都保存在存儲(chǔ)器中。它根據(jù)控制器指定的位置存入和取出信息。存儲(chǔ)器的主要功能是存儲(chǔ)程序和各種數(shù)據(jù)，并能在計(jì)算機(jī)運(yùn)行過(guò)程中高速、自動(dòng)地完成程序或數(shù)據(jù)的存取。存儲(chǔ)器是具有“記憶”功能的設(shè)備，它采用具有兩種穩(wěn)定狀態(tài)的物理器件來(lái)存儲(chǔ)信息。這些器件也稱(chēng)為記憶元件。在計(jì)算機(jī)中采用只有兩個(gè)數(shù)碼“O”和“I”的二進(jìn)制來(lái)表示數(shù)據(jù)。記憶元件的兩種穩(wěn)定狀態(tài)分別表示為“O”和“I”。日常使用的十進(jìn)制數(shù)必須轉(zhuǎn)換成等值的二進(jìn)制數(shù)才能存入存儲(chǔ)器中。計(jì)算機(jī)中處理的各種字符，例如英文字母、運(yùn)算符號(hào)等，也要轉(zhuǎn)換成二進(jìn)制代碼才能存儲(chǔ)和操作。存儲(chǔ)器按存取方式可以分為隨機(jī)存儲(chǔ)器、串行訪問(wèn)存儲(chǔ)器和只讀存儲(chǔ)器。(I)隨機(jī)存儲(chǔ)器(Random Access Memory, RAM):如果存儲(chǔ)器中任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間與存儲(chǔ)單元的物理位置無(wú)關(guān)，則這種存儲(chǔ)器稱(chēng)為隨機(jī)存儲(chǔ)器(RAM)。隨機(jī)存儲(chǔ)器主要用來(lái)存放各種輸入/輸出的程序、數(shù)據(jù)、中間運(yùn)算結(jié)果以及存放與外界交換的信息和做堆棧用。隨機(jī)存儲(chǔ)器主要充當(dāng)高速緩沖存儲(chǔ)器和主存儲(chǔ)器。(2)串行訪問(wèn)存儲(chǔ)器(Serial Attached SCSI, SAS):如果存儲(chǔ)器只能按某種順序來(lái)存取，也就是說(shuō)，存取時(shí)間與存儲(chǔ)單元的物理位置有關(guān)，則這種存儲(chǔ)器稱(chēng)為串行訪問(wèn)存儲(chǔ)器。串行存儲(chǔ)器又可分為順序存取存儲(chǔ)器(Sequential Access Memory, SAM)和直接存取存儲(chǔ)器(Direct Access Memory DAM)。順序存取存儲(chǔ)器是完全的串行訪問(wèn)存儲(chǔ)器，如磁帶，信息以順序的方式從存儲(chǔ)介質(zhì)的始端開(kāi)始寫(xiě)入(或讀出)；直接存取存儲(chǔ)器是部分串行訪問(wèn)存儲(chǔ)器，如磁盤(pán)存儲(chǔ)器，它介于順序存取和隨機(jī)存取之間。(3)只讀存儲(chǔ)器(Read-Only Memory, ROM):只讀存儲(chǔ)器是一種對(duì)其內(nèi)容只能讀不能寫(xiě)入的存儲(chǔ)器，即預(yù)先一次寫(xiě)入的存儲(chǔ)器。通常用來(lái)存放固定不變的信息。如經(jīng)常用作微程序控制存儲(chǔ)器。目前已有可重寫(xiě)的只讀存儲(chǔ)器。常見(jiàn)的有掩模只讀存儲(chǔ)器(MaskRead-Only Memory,MR0M),可擦除可編程只讀存儲(chǔ)器(Erasable Programmable Read-OnlyMemory, EPROM),電可擦除可編程只讀存儲(chǔ)器(Electrically Erasable ProgrammableRead-Only Memory, EEPR0M)ROM的電路比隨機(jī)存儲(chǔ)器的簡(jiǎn)單、集成度高，成本低，且是一種非易失性存儲(chǔ)器，計(jì)算機(jī)常把一些管理、監(jiān)控程序、成熟的用戶程序放在只讀存儲(chǔ)器中。現(xiàn)有的存儲(chǔ)器通常是由行列排布的一個(gè)一個(gè)的存儲(chǔ)單元構(gòu)成的，每個(gè)存儲(chǔ)單元連接有相應(yīng)的字線和位線，在對(duì)存儲(chǔ)器的一個(gè)目標(biāo)存儲(chǔ)單元進(jìn)行編程時(shí)，字線控制相應(yīng)的選擇晶體管打開(kāi)，從相應(yīng)的位線輸入編程電壓，完成對(duì)目標(biāo)存儲(chǔ)單元的編程，在編程時(shí)，相鄰存儲(chǔ)單元的位線一般是浮空的，相鄰存儲(chǔ)單元的存儲(chǔ)狀態(tài)易受到目標(biāo)存儲(chǔ)單元編程電壓的干擾，為了消除這種編程干擾，其中一種方法是在相鄰存儲(chǔ)單元的位線上施加IV左右的抑制電壓以消除這種干擾?，F(xiàn)有的IV抑制電壓通過(guò)電壓源和分壓電路提供，由于多個(gè)相鄰存儲(chǔ)單元的位線的分流，現(xiàn)有的電壓源和分壓電路難以提供足夠的驅(qū)動(dòng)電流，編程干擾的消除效果有限更多關(guān)于存儲(chǔ)器的介紹請(qǐng)參考公開(kāi)號(hào)為CN1855307A的中國(guó)專(zhuān)利。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種具有上拉和下拉功能的存儲(chǔ)器抑制電壓穩(wěn)壓電路。為解決上述問(wèn)題，本發(fā)明實(shí)施例提供了一種存儲(chǔ)器抑制電壓穩(wěn)壓電路，包括第一運(yùn)算放大器，第一運(yùn)算放大器的同相輸入端與第一基準(zhǔn)電壓源相連，所述第一基準(zhǔn)電壓源用于提供第一基準(zhǔn)電壓，當(dāng)同相輸入端電壓大于反相輸入端電壓時(shí)，第一運(yùn)算放大器的輸出端輸出高電平；第二運(yùn)算放大器，第二運(yùn)算放大器的反相輸入端與第二基準(zhǔn)電壓源相連，所述第二基準(zhǔn)電壓源用于提供第二基準(zhǔn)電壓，且第二基準(zhǔn)電壓大于第一基準(zhǔn)電壓，當(dāng)同相輸入端電壓大于反相輸入端電壓時(shí)，第二運(yùn)算放大器的輸出端輸出高電平；第一 NMOS晶體管,第一 NMOS晶體管的柵極與第一運(yùn)算放大器的輸出端相連,第一NMOS晶體管的漏極與工作電源相連；第二 NMOS晶體管，第二 NMOS晶體管的柵極與第二運(yùn)算放大器的輸出端相連，第二NMOS晶體管的源極接地，第二 NMOS晶體管的漏極與第一 NMOS晶體管的源極、第一運(yùn)算放大器的反相輸入端、第二運(yùn)算放大器的同相輸入端相連并作為穩(wěn)壓電路的輸出端?？蛇x的，所述第一基準(zhǔn)電壓的范圍為O. 9 O. 98V?？蛇x的，所述第二基準(zhǔn)電壓的范圍為I. 02 I. IV。可選的，所述第一運(yùn)算放大器的放大增益為50 1500。可選的，所述第二運(yùn)算放大器的放大增益為50 1500?？蛇x的，所述第一 NMOS晶體管的襯底還連接有襯底隔離電路。可選的，所述襯底隔離電路包括第一二極管和第二二極管，第一二極管的正極與第一 NMOS晶體管的襯底相連，第一二極管的負(fù)極與第二二極管的負(fù)極以及電源電壓相連，第二二極管的正極接地。可選的，所述第一 NMOS晶體管的襯底與第一 NMOS晶體管的源極相連。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點(diǎn)將第一運(yùn)算放大器和第二運(yùn)算放大器作為比較器，當(dāng)穩(wěn)壓電路輸出端電壓由于負(fù)載的下拉作用電壓過(guò)低時(shí)，第一運(yùn)算放大器輸出高電平使第一 NMOS管導(dǎo)通,使穩(wěn)壓電路輸出端與電源電壓相連，提高穩(wěn)壓電路輸出端的電壓，并使得穩(wěn)壓電路輸出端的電壓始終保持在一定電壓值；當(dāng)穩(wěn)壓電路輸出端的電壓由于負(fù)載的上拉作用電壓過(guò)高時(shí)，第二運(yùn)算放大器輸出高電平使第二 NMOS管導(dǎo)通，使穩(wěn)壓電路輸出端與地相連，降低穩(wěn)壓電路輸出端的電壓，并使穩(wěn)壓電路輸出端的電壓始終保持在一定電壓值。本發(fā)明的抑制電壓穩(wěn)壓電路能提供足夠大的驅(qū)動(dòng)電流，并且反應(yīng)靈敏。


圖I是本發(fā)明實(shí)施例存儲(chǔ)器抑制電壓穩(wěn)壓電路的結(jié)構(gòu)示意圖。
具體實(shí)施例方式由背景技術(shù)可知，為了消除這種編程干擾，在相鄰存儲(chǔ)單元的位線上施加IV左右的抑制電壓以消除這種干擾，現(xiàn)有的IV抑制電壓的提供者為IV的直流電壓源，由于多個(gè)相鄰存儲(chǔ)單元的位線的分流，IV的直流電壓源難以提供足夠的驅(qū)動(dòng)電流，編程干擾的消除效果有限。為解決上述問(wèn)題，發(fā)明人提供了一種存儲(chǔ)器抑制電壓穩(wěn)壓電路，將第一運(yùn)算放大器和第二運(yùn)算放大器作為比較器，當(dāng)穩(wěn)壓電路輸出端的電壓由于負(fù)載的下拉作用電壓過(guò)低時(shí)，第一運(yùn)算放大器輸出高電平使第一 NMOS管導(dǎo)通,使穩(wěn)壓電路輸出端與電源電壓相連，提高穩(wěn)壓電路輸出端的電壓，并使得穩(wěn)壓電路輸出端的電壓始終保持在一定電壓值；當(dāng)穩(wěn)壓電路輸出端的電壓由于負(fù)載的上拉作用電壓過(guò)高時(shí)，第二運(yùn)算放大器輸出高電平使第二NMOS管導(dǎo)通，使穩(wěn)壓電路輸出端與地相連，降低穩(wěn)壓電路輸出端的電壓，并使穩(wěn)壓電路輸出端的電壓始終保持在一定電壓值。本發(fā)明的抑制電壓穩(wěn)壓電路能提供足夠大的驅(qū)動(dòng)電流，并且反應(yīng)靈敏。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。參考圖1，圖I為本發(fā)明實(shí)施例存儲(chǔ)器抑制電壓穩(wěn)壓電路的結(jié)構(gòu)示意圖，包括 第一運(yùn)算放大器OAl、第二運(yùn)算放大器0A2、第一 NMOS晶體管匪I、第二 NMOS晶體管匪2 ；第一運(yùn)算放大器OAl的同相輸入端VP與第一基準(zhǔn)電壓源(圖中未示出)相連，所述第一基準(zhǔn)電壓源用于提供第一基準(zhǔn)電壓VI,第一運(yùn)算放大器OAl的反相輸入端與第一NMOS晶體管匪I的源極、第二 NMOS晶體管匪2的漏極、第二運(yùn)算放大器0A2的同相輸入端相連并作為穩(wěn)壓電路的輸出端V0T,當(dāng)同相輸入端電壓VP大于反相輸入端VN電壓時(shí),第一運(yùn)算放大器的輸出端VT輸出高電平；第二運(yùn)算放大器0A2的反相輸入端VN與第二基準(zhǔn)電壓(圖中未示出)相連，所述第二基準(zhǔn)電壓源用于提供第二基準(zhǔn)電壓V2，第二運(yùn)算放大器0A2的同相輸入端VP與穩(wěn)壓電路的輸出端VOT相連，且第二基準(zhǔn)電壓V2大于第一基準(zhǔn)電壓Vl，當(dāng)同相輸入端電壓VP大于反相輸入端VN電壓時(shí)，第二運(yùn)算放大器0A2的輸出端VT輸出高電平；第一 NMOS晶體管匪I的柵極與第一運(yùn)算放大器OAl的輸出端VT相連，第一 NMOS晶體管NMl的漏極與工作電源相連(圖中未示出)，所述工作電源用于提供電源電壓VDD，第一 NMOS晶體管匪I的源極與穩(wěn)壓電路的輸出端VOT相連，所述第一 NMOS晶體管匪I的襯底與第一 NMOS晶體管匪I的源極相連，第一 NMOS晶體管匪I也稱(chēng)之為上拉晶體管；第二 NMOS晶體管匪2的柵極與第二運(yùn)算放大器0A2的輸出端VT相連，第二 NMOS晶體管匪2的漏極與穩(wěn)壓電路的輸出端VOT相連，第二 NMOS晶體管匪2的源極接地，所述第二 NMOS晶體管NM2的襯底與第二 NMOS晶體管NM2的源極相連，第二 NMOS晶體管NM2也稱(chēng)之為下拉晶體管。 所述第二基準(zhǔn)電壓V2大于第一基準(zhǔn)電壓VI，第二基準(zhǔn)電壓V2與第一基準(zhǔn)電壓Vl之間的差值為O. 05 O. 15V，較佳的，第二基準(zhǔn)電壓V2與第一電壓的差值為O. 08V，第二基準(zhǔn)電壓V2與第一基準(zhǔn)電壓Vl之間的差值太大或太小均會(huì)對(duì)抑制電壓穩(wěn)壓電路的穩(wěn)定性產(chǎn)生影響，差值太大會(huì)使穩(wěn)壓電路的輸出端VOT的輸出電壓的波動(dòng)范圍加大，差值太小會(huì)使得第一運(yùn)算放大器OAl和第二運(yùn)算放大器0A2難以分辨各自同相輸入端和反向輸入端之間電壓的差異性，使得第一運(yùn)算放大器OAl和第二運(yùn)算放大器0A2的比較特性受到影響，造成電路的紊亂。所述第一基準(zhǔn)電壓Vl的范圍為0.9 O. 98V，本實(shí)施例中所述第一基準(zhǔn)電壓Vl為O. 96V,第一運(yùn)算放大器OAl的同相輸入端VP與第一基準(zhǔn)電壓Vl相連,第一運(yùn)算放大器OAl的反相輸入端VN與穩(wěn)壓電路的輸出端VOT相連，當(dāng)穩(wěn)壓電路的輸出端VOT的電壓小于 0.96V時(shí),第一運(yùn)算放大器OAl的反相輸入端VN的電壓也小于O. 96V時(shí),第一運(yùn)算放大器OAl的反相輸入端VN的電壓小于同相輸入端VP的電壓,第一運(yùn)算放大器OAl的輸出端VT輸出一高電平；當(dāng)穩(wěn)壓電路的輸出端VOT的電壓大于O. 96V時(shí),第一運(yùn)算放大器OAl的反相輸入端VN的電壓也大于O. 96V時(shí),第一運(yùn)算放大器OAl的反相輸入端VN的電壓大于同相輸入端VP的電壓,第一運(yùn)算放大器OAl的輸出端VT輸出一低電平。所述第二基準(zhǔn)電壓V2的范圍為I. 02 I. IV，本實(shí)施例中所述第二基準(zhǔn)電壓V2為I. 04V，第二運(yùn)算放大器0A2的反相輸入端VN與第二基準(zhǔn)電壓V2相連，第二運(yùn)算放大器0A2的同相輸入端VP與穩(wěn)壓電路的輸出端VOT相連，當(dāng)穩(wěn)壓電路的輸出端VOT的電壓大于
1.04V時(shí)，第二運(yùn)算放大器0A2的同相輸入端VP的電壓也大于I. 04V，第二運(yùn)算放大器0A2的同相輸入端VP的電壓大于反相輸入端VN的電壓,第二運(yùn)算放大器0A2的輸出端VT輸出一高電平；當(dāng)穩(wěn)壓電路的輸出端VOT的電壓小于I. 04V時(shí)，第二運(yùn)算放大器0A2的同相輸入端VP的電壓也小于I. 04V，第二運(yùn)算放大器0A2的同相輸入端VP的電壓小于反相輸入端VN的電壓,第二運(yùn)算放大器0A2的輸出端VT輸出一低電平。所述第一運(yùn)算放大器OAl的放大增益為50 1500，保證第一運(yùn)算放大器OAl的靈敏度。所述第二運(yùn)算放大器OAl的放大增益為50 1500，保證第二運(yùn)算放大器0A2的靈敏度。所述第一 NMOS晶體管匪I的襯底還連接有襯底隔離電路，用于第一 NMOS晶體管匪1的襯底與公共襯底的電學(xué)隔離。所述襯底隔離電路包括第一二極管Dl和第二二極管D2，第一二極管Dl的正極與第一 NMOS晶體管匪I的襯底相連，第一二極管Dl的負(fù)極與第二二極管D2的負(fù)極以及電源電壓VDD相連，第二二極管D2的正極接地。所述穩(wěn)壓電路的輸出端VOT還連接有負(fù)載(圖中未示出)，比如存儲(chǔ)器的多個(gè)位線。需要說(shuō)明的是本發(fā)明實(shí)施例的存儲(chǔ)器抑制電壓穩(wěn)壓電路可以應(yīng)用在任何需要應(yīng)用抑制電壓的存儲(chǔ)器中。下面將就上述電路的工作原理做詳細(xì)的說(shuō)明，請(qǐng)繼續(xù)參考圖I :當(dāng)負(fù)載的電壓較低，由于負(fù)載的下拉使得穩(wěn)壓電路的輸出端VOT的電壓略小于
O.96V時(shí),第一運(yùn)算放大器OAl的反相輸入端VN的電壓也略小于O. 96V,第一運(yùn)算放大器OAl的反相輸入端VN的電壓小于同相輸入端VP的電壓(O. 96V),第一運(yùn)算放大器OAl的輸出端VT輸出一高電平，高電平控制第一 NMOS晶體管匪I (上拉晶體管)打開(kāi)，使得穩(wěn)壓電路的輸出端VOT與電源電壓VDD之間連通，拉高穩(wěn)壓電路的輸出端VOT的電壓，直至穩(wěn)壓電路的輸出端VOT的電壓維持在略小于O. 96V(當(dāng)穩(wěn)壓電路的輸出端VOT的電壓大于或小于0.96V時(shí)，第一 NMOS晶體管匪I會(huì)相應(yīng)的截止或?qū)?，使第一 NMOS晶體管匪I提供給穩(wěn)壓電路的輸出端VOT的上拉電流和負(fù)載的下拉電流處于平衡狀態(tài)，而第二運(yùn)算放大器0A2的同相輸入端VP的電壓一直小于I. 04V,第二運(yùn)算放大器0A2的同相輸入端VP的電壓小于反相輸入端VN的電壓(I. 04V),第二運(yùn)算放大器0A2的輸出端VT輸出一低電平,使得第二NMOS晶體管NM2 —直處于截止?fàn)顟B(tài)；當(dāng)負(fù)載電壓較高，由于負(fù)載的上拉使得穩(wěn)壓電路的輸出端VOT的電壓的略大于 1.04V時(shí)，第二運(yùn)算放大器0A2的同相輸入端VP的電壓也略大于I. 04V,第二運(yùn)算放大器0A2的同相輸入端VP的電壓大于反相輸入端VN的電壓(I. 04V),第二運(yùn)算放大器0A2的輸出端VT輸出一高電平，使得第二 NMOS晶體管匪2 (下拉晶體管)處于導(dǎo)通狀態(tài)，穩(wěn)壓電路的輸出端VOT與地接通，從而拉低穩(wěn)壓電路的輸出端VOT的電壓，直至穩(wěn)壓電路的輸出端VOT的電壓維持在略大于I. 04V(當(dāng)穩(wěn)壓電路的輸出端VOT的電壓大于或小于I. 04V時(shí)，第二 NMOS晶體管匪2會(huì)相應(yīng)的導(dǎo)通或截止)，使第二 NMOS晶體管匪2提供給穩(wěn)壓電路的輸出端VOT的下拉電流與負(fù)載的上拉電流處于平衡狀態(tài)，而第一運(yùn)算放大器OAl的反相輸入端VN的電壓一直大于O. 96V時(shí),第一運(yùn)算放大器OAl的反相輸入端VN的電壓大于同相輸入端VP的電壓(O. 96V)，第一運(yùn)算放大器OAl的輸出端VT輸出一低電平，使得第一 NMOS晶體管匪I處于截止?fàn)顟B(tài)，穩(wěn)壓電路的輸出端VOT與電源電壓VDD斷開(kāi)。綜上，本發(fā)明實(shí)施例提供的抑制電壓調(diào)節(jié)穩(wěn)壓電路，將第一運(yùn)算放大器和第二運(yùn)算放大器作為比較器，當(dāng)穩(wěn)壓電路輸出端的電壓由于負(fù)載的下拉作用電壓過(guò)低時(shí)，第一運(yùn)算放大器輸出高電平使第一 NMOS管導(dǎo)通，使穩(wěn)壓電路輸出端與電源電壓相連，提高穩(wěn)壓電路輸出端的電壓，并使得穩(wěn)壓電路輸出端的電壓始終保持在一定電壓值；當(dāng)穩(wěn)壓電路輸出端的電壓由于負(fù)載的上拉作用電壓過(guò)高時(shí)，第二運(yùn)算放大器輸出高電平使第二 NMOS管導(dǎo)通，使穩(wěn)壓電路輸出端與地相連，降低穩(wěn)壓電路輸出端的電壓，并使穩(wěn)壓電路輸出端的電壓始終保持在一定電壓值。本發(fā)明的抑制電壓穩(wěn)壓電路能提供足夠大的驅(qū)動(dòng)電流，并且反應(yīng)靈敏。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，包括 第一運(yùn)算放大器，第一運(yùn)算放大器的同相輸入端與第一基準(zhǔn)電壓源相連，所述第一基準(zhǔn)電壓源用于提供第一基準(zhǔn)電壓，當(dāng)同相輸入端電壓大于反相輸入端電壓時(shí)，第一運(yùn)算放大器的輸出端輸出高電平； 第二運(yùn)算放大器，第二運(yùn)算放大器的反相輸入端與第二基準(zhǔn)電壓源相連，所述第二基準(zhǔn)電壓源用于提供第二基準(zhǔn)電壓，且第二基準(zhǔn)電壓大于第一基準(zhǔn)電壓，當(dāng)同相輸入端電壓大于反相輸入端電壓時(shí)，第二運(yùn)算放大器的輸出端輸出高電平； 第一 NMOS晶體管,第一 NMOS晶體管的柵極與第一運(yùn)算放大器的輸出端相連，第一 NMOS晶體管的漏極與工作電源相連； 第二 NMOS晶體管，第二 NMOS晶體管的柵極與第二運(yùn)算放大器的輸出端相連，第二 NMOS晶體管的源極接地，第二 NMOS晶體管的漏極與第一 NMOS晶體管的源極、第一運(yùn)算放大器的反相輸入端、第二運(yùn)算放大器的同相輸入端相連并作為穩(wěn)壓電路的輸出端。
2.如權(quán)利要求I所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第一基準(zhǔn)電壓的范圍為O. 9 O. 98V。
3.如權(quán)利要求I所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第二基準(zhǔn)電壓的范圍為I. 02 I. IV。
4.如權(quán)利要求I所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第一運(yùn)算放大器的放大增益為50 1500。
5.如權(quán)利要求I所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第二運(yùn)算放大器的放大增益為50 1500。
6.如權(quán)利要求I所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第一NMOS晶體管的襯底還連接有襯底隔離電路。
7.如權(quán)利要求6所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述襯底隔離電路包括第一二極管和第二二極管，第一二極管的正極與第一 NMOS晶體管的襯底相連，第一二極管的負(fù)極與第二二極管的負(fù)極以及電源電壓相連，第二二極管的正極接地。
8.如權(quán)利要求6所述的存儲(chǔ)器抑制電壓穩(wěn)壓電路，其特征在于，所述第一NMOS晶體管的襯底與第一 NMOS晶體管的源極相連。
全文摘要
一種存儲(chǔ)器抑制電壓穩(wěn)壓電路，包括第一運(yùn)算放大器，第一運(yùn)算放大器的同相輸入端與第一基準(zhǔn)電壓源相連；第二運(yùn)算放大器，第二運(yùn)算放大器的同相輸入端與穩(wěn)壓電路的輸出端相連；第一NMOS晶體管，第一NMOS晶體管的柵極與第一運(yùn)算放大器的輸出端相連，漏極與電源相連；第二NMOS晶體管，第二NMOS晶體管的柵極與第二運(yùn)算放大器的輸出端相連，源極接地第二NMOS晶體管的漏極與第一NMOS晶體管的源極、第一運(yùn)算放大器的反相輸入端、第二運(yùn)算放大器的同相輸入端相連并作為穩(wěn)壓電路的輸出端。本發(fā)明的存儲(chǔ)器抑制電壓穩(wěn)壓電路能提供足夠大的驅(qū)動(dòng)電流，并且反應(yīng)靈敏。
文檔編號(hào)G11C16/06GK102623061SQ201210085790
公開(kāi)日2012年8月1日 申請(qǐng)日期2012年3月27日 優(yōu)先權(quán)日2012年3月27日
發(fā)明者楊光軍, 胡劍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司